JP2013188015A - 直流電源装置 - Google Patents

Abstract

【課題】安価且つ簡単な回路構成で、負荷変動に影響されず、高効率且つ高精度なスイッチング制御を可能とする小型・軽量な直流電源装置を得ること。
【解決手段】トランス５の一次側に設けられたフルブリッジ型スイッチング回路３内の各スイッチング素子のゼロ電圧スイッチングを実現するための共振コイル４と、トランス５の二次側に設けられた出力平滑回路６と、出力平滑回路６に直列に接続され、流れる電流量の増加に伴いインダクタンス値が低下する可飽和チョークコイル１１と、負荷装置１３に流れる出力電流を検出する電流検出回路１４と、出力電流値に応じて、スイッチング周波数を設定する周波数設定回路１７と、スイッチング周波数に基づいて、負荷電圧が所望の電圧値となり、且つ、各スイッチング素子がゼロ電圧スイッチングを達成するように、スイッチングパルスを生成するスイッチングパルス生成回路１２と、を備える。
【選択図】図１

Description

本発明は、電圧の高い直流電源を負荷装置で使用する電圧の低い直流電源に変換する直流電源装置に関する。

電圧の高い直流電源を入力とする直流電源装置の利用分野として、艦船用または航空機用など３相交流発電機からの電圧を整流して使用する電源システムや、バッテリーを複数台直列に接続して一次電源とする電気自動車などの電源システムがある。この種の電源システムでは、出力電流が無負荷に近い状態から定格負荷まで幅広く変化する中で、常に高い変換効率を維持して消費電力を低く抑え、且つ、小型・軽量で信頼性の高い直流電源装置が要求されている。

例えば、艦船用または航空機用の電源システムで使用される従来の直流電源装置では、４個のスイッチング素子を交互にオン／オフさせ、スイッチングトランスの一次電流を双方向に流して、トランスの利用効率を高めたフルブリッジ型のＤＣ／ＤＣコンバータを搭載したものが知られている。

電圧の高い直流電圧を負荷装置で使用可能な低い電圧に変換するフルブリッジ型のＤＣ／ＤＣコンバータにおいては、小型軽量で低損失なものが要求され、スイッチング素子にＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：電界効果トランジスタ）を使用するのが一般的であるが、シリコン（以下、「Ｓｉ」という）を用いたパワー半導体素子にあっては、オン抵抗や飽和電圧の低減化などは技術的に限界にきており、フルブリッジ型のＤＣ／ＤＣコンバータの高効率化もそれに伴い頭打ちの状況にある。近年、窒化ガリウム（以下、「ＧａＮ」という）や炭化ケイ素（以下、「ＳｉＣ」という）、あるいはダイヤモンド等のワイドバンドギャップ半導体（以下、「ＷＢＧ半導体」という）の研究が進められた結果、低オン抵抗で高耐圧、大電流かつ高速スイッチングが可能なＧａＮを用いたＦＥＴや、ＳｉＣを用いたスイッチングデバイスが使用され始めている。一般的に、ＧａＮやＳｉＣ等のＷＢＧ半導体を用いたＦＥＴを使用すれば、スイッチング損失も削減でき、さらに小型で高効率なフルブリッジ型のＤＣ／ＤＣコンバータが提供できることが知られている。

一方、現在、実用化されつつあるＧａＮやＳｉＣで作られたＭＯＳ ＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）は、Ｓｉを用いたＭＯＳ ＦＥＴに比べ耐電圧が高く、オン抵抗が低い上に高温動作においても特性の劣化がなく、導通状態においては損失が非常に低く抑えられているが、ドレイン−ソース間の寄生容量が大きいため、オフ状態の時に蓄えた電荷をオンと同時に消費する充放電損失がＳｉを用いたＭＯＳ ＦＥＴに比べて大きい。

さらに、オフ状態からオン状態に移る時には、ドレイン−ソース間に印加された電圧が飽和電圧になるまでの時間に流れた電流と、その間ドレイン−ソース間に加わっていた電圧との積を時間積分した値に相当する損失が発生し、逆にオン状態からオフ状態に移る時には、流れている電流がゼロとなるまでの間に加わった電圧と流れた電流との積の時間積分の値に相当する損失が発生する。このときに生じる損失はスイッチングロスと言われ、ＦＥＴがスイッチングを行う度に発生するためスイッチング周波数に比例して増加する傾向にある。

一般的に、このスイッチングロスを削減する手法としては、例えば、ゼロ電圧スイッチング技術などが用いられ、フルブリッジ方式のゼロ電圧スイッチング技術としては、例えば、フェイズシフト・フルブリッジ方式がある。このフェイズシフト・フルブリッジ方式は、互いに位相を１８０°ずらして動作する２個のＦＥＴを直列に接続したブリッジ回路を２組、入力コンデンサと並列に接続し、第１のブリッジ回路の中点をスイッチングトランスの一次側巻線の一方の端子に共振コイルを介して接続し、第２のブリッジ回路の中点をスイッチングトランスの一次側巻線の他方の端子に接続し、これら２組のブリッジ回路のスイッチング位相を制御して、スイッチングトランスの一次側巻線に電流を流す時間を可変する方式であり、ブリッジ回路を構成する各ＦＥＴの位相のずれと共振コイルのエネルギーとを利用して、各ＦＥＴの寄生容量に貯まった電荷を入力側に回生するとともに、各ＦＥＴのドレイン−ソース間電位をゼロに近付けてから各ＦＥＴをオン状態に移行させることで、スイッチングロスを低く抑えることを可能とした手法である。しかし、寄生容量に貯えられた電荷を回生する際に、ＦＥＴ内の寄生ダイオードやＦＥＴと逆並列に接続されたフライホイールダイオードを介して電荷を流すため、これら寄生ダイオードやフライホイールダイオードの導通損失が発生する。このときに生じる導通損失も、上述したスイッチングロスと同様に、ＦＥＴがスイッチングを行う度に発生するためスイッチング周波数に比例して増加する傾向にある。

つまり、低オン抵抗で高耐圧、大電流かつ高速スイッチングが可能なＧａＮやＳｉＣ等のＷＢＧ半導体で作られたＭＯＳ ＦＥＴを、入力電圧が高く出力電力が大きいフルブリッジ型のＤＣ／ＤＣコンバータ等の電源回路に用いる場合、上述したスイッチングロスや寄生ダイオードやフライホイールダイオードの導通損失を抑制しようとすると、電源回路のスイッチング周波数を高くすることができず、電源回路が大きくなってしまうと言った課題がある。

このような課題に対応するため、例えば、電源回路の出力チョークコイルとして可変インダクタを使用し、出力電流が小さい場合には、インダクタンスを大きくすると共にスイッチング周波数を下げ、出力電流が大きい場合には、インダクタンスを小さくすると共にスイッチング周波数を高くして効率の低下を抑制する技術が開示されている（例えば、特許文献１）。

特開２００８−７２８７２号公報

しかしながら、特許文献１に示す構成の電源においては、インダクタンスを切り替える際に、直列に接続されたコイルを短絡する場合にはスイッチ回路に過大な電流が流れ、並列に接続されたコイルを切り離す場合にはそれまで流れていた電流による起電力にて過大なサージ電圧が発生するためサージを吸収するスナバ回路などが必要となる等、回路構成が複雑化し、低コスト化・小型化を図ることが難しい、という問題があった。また、インダクタンス値を切り替える構成であるので、出力電流が大きい場合に、可変インダクタのインダクタンスを小さくするためにオン動作させるスイッチング素子に電流を流し続けることとなり、そのスイッチング素子の導通損失が増加してしまい、想定したほど効率はよくならない上に、負荷が無負荷状態から定格負荷まで広く変化する機器では、十分な高効率化を図ることができない、という問題があった。

本発明は、上記に鑑みてなされたものであって、安価且つ簡単な回路構成で、負荷変動に影響されず、高効率且つ高精度なスイッチング制御を可能とする小型・軽量な直流電源装置を得ることを目的とする。

上述した課題を解決し、目的を達成するため、本発明にかかる直流電源装置は、直流電源から供給される出力電圧を所望の負荷電圧に変換して負荷装置に出力する直流電源装置であって、トランスと、前記トランスの一次側に設けられ、２つのスイッチング素子を直列に接続してなるブリッジ回路を並列に接続してなるフルブリッジ型スイッチング回路と、前記スイッチング素子のゼロ電圧スイッチングを実現するための共振コイルと、前記トランスの二次側に設けられ、整流素子と出力チョークコイルと出力コンデンサとを含み構成される出力平滑回路と、前記出力チョークコイルに直列に接続され、流れる電流量の増加に伴いインダクタンス値が低下する可飽和チョークコイルと、前記負荷装置に流れる出力電流を検出する電流検出回路と、前記電流検出回路により検出された出力電流値に応じて、前記各スイッチング素子のスイッチング周波数を設定する周波数設定回路と、前記周波数設定回路により設定されたスイッチング周波数に基づいて、前記負荷電圧が所望の電圧値となり、且つ、前記各スイッチング素子がゼロ電圧スイッチングを達成するように、前記各スイッチング素子のスイッチングパルスを生成するスイッチングパルス生成回路と、を備えることを特徴とする。

本発明によれば、安価且つ簡単な回路構成で、負荷変動に影響されず、高効率且つ高精度なスイッチング制御を可能とする小型・軽量な直流電源装置を得ることが可能となる、という効果を奏する。

図１は、実施の形態１にかかる直流電源装置の一構成例を示す図である。 図２は、実施の形態１にかかる直流電源装置の可飽和チョークコイルの特徴を説明するための図である。 図３は、実施の形態１にかかる直流電源装置のフルブリッジ型スイッチング回路、スイッチングパルス生成回路、および共振コイルによる動作例を説明するための図である。 図４は、実施の形態２にかかる直流電源装置の一構成例を示す図である。 図５は、実施の形態３にかかる直流電源装置の一構成例を示す図である。 図６は、実施の形態４にかかる直流電源装置の一構成例を示す図である。

以下に添付図面を参照し、本発明の実施の形態にかかる直流電源装置について説明する。なお、以下に示す実施の形態により本発明が限定されるものではない。

実施の形態１．
図１は、実施の形態１にかかる直流電源装置の一構成例を示す図である。図１において、直流電源１は、例えば、艦船用または航空機用の電源システムにおいて一次電源として使用されている３相発電機の交流電圧を全波整流した後に得られる直流電圧源である。直流電源１の出力電圧は、例えばＡＣ４４０Ｖｒｍｓデルタ結線の発電機をもつ艦船では約６００Ｖｄｃであり、ＡＣ１１５Ｖｒｍｓスター結線の発電機を持つ航空機では約２７０Ｖｄｃである。

実施の形態１にかかる直流電源装置１００は、入力コンデンサ２、フルブリッジ型スイッチング回路３、共振コイル４、トランス５、整流ダイオード（整流素子）７ａ，７ｂと出力チョークコイル８ａ，８ｂと出力コンデンサ１０とからなる出力平滑回路６、可飽和チョークコイル１１、スイッチングパルス生成回路１２、電流検出回路１４、温度センサ１５、インダクタンス値補正回路１６、周波数設定回路１７を備え、直流電源１からの出力電圧を所望の負荷電圧に変換して負荷装置１３に出力する。

入力コンデンサ２は、直流電源１の出力電圧を平滑し、後段のフルブリッジ型スイッチング回路３がスイッチングすることによって流れる矩形波状のリップル電流を安定供給するためのものである。

フルブリッジ型スイッチング回路３は、２個のスイッチング素子をブリッジ接続したブリッジ回路が２回路並列に接続されたフルブリッジ型のスイッチング回路であり、一方のブリッジ回路の中点は、共振コイル４を介してトランス５の一次側巻線の片方の端子に接続され、他方のブリッジ回路の中点は、トランス５の一次側巻線の他方の端子に接続されている。

２つのブリッジ回路を構成するスイッチング素子は、高電位側のスイッチング素子と低電位側のスイッチング素子とが同じオン／オフ比で互いに位相を１８０°ずらしてオンとオフとを繰り返す。

トランス５の二次側巻線の出力端子は、一方が整流ダイオード７ａのカソードを介して出力チョークコイル８ａの一端に接続され、他方が整流ダイオード７ｂのカソードを介して出力チョークコイル８ｂの一端に接続され、出力チョークコイル８ａ，８ｂの他端間が接続されて出力コンデンサ１０の高電位側端子に接続されている。また、整流ダイオード７ａ，７ｂのアノード間が接続され、可飽和チョークコイル１１を介して出力コンデンサ１０の低電位側端子に接続されている。この出力コンデンサ１０と並列に、負荷装置１３が接続される。

電流検出回路１４は、負荷装置１３に出力される出力電流をモニタし、出力電流の電流量（以下、「出力電流値」という）に応じた信号をインダクタンス値補正回路１６および周波数設定回路１７に出力する。

温度センサ１５は、可飽和チョークコイル１１の温度をモニタし、温度に応じた信号をインダクタンス値補正回路１６に出力する。

インダクタンス値補正回路１６は、負荷装置１３に出力される出力電流の電流量に基づいて、可飽和チョークコイル１１のインダクタンス値の最適値を求め、さらに、出力電流の電流量および可飽和チョークコイル１１の温度に基づいて、可飽和チョークコイル１１のインダクタンス値が最適値となるように補正する。

周波数設定回路１７は、出力電流値に応じたスイッチング周波数を設定してスイッチングパルス生成回路１２に出力する。

スイッチングパルス生成回路１２は、出力コンデサ１０の両端電圧、つまり、負荷装置１３に印加される負荷電圧をモニタし、その負荷電圧が所望の電圧値となるように、周波数設定回路１７から出力されたスイッチング周波数に基づいて、フルブリッジ型スイッチング回路３の各スイッチング素子のスイッチングパルスを生成する。

実施の形態１にかかる直流電源装置１００は、４個のスイッチング素子がそれぞれ２個ずつ直列に接続され、直列に接続された各スイッチング素子は互いに位相を１８０°ずらしてオンとオフとを繰り返し、トランス５の一次巻線に対して襷掛け状に接続された４個のスイッチング素子が位相を変えながら交互にオン／オフすることによって、トランス５の一次側に印加される電圧の時間幅を制御して、二次側には巻線比に相当する電圧と電流を発生させて電力を伝送するフェイズシフト・フルブリッジ型のＤＣ／ＤＣコンバータとして構成されたものである。

このフェイズシフト・フルブリッジ型のＤＣ／ＤＣコンバータでは、トランスの一次側に直列に接続された共振コイルにより、各スイッチング素子のスイッチング時に流れる電流を遅らせて各スイッチング素子にかかる電圧と電流とのタイミングをずらしてスイッチングロスを削減すると共に、流れた電流によって共振コイルに蓄えられたエネルギーを使って、各ＦＥＴがオフしている間に、スイッチング素子の寄生ダイオードを介して各スイッチング素子の出力容量に蓄えられた電荷を入力コンデンサへ回生する。さらに、各スイッチング素子の寄生ダイオードに電流が流れてスイッチング素子のドレイン−ソース間の電位差が寄生ダイオードのオン電圧に等しくなっている間にスイッチング素子をオンさせることで電圧と電流の重なりを無くすゼロ電圧スイッチングを実現している。この動作により、フェイズシフト・フルブリッジ型のＤＣ／ＤＣコンバータは、非常に大きな電力を出力している時でも損失を抑えることができ、高効率な電力変換を実現している。

図２は、実施の形態１にかかる直流電源装置の可飽和チョークコイルの特徴を説明するための図である。図２（ａ）は、可飽和チョークコイルのＢ−Ｈ特性の一例を示し、図２（ｂ）は、可飽和チョークコイルの構造の一例を示し、図２（ｃ）は、可飽和チョークコイルの直流重畳特性の一例を示している。

図２（ｂ）に示すコア材３７は、可飽和チョークコイル１１のインダクタンスの特性を決める磁性材料であり、ここでは、一例としてトロイダル型のコア材を示している。また、図２に示す巻線３８は、コア材３７に巻かれ通常のインダクタンス値を決めると共に、出力電流を流すための主巻線であり、巻線３９は、可飽和チョークコイル１１のインダクタンス値を補正制御するための制御電流を流す制御巻線である。

また、図２（ａ）は、可飽和チョークコイル１１に使用するコア材３７の磁性材料が外部磁場Ｈの中に置かれた時の磁束密度Ｂの強さを示した図であり、使用する材料やコアの形状、コアに作られた隙間（ギャップ）によって特性が変化する。図２（ａ）に破線で示した特性は、一般的な可飽和チョークコイルで使用される保磁力の強いコア材の特性を示し、図２（ａ）に実線で示した特性は、実施の形態１にかかる直流電源装置１００の可飽和チョークコイル１１で使用する保磁力の弱いコア材の特性を示している。

図２（ｃ）は、可飽和チョークコイル１１の直流重畳特性を示した図であり、図２（ｃ）に実線で示した特性は、保磁力の弱いコア材を用いた場合の特性例を示し、流す電流値と、使用温度によってインダクタンスが減少していくことを示している。図２（ｃ）に破線で示した特性は、保磁力の強いコア材を用いた場合の特性例を示し、ある電流値を境に一気にインダクタンスが小さくなり、チョークコイルとしての機能を果たさなくなることを示している。

ここで、実施の形態１にかかる直流電源装置１００のフルブリッジ型スイッチング回路３、スイッチングパルス生成回路１２、および共振コイル４による動作について、図３を参照して説明する。図３は、実施の形態１にかかる直流電源装置のフルブリッジ型スイッチング回路、スイッチングパルス生成回路、および共振コイルによる動作例を説明するための図である。

図３に示すＦＥＴ２１〜２４は、フルブリッジ型スイッチング回路３を構成する各スイッチング素子内において、純粋なＦＥＴとして機能する構成部を示している。

寄生ダイオード２５、寄生ゲート抵抗Ｒ_Ｂ２６、寄生抵抗Ｒ_ＧＳ２７、寄生容量Ｃ_ＧＳ２８、寄生容量Ｃ_ＧＤ２９、および寄生容量Ｃ_ＤＳ３０は、ＦＥＴ２２と共にスイッチング素子の内部にある構成部である。寄生ダイオード２５は、ＦＥＴ２２に対して逆並列に接続された寄生ダイオード、寄生ゲート抵抗Ｒ_Ｂ２６は、ＦＥＴ２２のゲートに接続された寄生ゲート抵抗、寄生抵抗Ｒ_ＧＳ２７は、ＦＥＴ２２のゲート−ソース間に存在する寄生抵抗、寄生容量Ｃ_ＧＳ２８は、ＦＥＴ２２のゲート−ソース間に存在する寄生容量、寄生容量Ｃ_ＧＤ２９は、ＦＥＴ２２のドレイン−ゲート間に存在する寄生容量、寄生容量Ｃ_ＤＳ３０は、ＦＥＴ２２のドレイン−ソース間に存在する寄生容量を示している。

また、寄生ダイオード３１、寄生ゲート抵抗Ｒ_Ｂ３２、寄生抵抗Ｒ_ＧＳ３３、寄生容量Ｃ_ＧＳ３４、寄生容量Ｃ_ＧＤ３５、および寄生容量Ｃ_ＤＳ３６は、ＦＥＴ２３と共にスイッチング素子の内部にある構成部である。寄生ダイオード３１は、ＦＥＴ２３に逆並列に接続された寄生ダイオードであり、寄生ゲート抵抗Ｒ_Ｂ３２は、ＦＥＴ２３のゲートに接続された寄生ゲート抵抗、寄生抵抗Ｒ_ＧＳ３３は、ＦＥＴ２３のゲート−ソース間に存在する寄生抵抗、寄生容量Ｃ_ＧＳ３４は、ＦＥＴ２３のゲート−ソース間に存在する寄生容量、寄生容量Ｃ_ＧＤ３５は、ＦＥＴ２３のドレイン−ゲート間に存在する寄生容量、寄生容量Ｃ_ＤＳ３６は、ＦＥＴ２３のドレイン−ソース間に存在する寄生容量を示している。

また、図３中に破線矢印で示す経路Ａは、ＦＥＴ２１，２４が共にオン状態のときに流れる電流経路を示し、図３中に一点鎖線矢印で示す経路Ｂ１は、ＦＥＴ２１がオフ状態、ＦＥＴ２４がオン状態になったときに流れる電流経路を示し、図３中に二点鎖線矢印で示す経路Ｂ２は、ＦＥＴ２１，２４が共にオフ状態になったときに流れる電流経路を示す。

また、図３（ａ）は、ＦＥＴ２１へのゲート電圧波形を示した図であり、図３（ｂ）は、ＦＥＴ２２へのゲート電圧波形を示した図であり、図３（ｃ）は、ＦＥＴ２３へのゲート電圧波形を示した図であり、図３（ｄ）は、ＦＥＴ２４へのゲート電圧波形を示した図である。また、図３（ｅ）は、トランス５の一次側電圧波形を示した図であり、図３（ｆ）は、共振コイル４に流れる電流波形を示した図である。なお、図３の（ａ）〜（ｆ）において、左半分は直流電源装置１００の起動直後の各部の波形を示しており、右半分は出力電圧が所望の電圧値となったときの各部の波形を示している。

図３において、ＦＥＴ２１およびＦＥＴ２２は、位相を１８０°違えてスイッチング動作し、ＦＥＴ２３およびＦＥＴ２４も同様に、位相を１８０°違えてスイッチング動作する。

フェイズシフト・フルブリッジ型のＤＣ／ＤＣコンバータである直流電源装置１００の起動直後は、ＦＥＴ２１とＦＥＴ２３とがタイミングを同じにした同相でスイッチング動作しているが、徐々にＦＥＴ２１のオンタイミングが遅くなり、ＦＥＴ２１のオン期間とＦＥＴ２４のオン期間とが重なって、出力電圧が所望の電圧値となると、そのＦＥＴ２１のオン期間とＦＥＴ２４のオン期間とが重なった期間だけ、トランス５の一次巻線に電圧が印加される。このとき、図３中に破線矢印で示す経路Ａに電流が流れる。

その後、ＦＥＴ２１がオフとなると、共振コイル４に流れていた電流による起電力によってＦＥＴ２２の各寄生容量Ｃ_ＧＤ２９、寄生容量Ｃ_ＤＳ３０に蓄えられた電荷を放電させながら、共振コイル４とトランス５の一次巻線とを介してオン状態のＦＥＴ２４に向って図３中に一点鎖線矢印で示す経路Ｂ１にループ電流が流れる。このとき、ＦＥＴ２２の各寄生容量Ｃ_ＧＤ２９、寄生容量Ｃ_ＤＳ３０に貯まっていた電荷は、トランス５の一次巻線を通ってＧＮＤに放電されるため、エネルギーはトランス５の二次側に伝送されたことになる。

各寄生容量Ｃ_ＧＤ２９、寄生容量Ｃ_ＤＳ３０の電荷がすべて放電されてしまうと、今度は寄生ダイオード２５に電流が流れ、ＦＥＴ２２のドレイン−ソース間電圧は、寄生ダイオード２５のオン電圧に等しくなる。この状態でＦＥＴ２２をオンさせることで、ＦＥＴ２２のゼロ電圧スイッチングが達成される。

さらに、ＦＥＴ２４がオフになると、ＦＥＴ２２から共振コイル４とトランス５の一次巻線を介して流れる電流は、寄生容量Ｃ_ＧＤ３５、寄生容量Ｃ_ＤＳ３６の電荷を放電させながら入力コンデンサ２に向かい、図３中に二点鎖線矢印で示す経路Ｂ２に流れる。この動作によって寄生容量３５と寄生容量Ｃ_ＤＳ３６とに蓄えられていた電荷が入力コンデンサ２へ回生されることになる。

寄生容量３５，３６の電荷の放電が終わると、今度は寄生ダイオード３１に電流が流れ、ＦＥＴ２３のドレイン−ソース間電圧は、寄生ダイオード３１のオン電圧に等しくなる。この状態でＦＥＴ２３をオンさせることで、ＦＥＴ２３のゼロ電圧スイッチングが達成される。

ＦＥＴ２３，２２のオン／オフ動作においても、上述したＦＥＴ２１，２４のオン／オフ動作と同様にゼロ電圧スイッチングが達成される。このように、フェイズシフト・フルブリッジ型のＤＣ／ＤＣコンバータでは、フルブリッジ型スイッチング回路３を構成する全てのＦＥＴ２１〜２４がゼロ電圧スイッチングを行うことにより、スイッチングロスを可能な限り抑制した電力変換が可能となっている。

上述した動作を行うためには、共振コイル４に相応の電流を流し、寄生容量Ｃ_ＧＤ２９、寄生容量Ｃ_ＤＳ３０の電荷を出力に伝送し、さらに、寄生容量Ｃ_ＧＤ３５、寄生容量Ｃ_ＤＳ３６の電荷を高い電圧で充電されている入力コンデンサ２まで回生すると同時に、寄生ダイオード２５，３１をオン状態にさせておくのに必要なエネルギーを蓄えておかなければならない。そのため、出力電流値が小さい軽負荷状態では、共振コイル４に流れる電流が少ないために寄生ダイオード３１がオン状態とならない状態でＦＥＴ２３をオンさせることとなり、あるいは、寄生容量Ｃ_ＧＤ３５、寄生容量Ｃ_ＤＳ３６の電荷も放電されない状態でＦＥＴ２３をオンさせることとなり、ゼロ電圧スイッチングを達成することができず、大きなスイッチングロスが発生してしまうことになる。

少ない電流でエネルギー回生ができるようにするには、共振コイル４のインダクタンス値を大きくするか、あるいは、共振コイル４に電流が流れる時間を増やして、蓄えられるエネルギーを増やす必要があるが、電流が流れる時間を増やすことは、すなわちスイッチング周波数を低くすることに等しくなる。スイッチング周波数を低くしてスイッチングのオン時間を長くすると、図１に示す出力チョークコイル８ａ，８ｂは磁束を大きく振ることとなり、小型のチョークコイルでは飽和してコイルとしての機能が働かなくなり、出力に大きな電圧が発生することとなる。また、スイッチング周波数が低いときに飽和しないように大型の出力チョークコイルを使用したのでは、スイッチング周波数が高いときには磁束をあまり振らないため、無駄に大きなものを使用したことになり小型化の妨げとなる。

したがって、本実施の形態では、出力チョークコイル８ａ，８ｂと直列に可飽和チョークコイル１１を接続すると共に、出力電流値に応じたスイッチング周波数を設定してスイッチングパルス生成回路１２に出力する周波数設定回路１７を備えることにより、出力電流値が小さい場合には、可飽和チョークコイル１１のインダクタンスが大きくなり（図２（ｃ）参照）、出力チョークコイル８ａ，８ｂが飽和するのを防ぐと共に、スイッチング周波数を低くして共振コイル４に十分なエネルギーを蓄え、出力電流値が大きい場合には、可飽和チョークコイル１１のインダクタンスが低下し（図２（ｃ）参照）、共振コイル４が飽和しないようにスイッチング周波数を高くして無駄な損失を抑えるようにしている。

つまり、周波数設定回路１７は、出力電流値の増加に応じて、スイッチング周波数の設定値が高くなるように制御する。

また、スイッチングパルス生成回路１２は、周波数設定回路１７により設定されたスイッチング周波数に基づいて、負荷電圧が所望の電圧値となり、且つ、フルブリッジ型スイッチング回路３の各スイッチング素子がゼロ電圧スイッチングを達成するように、フルブリッジ型スイッチング回路３の各スイッチング素子のスイッチングパルスを生成する。

このように制御することにより、出力電流値の大きさによらず、フルブリッジ型スイッチング回路３を構成する各スイッチング素子のスイッチングロスを抑制することができる。

さらに、本実施の形態では、出力電流値および可飽和チョークコイル１１の温度に応じて、可飽和チョークコイル１１のインダクタンス値を補正するインダクタンス値補正回路１６を備えている。可飽和チョークコイル１１は、図２（ｃ）に示すように、主巻線（巻線３８）に流れる電流量、つまり、出力電流値に応じてインダクタンス値が変化する直流重畳特性を有しているが、主巻線（巻線３８）に実際に流れる出力電流値で決まるインダクタンス値が適正であるとは限らない。また、図２（ｃ）に示すように、可飽和チョークコイル１１の温度によっても、インダクタンス値は変化する。したがって、出力電流値に対してインダクタンス値が所望の値よりも小さい場合には、主巻線（巻線３８）に実際に流れる出力電流によって発生する磁束の向きと逆方向の磁束が発生するように制御巻線３９に電流を流し、出力電流値に対してインダクタンス値が所望の値よりも大きい場合には、主巻線（巻線３８）に実際に流れる出力電流によって発生する磁束の向きと同じ方向の磁束が発生するように制御巻線３９に電流を流す。

このように制御することにより、可飽和チョークコイル１１のインダクタンス値は、出力電流値に応じた最適なインダクタンス値に補正される。

以上説明したように、実施の形態１の直流電源装置によれば、出力チョークコイルと直列に可飽和チョークコイルを接続すると共に、出力電流値に応じたスイッチング周波数を設定してスイッチングパルス生成回路に出力する周波数設定回路を備えることにより、出力電流値が小さい場合には、可飽和チョークコイルのインダクタンスが大きくなり、出力チョークコイルが飽和するのを防ぐと共に、スイッチング周波数を低くして共振コイルに十分なエネルギーを蓄え、出力電流値が大きい場合には、可飽和チョークコイルのインダクタンスが低下し、共振コイルが飽和しないようにスイッチング周波数を高くして無駄な損失を抑えるようにしたので、出力電流値の大きさによらず、フルブリッジ型スイッチング回路３を構成する各スイッチング素子のスイッチングロスを抑制することが可能となる。

また、出力電流の電流量および可飽和チョークコイルの温度に応じて、可飽和チョークコイルのインダクタンス値を補正するインダクタンス値補正回路を備え、出力電流値に対してインダクタンス値が所望の値よりも小さい場合には、主巻線に実際に流れる出力電流によって発生する磁束の向きと逆方向の磁束が発生するように制御巻線に電流を流し、出力電流値に対してインダクタンス値が所望の値よりも大きい場合には、主巻線に実際に流れる出力電流によって発生する磁束の向きと同じ方向の磁束が発生するように制御巻線に電流を流すように制御することにより、可飽和チョークコイルのインダクタンス値を出力電流値に応じた最適なインダクタンス値に補正することができる。

このように、安価且つ簡単な回路構成で、負荷変動に影響されず、高効率且つ高精度なスイッチング制御を可能とする小型・軽量な直流電源装置を得ることが可能となる。

実施の形態２．
図４は、実施の形態２にかかる直流電源装置の一構成例を示す図である。なお、実施の形態１と同一または同等の構成部には同一符号を付して、その詳細な説明は省略する。図４に示すように、本実施の形態にかかる直流電源装置１００ａでは、実施の形態１において説明した可飽和チョークコイル１１を共振コイル４と直列に接続し、周波数設定回路１７に代えて、出力電流値に応じて、フルブリッジ型スイッチング回路３を構成するブリッジ回路の各スイッチング素子がオフとなるデッドタイムを設定してスイッチングパルス生成回路１２に出力するデッドタイム設定回路１８を備えている。

なお、本実施の形態では、電流検出回路１４は、負荷装置１３に出力される出力電流をモニタし、出力電流値に応じた信号をインダクタンス値補正回路１６およびデッドタイム設定回路１８に出力する。

実施の形態１において説明したように、共振コイル４に流れる電流が少ないと、フルブリッジ型スイッチング回路３を構成する各スイッチング素子内の各ＦＥＴ２１〜２４のゼロ電圧スイッチングが達成できない上に、寄生容量Ｃ_ＧＤ３５、寄生容量Ｃ_ＤＳ３６の電荷も入力コンデンサ２に回生することができず、大きなスイッチングロスが発生してしまうことになる。

少ない電流でエネルギー回生ができるようにするには、共振コイル４のインダクタンス値を大きくするか、あるいは、共振コイル４に電流が流れる時間を増やして蓄えられるエネルギーを増やす必要がある。実施の形態１では、出力チョークコイル８ａ，８ｂと直列に可飽和チョークコイル１１を接続することにより、出力電流値が小さい場合には、可飽和チョークコイル１１のインダクタンスが大きくなり（図２（ｃ）参照）、出力チョークコイル８ａ，８ｂが飽和するのを防ぐと共に、スイッチング周波数を低くして共振コイル４に十分なエネルギーを蓄え、出力電流値が大きい場合には、可飽和チョークコイル１１のインダクタンスが低下し（図２（ｃ）参照）、共振コイル４が飽和しないようにスイッチング周波数を高くして無駄な損失を抑えるようにする例について説明したが、本実施の形態では、共振コイル４と直列に可飽和チョークコイル１１を接続すると共に、出力電流値に応じて、フルブリッジ型スイッチング回路３を構成するブリッジ回路の各スイッチング素子がオフとなるデッドタイムを設定してスイッチングパルス生成回路１２に出力するデッドタイム設定回路１８を備えることにより、共振コイル４に流れる電流の電流量が少ない場合、つまり、出力電流値が小さい場合には、可飽和チョークコイル１１のインダクタンスが大きくなり（図２（ｃ）参照）、蓄えられるエネルギー量を大きくすると共に、各スイッチング素子内の各ＦＥＴ２１〜２４のデッドタイムを短くして各スイッチング素子内の各寄生ダイオードに電流が流れる時間（つまり、図３に示す例では、図３中に一点鎖線矢印で示す経路Ｂ１、および図３中に二点鎖線矢印で示す経路Ｂ２に電流が流れる時間）を短くし、共振コイル４に流れる電流の電流量が大きい場合、つまり、出力電流値が大きい場合には、可飽和チョークコイル１１のインダクタンスが低下し（図２（ｃ）参照）、必要以上にエネルギーが蓄えられるのを防ぐと共に、各スイッチング素子内の各ＦＥＴ２１〜２４のデッドタイムを長くして各スイッチング素子内の各寄生ダイオードに電流が流れる時間を長くするようにしている。

つまり、デッドタイム設定回路１８は、出力電流値の増加に応じて、各スイッチング素子内の各ＦＥＴ２１〜２４のデッドタイムが長くなるように制御する。

また、スイッチングパルス生成回路１２は、デッドタイム設定回路１８により設定されたデッドタイムに基づいて、負荷電圧が所望の電圧値となり、且つ、フルブリッジ型スイッチング回路３の各スイッチング素子がゼロ電圧スイッチングを達成するように、フルブリッジ型スイッチング回路３の各スイッチング素子のスイッチングパルスを生成する。

このように制御することにより、実施の形態１と同様に、出力電流値の大きさによらず、フルブリッジ型スイッチング回路３を構成する各スイッチング素子のスイッチングロスを抑制することができる。

さらに、本実施の形態でも、実施の形態１と同様に、出力電流値および可飽和チョークコイル１１の温度に応じて、可飽和チョークコイル１１のインダクタンス値を補正するインダクタンス値補正回路１６を備えている。可飽和チョークコイル１１は、図２（ｃ）に示すように、主巻線（巻線３８）に流れる電流量、つまり、本実施の形態では、共振コイル４に流れる電流の電流量に応じてインダクタンス値が変化する直流重畳特性を有しているが、主巻線（巻線３８）に実際に流れる共振コイル４に流れる電流の電流量で決まるインダクタンス値が適正であるとは限らない。また、図２（ｃ）に示すように、可飽和チョークコイル１１の温度によっても、インダクタンス値は変化する。したがって、共振コイル４に流れる電流の電流量に対してインダクタンス値が所望の値よりも小さい場合には、主巻線（巻線３８）に実際に流れる電流によって発生する磁束の向きと逆方向の磁束が発生するように制御巻線３９に電流を流し、共振コイル４に流れる電流の電流量に対してインダクタンス値が所望の値よりも大きい場合には、主巻線（巻線３８）に実際に流れる電流によって発生する磁束の向きと同じ方向の磁束が発生するように制御巻線３９に電流を流す。

このように制御することにより、可飽和チョークコイル１１のインダクタンス値は、共振コイル４に流れる電流の電流量に応じた最適なインダクタンス値に補正される。

以上説明したように、実施の形態２の直流電源装置によれば、共振コイルと直列に可飽和チョークコイルを接続すると共に、出力電流値に応じて、フルブリッジ型スイッチング回路を構成するブリッジ回路の各スイッチング素子がオフとなるデッドタイムを設定してスイッチングパルス生成回路に出力するデッドタイム設定回路を備えることにより、共振コイルに流れる電流の電流量が少ない場合、つまり、出力電流値が小さい場合には、可飽和チョークコイルのインダクタンスが大きくなり、蓄えられるエネルギー量を大きくすると共に、各スイッチング素子内の各ＦＥＴのデッドタイムを短くして各スイッチング素子内の各寄生ダイオードに電流が流れる時間を短くし、共振コイルに流れる電流の電流量が大きい場合、つまり、出力電流値が大きい場合には、可飽和チョークコイルのインダクタンスが低下し、必要以上にエネルギーが蓄えられるのを防ぐようにしたことで、実施の形態１と同様に、出力電流値の大きさによらず、フルブリッジ型スイッチング回路３を構成する各スイッチング素子のスイッチングロスを抑制することができる。

また、実施の形態１と同様に、出力電流値および可飽和チョークコイルの温度に応じて、可飽和チョークコイルのインダクタンス値を補正するインダクタンス値補正回路を備え、共振コイルに流れる電流の電流量に対してインダクタンス値が所望の値よりも小さい場合には、主巻線に実際に流れる電流によって発生する磁束の向きと逆方向の磁束が発生するように制御巻線に電流を流し、共振コイルに流れる電流の電流量に対してインダクタンス値が所望の値よりも大きい場合には、主巻線に実際に流れる電流によって発生する磁束の向きと同じ方向の磁束が発生するように制御巻線に電流を流すように制御することにより、可飽和チョークコイルのインダクタンス値を共振コイルに流れる電流の電流量に応じた最適なインダクタンス値に補正することができる。

このように、実施の形態１と同様に、安価且つ簡単な回路構成で、負荷変動に影響されず、高効率且つ高精度なスイッチング制御を可能とする小型・軽量な直流電源装置を得ることが可能となる。

実施の形態３．
図５は、実施の形態３にかかる直流電源装置の一構成例を示す図である。なお、実施の形態１と同一または同等の構成部には同一符号を付して、その詳細な説明は省略する。図５に示すように、本実施の形態にかかる直流電源装置１００ｂでは、実施の形態１および２において説明した負荷装置１３に代えて、アンテナ装置１９を負荷として接続し、電流検出回路１４に代えて、出力電流予測回路２０を備えている。

アンテナ装置１９は、常に送信幅と受信幅の時間比率を変えながら電波を送受信するもので、消費電流が送受信信号に合わせて変化する負荷装置であり、送受信を行う１周期中に占める送信時間の割合に比例して消費電流が変化する。

出力電流予測回路２０は、アンテナ装置１９で送受信される送受信信号に基づいて、アンテナ装置１９に出力される出力電流を予測し、出力電流予測値をインダクタンス値補正回路１６および周波数設定回路１７に出力する。

インダクタンス値補正回路１６は、出力電流予測値に基づいて、可飽和チョークコイル１１のインダクタンス値の最適値を求め、さらに、出力電流予測値および可飽和チョークコイル１１の温度に基づいて、可飽和チョークコイル１１のインダクタンス値が最適値となるように補正する。

周波数設定回路１７は、出力電流予測値に応じたスイッチング周波数を設定してスイッチングパルス生成回路１２に出力する。

本実施の形態では、直流電源装置１００ｂの負荷として接続されたアンテナ装置１９で消費する電流、つまり、直流電源装置１００ｂの出力電流を予測する出力電流予測回路２０を備えることにより、直流電源装置１００ｂの出力電流を検出する電流検出回路１４が不要となるので、実施の形態１よりも小型な回路構成でゼロ電圧スイッチングが実現可能となる。また、出力電流値が実際に変動する前に、アンテナ装置１９に流れる電流値の変動を予測することができるため、制御遅れ時間を生じることなく、最適なインダクタンス値とスイッチング周波数とを設定することができ、実施の形態１よりも高効率且つ高精度なスイッチング制御が可能となる。

以上説明したように、実施の形態３の直流電源装置によれば、アンテナ装置を負荷として接続する構成において、アンテナ装置で送受信される送受信信号に基づいて、アンテナ装置で消費する電流、つまり、直流電源装置の出力電流を予測する出力電流予測回路を備えることにより、直流電源装置の出力電流を検出する電流検出回路が不要となるので、実施の形態１よりも小型な回路構成でゼロ電圧スイッチングが実現可能となる。また、出力電流値が実際に変動する前に、アンテナ装置に流れる電流値の変動を予測することができるため、制御遅れ時間を生じることなく、最適なインダクタンス値とスイッチング周波数とを設定することができ、実施の形態１よりも高効率且つ高精度なスイッチング制御が可能となる。

このように、実施の形態１よりも安価且つ簡単な回路構成で、負荷変動に影響されず、より高効率且つより高精度なスイッチング制御を可能とする小型・軽量な直流電源装置を得ることが可能となる。

実施の形態４．
図６は、実施の形態４にかかる直流電源装置の一構成例を示す図である。なお、実施の形態２および３と同一または同等の構成部には同一符号を付して、その詳細な説明は省略する。図６に示すように、本実施の形態にかかる直流電源装置１００ｃでは、実施の形態３と同様に、実施の形態１および２において説明した負荷装置１３に代えて、アンテナ装置１９を負荷として接続し、電流検出回路１４に代えて、出力電流予測回路２０を備えている。

なお、本実施の形態では、出力電流予測回路２０は、アンテナ装置１９で送受信される送受信信号に基づいて、アンテナ装置１９に出力される出力電流を予測し、出力電流予測値をインダクタンス値補正回路１６およびデッドタイム設定回路１８に出力する。

デッドタイム設定回路１８は、出力電流予測値に応じて、フルブリッジ型スイッチング回路３を構成するブリッジ回路の各スイッチング素子がオフとなるデッドタイムを設定してスイッチングパルス生成回路１２に出力する。

本実施の形態では、実施の形態３と同様に、直流電源装置１００ｃの負荷として接続されたアンテナ装置１９で消費する電流、つまり、直流電源装置１００ｃの出力電流を予測する出力電流予測回路２０を備えることにより、直流電源装置１００ｃの出力電流を検出する電流検出回路１４が不要となるので、実施の形態２よりも小型な回路構成でゼロ電圧スイッチングが実現可能となる。また、出力電流値が実際に変動する前に、アンテナ装置１９に流れる電流値の変動を予測することができるため、制御遅れ時間を生じることなく、最適なインダクタンス値とスイッチング周波数とを設定することができ、実施の形態２よりも高効率且つ高精度なスイッチング制御が可能となる。

以上説明したように、実施の形態４の直流電源装置によれば、アンテナ装置を負荷として接続する構成において、アンテナ装置で送受信される送受信信号に基づいて、アンテナ装置で消費する電流、つまり、直流電源装置の出力電流を予測する出力電流予測回路を備えることにより、直流電源装置の出力電流を検出する電流検出回路が不要となるので、実施の形態２よりも小型な回路構成でゼロ電圧スイッチングが実現可能となる。また、出力電流が実際に変動する前に、アンテナ装置に流れる電流値の変動を予測することができるため、制御遅れ時間を生じることなく、最適なインダクタンス値とスイッチング周波数とを設定することができ、実施の形態２よりも高効率且つ高精度なスイッチング制御が可能となる。

このように、実施の形態２よりも安価且つ簡単な回路構成で、負荷変動に影響されず、より高効率且つより高精度なスイッチング制御を可能とする小型・軽量な直流電源装置を得ることが可能となる。

なお、上述した各実施の形態において説明した各構成を組み合わせることも可能である。例えば、周波数設定回路とデッドタイム設定回路とを同時に備え、スイッチング周波数とデッドタイムとを設定するようにすれば、より高精度且つ高効率なスイッチング制御を可能とする直流電源装置を得ることができる。また、例えば、可飽和チョークコイルをトランスの入力側および出力側にそれぞれ備える構成であってもよい。

また、上述した実施の形態では、整流ダイオードおよび出力チョークコイルを２組有して並列に接続して出力平滑回路を構成したが、一組の整流ダイオードおよび出力チョークコイルで出力平滑回路を構成してもよいし、３組以上の整流ダイオードおよび出力チョークコイルを並列に接続して出力平滑回路を構成してもよい。

また、上述した実施の形態において説明した直流電源装置では、フルブリッジ型スイッチング回路を構成する各スイッチング素子のゼロ電圧スイッチングを実現するものであるので、これら各スイッチング素子として、ドレイン−ソース間の寄生容量が大きく、オフ状態の時に蓄えた電荷をオンと同時に消費する充放電損失がＳｉを用いたＭＯＳ ＦＥＴに比べて大きいＧａＮやＳｉＣ、あるいはダイヤモンド等のＷＢＧ半導体により形成されたスイッチング素子を用いて好適である。このようなＷＢＧ半導体により構成されたスイッチング素子を用いることにより、導通損失の低減も可能となるので、充放電損失の低減との相乗効果によって直流電源装置の高効率化により一層寄与することができる。

また、このようなＷＢＧ半導体によって形成されたスイッチング素子は、耐電圧性が高く、許容電流密度も高いため、スイッチング素子の小型化が可能であり、これら小型化されたスイッチング素子を用いることにより、これらの素子を組み込んだ直流電源装置のさらなる小型化が可能となる。

また、耐熱性も高いため、ヒートシンク等の放熱要素の小型化も可能であるので、直流電源装置のより一層の小型化が可能となる。

さらに、出力用の整流ダイオードがＷＢＧ半導体によって形成された構成であってもよいし、上述したスイッチング素子のいずれか１つ以上がＷＢＧ半導体によって形成された構成であってもよく、上述した効果を得ることができる。

なお、以上の実施の形態に示した構成は、本発明の構成の一例であり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、一部を省略する等、変更して構成することも可能であることは言うまでもない。

１ 直流電源（直流電圧源）
２ 入力コンデンサ
３ フルブリッジ型スイッチング回路
４ 共振コイル
５ トランス
６ 出力平滑回路
７ａ，７ｂ 整流ダイオード（整流素子）
８ａ，８ｂ 出力チョークコイル
１０ 出力コンデンサ
１１ 可飽和チョークコイル
１２ スイッチングパルス生成回路
１３ 負荷装置
１４ 電流検出回路
１５ 温度センサ
１６ インダクタンス値補正回路
１７ 周波数設定回路
１８ デッドタイム設定回路
１９ アンテナ装置
２０ 出力電流予測回路
２１，２２，２３，２４ ＦＥＴ
２５，３１ 寄生ダイオード
２６，３２ 寄生ゲート抵抗Ｒ_Ｂ
２７，３３ 寄生抵抗Ｒ_ＧＳ
２８，３４ 寄生容量Ｃ_ＧＳ
２９，３５ 寄生容量Ｃ_ＧＤ
３０，３６ 寄生容量Ｃ_ＤＳ
３７ コア材
３８ 巻線（主巻線）
３９ 巻線（制御巻線）
１００，１００ａ，１００ｂ，１００ｃ 直流電源装置

Claims (12)

1. 直流電圧源から供給される出力電圧を所望の負荷電圧に変換して負荷装置に出力する直流電源装置であって、
   トランスと、
   前記トランスの一次側に設けられ、２つのスイッチング素子を直列に接続してなるブリッジ回路を並列に接続してなるフルブリッジ型スイッチング回路と、
   前記スイッチング素子のゼロ電圧スイッチングを実現するための共振コイルと、
   前記トランスの二次側に設けられ、整流素子と出力チョークコイルと出力コンデンサとを含み構成される出力平滑回路と、
   前記出力チョークコイルに直列に接続され、流れる電流量の増加に伴いインダクタンス値が低下する可飽和チョークコイルと、
   前記負荷装置に流れる出力電流を検出する電流検出回路と、
   前記電流検出回路により検出された出力電流値に応じて、前記各スイッチング素子のスイッチング周波数を設定する周波数設定回路と、
   前記周波数設定回路により設定されたスイッチング周波数に基づいて、前記負荷電圧が所望の電圧値となり、且つ、前記各スイッチング素子がゼロ電圧スイッチングを達成するように、前記各スイッチング素子のスイッチングパルスを生成するスイッチングパルス生成回路と、
   を備えることを特徴とする直流電源装置。
2. 前記周波数設定回路は、前記出力電流値の増加に応じて、前記スイッチング周波数の設定値が高くなるように制御することを特徴とする請求項１に記載の直流電源装置。
3. 直流電圧源から供給される出力電圧を所望の負荷電圧に変換して負荷装置に出力する直流電源装置であって、
   トランスと、
   前記トランスの一次側に設けられ、２つのスイッチング素子を直列に接続してなるブリッジ回路を並列に接続してなるフルブリッジ型スイッチング回路と、
   前記スイッチング素子のゼロ電圧スイッチングを実現するための共振コイルと、
   前記トランスの二次側に設けられ、整流素子と出力チョークコイルと出力コンデンサとを含み構成される出力平滑回路と、
   前記共振コイルに直列に接続され、流れる電流量の増加に伴いインダクタンス値が低下する可飽和チョークコイルと、
   前記負荷装置に流れる出力電流を検出する電流検出回路と、
   前記電流検出回路により検出された出力電流値に応じて、前記各スイッチング素子がオフとなるデッドタイムを設定するデッドタイム設定回路と、
   前記デッドタイム設定回路により設定されたデッドタイムに基づいて、前記負荷電圧が所望の電圧値となり、且つ、前記各スイッチング素子がゼロ電圧スイッチングを達成するように、前記各スイッチング素子のスイッチングパルスを生成するスイッチングパルス生成回路と、
   を備えることを特徴とする直流電源装置。
4. 前記デッドタイム設定回路は、前記出力電流値の増加に応じて、前記各スイッチング素子のデッドタイムが長くなるように制御することを特徴とする請求項３に記載の直流電源装置。
5. 前記可飽和チョークコイルの温度を検出する温度センサと、
   前記出力電流値に基づいて、前記可飽和チョークコイルのインダクタンス値の最適値を求め、さらに、前記出力電流値および前記可飽和チョークコイルの温度に基づいて、前記可飽和チョークコイルのインダクタンス値が最適値となるように補正するインダクタンス値補正回路と、
   をさらに備えることを特徴とする請求項１〜４のいずれか一項に記載の直流電源装置。
6. 直流電圧源から供給される出力電圧を所望の負荷電圧に変換してアンテナ装置に出力する直流電源装置であって、
   トランスと、
   前記トランスの一次側に設けられ、２つのスイッチング素子を直列に接続してなるブリッジ回路を並列に接続してなるフルブリッジ型スイッチング回路と、
   前記スイッチング素子のゼロ電圧スイッチングを実現するための共振コイルと、
   前記トランスの二次側に設けられ、整流素子と出力チョークコイルと出力コンデンサとを含み構成される出力平滑回路と、
   前記出力チョークコイルに直列に接続され、流れる電流量の増加に伴いインダクタンス値が低下する可飽和チョークコイルと、
   前記アンテナ装置で送受信される送受信信号に基づいて、前記アンテナ装置に出力される出力電流を予測する出力電流予測回路と、
   前記出力電流予測回路により予測された出力電流予測値に応じて、前記各スイッチング素子のスイッチング周波数を設定する周波数設定回路と、
   前記周波数設定回路により設定されたスイッチング周波数に基づいて、前記負荷電圧が所望の電圧値となり、且つ、前記各スイッチング素子がゼロ電圧スイッチングを達成するように、前記各スイッチング素子のスイッチングパルスを生成するスイッチングパルス生成回路と、
   を備えることを特徴とする直流電源装置。
7. 前記周波数設定回路は、前記出力電流予測値の増加に応じて、前記スイッチング周波数の設定値が高くなるように制御することを特徴とする請求項６に記載の直流電源装置。
8. 直流電源から供給される出力電圧を所望の負荷電圧に変換してアンテナ装置に出力する直流電源装置であって、
   トランスと、
   前記トランスの一次側に設けられ、２つのスイッチング素子を直列に接続してなるブリッジ回路を並列に接続してなるフルブリッジ型スイッチング回路と、
   前記スイッチング素子のゼロ電圧スイッチングを実現するための共振コイルと、
   前記トランスの二次側に設けられ、整流素子および出力チョークコイルを含み構成される出力平滑回路と、
   前記共振コイルに直列に接続され、流れる電流量の増加に伴いインダクタンス値が低下する可飽和チョークコイルと、
   前記アンテナ装置で送受信される送受信信号に基づいて、前記アンテナ装置に出力される出力電流を予測する出力電流予測回路と、
   前記出力電流予測回路により予測された出力電流予測値に応じて、前記各スイッチング素子がオフとなるデッドタイムを設定するデッドタイム設定回路と、
   前記デッドタイム設定回路により設定されたデッドタイムに基づいて、前記負荷電圧が所望の電圧値となり、且つ、前記各スイッチング素子がゼロ電圧スイッチングを達成するように、前記各スイッチング素子のスイッチングパルスを生成するスイッチングパルス生成回路と、
   を備えることを特徴とする直流電源装置。
9. 前記デッドタイム設定回路は、前記出力電流予測値の増加に応じて、前記各スイッチング素子のデッドタイムが長くなるように制御することを特徴とする請求項８に記載の直流電源装置。
10. 前記可飽和チョークコイルの温度を検出する温度センサと、
    前記出力電流予測値に基づいて、前記可飽和チョークコイルのインダクタンス値の最適値を求め、さらに、前記出力電流予測値および前記可飽和チョークコイルの温度に基づいて、前記可飽和チョークコイルのインダクタンス値が最適値となるように補正するインダクタンス値補正回路と、
    をさらに備えることを特徴とする請求項６〜９のいずれか一項に記載の直流電源装置。
11. 前記スイッチング素子の少なくとも１つ以上は、ワイドバンドギャップ半導体によって形成されたことを特徴とする請求項１〜１０のいずれか一項に記載の直流電源装置。
12. 前記ワイドバンドギャップ半導体は、窒化ガリウム系材料、炭化珪素、あるいはダイヤモンドであることを特徴とする請求項１１に記載の直流電源装置。

Images