JP5006863B2 - スイッチング電源装置 - Google Patents

Description

この発明は、電子機器の内部等に設置され、電圧変動の少ない安定した直流電力を供給するスイッチング電源装置に関するものである。

近年、スイッチング電源装置は電子機器の低価格化・小型化・高性能化・省エネルギー化に伴い、より小型で高効率なものが強く求められている。また、高速・高精度制御もあわせて求められており、それに伴い制御技術はアナログ制御からデジタル制御へ急激に変化している背景がある。
従来のスイッチング電源装置は、電圧変換を行うトランスと該トランスの一次側にスイッチング動作のトランジスタを直列接続した回路に直流入力電圧を印加し、かつ前記トランジスタをパルス幅を可変して駆動することにより前記トランスの二次側より一定出力を得る。そして、余裕のあるパルス幅制御限界内でのスイッチング制御を可能にするため、前記トランスに複数のタップを設け、直流入力電圧値の大小を監視し、該監視結果を送出する入力電圧監視手段と、該監視結果に基づき、前記トランスに設けた複数のタップの中の所望の一つを選択して切り換える電圧切換手段とを設け、電圧調整を行う（例えば、特許文献１参照）。

特開平３−２２５４０３号公報

このような従来のスイッチング電源装置では、入力電圧の大小に応じてトランスの一次側におけるタップ切換を行うが、一次側のスイッチング用トランジスタは、入力電圧の全範囲に対応した耐電圧が要求され、耐電圧を低減することは困難であった。このため、入力電圧が小さいときも高耐圧の素子を用いることになり、導通損失が増大しスイッチング電源装置の効率低下につながるという問題があった。

この発明は、上記のような問題点を解消するために成されたものであって、素子の耐圧に起因する損失を低減し、高効率なスイッチング電源装置を提供することを目的とする。

この発明に係るスイッチング電源装置は、電圧変換用のトランスと、該トランスの一次側に直列接続される半導体スイッチング素子と、上記トランスの二次側に接続される整流回路と、該整流回路にて整流された電圧を平滑する平滑回路とを備え、上記半導体スイッチング素子のオン／オフ制御により入力直流電圧を高周波の矩形波状電圧にして、上記平滑回路から出力される出力直流電圧を調整する。そして、上記トランスの一次巻線が複数のタップ出力を有し、上記半導体スイッチング素子を複数有して、該各タップ出力にそれぞれ上記半導体スイッチング素子を直列接続し、上記入力直流電圧、上記出力直流電圧の各検出値および出力電圧指令値に基づいて、上記複数の半導体スイッチング素子から１つを選択してオン／オフ制御するものである。

この発明によると、トランスの一次巻線が複数のタップ出力を有すると共に、該各タップ出力にそれぞれ半導体スイッチング素子を直列接続して、この複数の半導体スイッチング素子から１つを選択してオン／オフ制御するため、タップ出力と半導体スイッチング素子とが対で切り換えられる。このため、各半導体スイッチング素子は、対応するタップ出力に応じた耐電圧を有すれば良く、全体として耐電圧を低減できる。このため導通損失が低減できスイッチング電源装置の効率が向上する。

実施の形態１．
以下、この発明の実施の形態１によるスイッチング電源装置について説明する。図１はこの発明の実施の形態１によるスイッチング電源装置の構成図である。
図１に示すように、スイッチング電源装置１００の直流入力端子２ａ、２ｂに、入力直流電源１が接続され、直流出力端子９ａ、９ｂに負荷１０が接続されている。スイッチング電源装置１００は、電圧変換用のトランス３と、トランス３の一次側に接続された半導体スイッチング素子としての第１〜第３のＭＯＳＦＥＴ（Metal−Oxide−Semiconductor Field−Effect Transistor）４ａ、４ｂ、４ｃと、トランス３の二次側に接続される整流回路５と、整流された電圧を平滑する平滑回路６とを備える。

トランス３は、一次巻線３ａ、二次巻線３ｂおよびコア３ｃから成り、一次巻線３ａは、一端が正極側入力直流端子２ａに接続されると共に、第１、第２のタップ３ａａ、３ａｂを備えて３つの巻線３ａ１、３ａ２、３ａ３に分割される。第１〜第３のＭＯＳＦＥＴ４ａ、４ｂ、４ｃの各ソース端子は、負極側入力直流端子２ｂに接続され、各ドレイン端子は、第１のタップ３ａａ、第２のタップ３ａｂ、一次巻線３ａの他端（以下、第３のタップ３ａｃと称す）にそれぞれ接続される。
即ち、一次巻線３ａは、正極側入力直流端子２ａに接続される端子と第１〜第３の３つのタップ３ａａ、３ａｂ、３ａｃとの間に得られる３つのタップ出力を有し、各タップ出力には第１〜第３のＭＯＳＦＥＴ４ａ、４ｂ、４ｃが直列接続される。

また、トランス３の二次側に接続される整流回路５は、２つの整流ダイオード（シリコンダイオード）５ａ、５ｂで構成され、整流ダイオード５ａは順方向整流素子に、整流ダイオード５ｂは逆方向整流素子に用いられる。平滑回路６は、チョークコイル７と平滑コンデンサ８とで構成される。
トランス３の二次巻線３ｂの一方の端子は、整流ダイオード５ａのアノード端子に接続され、整流ダイオード５ａのカソード端子は、整流ダイオード５ｂのカソード端子とチョークコイル７の一端に接続される。チョークコイル７の他端は、平滑コンデンサ８の一方の端子および正極側直流出力端子９ａに接続される。
二次巻線３ｂの他方の端子は、整流ダイオード５ｂのアノード端子と平滑コンデンサ８の他方の端子および負極側直流出力端子９ｂに接続される。

平滑コンデンサ８の電圧である出力直流電圧は検出され、Ａ／Ｄコンバータ１１によりアナログ値からデジタル値に変換されて演算手段１２に入力される。また、トランス３の一次巻線３ａに入力される入力直流電圧は入力電圧モニタ手段１４にて監視され、検出された入力直流電圧はＡ／Ｄコンバータ１５によりアナログ値からデジタル値に変換されて演算手段１２に入力される。演算手段１２では、Ａ／Ｄコンバータ１１、１５からの出力と、さらに負荷１０が要求する出力電圧指令値が入力され、これらに基づいて、演算手段１２はＰＷＭ（Pulse Width Modulation）信号と切換信号とをＰＷＭ制御手段１３に送出する。そして、ＰＷＭ制御手段１３は、切換信号に基づいて第１〜第３のＭＯＳＦＥＴ４ａ、４ｂ、４ｃの中から1つだけ選択し、選択されたＭＯＳＦＥＴ４ａ、４ｂ、４ｃをＰＷＭ信号に基づいてＰＷＭ制御する。

このように構成されるスイッチング電源装置１００では、一次巻線３ａの第１〜第３の３つのタップ３ａａ、３ａｂ、３ａｃが、それぞれ対応する第１〜第３のＭＯＳＦＥＴ４ａ、４ｂ、４ｃに直列接続される。このため、ＰＷＭ制御手段１３が１つのＭＯＳＦＥＴ４ａ（４ｂ、４ｃ）を選択して、そのＭＯＳＦＥＴ４ａ（４ｂ、４ｃ）のみＰＷＭ制御することにより、該ＭＯＳＦＥＴ４ａ（４ｂ、４ｃ）とタップ３ａａ（３ａｂ、３ａｃ）とが一対で選択されて、トランス３のタップ切換による巻数比の変更とＰＷＭ制御との双方が達成される。
第１のＭＯＳＦＥＴ４ａが選択される場合は、第１のＭＯＳＦＥＴ４ａと第１のタップ３ａａとが対で選択されており、巻線３ａ１が一次巻線（以下、第１の一次巻線３ａ１と称す）に用いられる。第２のＭＯＳＦＥＴ４ｂが選択される場合は、第２のＭＯＳＦＥＴ４ｂと第２のタップ３ａｂとが対で選択されており、巻線３ａ１および巻線３ａ２で構成される一次巻線（以下、第２の一次巻線３ａ１＋３ａ２と称す）が用いられる。第３のＭＯＳＦＥＴ４ｃが選択される場合は、第３のＭＯＳＦＥＴ４ｃと第３のタップ３ａｃとが対で選択されており、一次巻線３ａ全体が第３の一次巻線として用いられる。

演算手段１２の構成例を図２に示す。図２に示すように、演算手段１２は、ＰＩ処理回路２３、ＰＷＭ回路２４、切換指令回路２５およびゲイン変更指令回路２６を備える。
直流入力端子２ａ、２ｂに入力直流電源１からの直流電圧が印加されると、演算手段１２では、上述したように、Ａ／Ｄコンバータ１１、１５からの出力と、さらに負荷１０が要求する出力電圧指令値が入力される。そして、これらに基づいて、入力直流電圧が変動しても出力直流電圧が出力電圧指令値に追従するように以下のような演算処理を行う。

まず、トランス３の第１〜第３のタップ３ａａ、３ａｂ、３ａｃから最適なタップとそれに直列接続されたＭＯＳＦＥＴ４ａ、４ｂ、４ｃとを選択するように切換指令回路２５にて切換信号を生成する。この選択は、選択されるＭＯＳＦＥＴ４ａ、４ｂ、４ｃによるｄｕｔｙ比が最適、即ち概５０％に近くなるように、タップ３ａａ、３ａｂ、３ａｃを選択するものである。この場合、第１〜第３のＭＯＳＦＥＴ４ａ、４ｂ、４ｃの中からｄｕｔｙ比が５０％に最も近いＭＯＳＦＥＴを選択する。
この切換信号はＰＷＭ制御手段１３に送出されると同時に、ゲイン変更指令回路２６を介してＰＩ処理回路２３に入力され、ＰＩ処理のゲイン調整を行う。そして、出力直流電圧が出力電圧指令値に近づくようにＰＩ制御の演算を行い、ＰＷＭ回路２４にてＰＷＭ信号を生成する。このＰＷＭ信号も上記切換信号と共にＰＷＭ制御手段１３に送出される。
ＰＷＭ制御手段１３は、切換信号に基づいて１つのＭＯＳＦＥＴ４ａ、４ｂ、４ｃを選択し、選択されたＭＯＳＦＥＴ４ａ、４ｂ、４ｃのみをＰＷＭ信号に基づいてＰＷＭ制御する。

このようなスイッチング電源装置１００では、第１のＭＯＳＦＥＴ４ａが選択される場合、第２のＭＯＳＦＥＴ４ｂが選択される場合、第３のＭＯＳＦＥＴ４ｃが選択される場合の順に、入力直流電圧の範囲は大きくなる。第１〜第３のＭＯＳＦＥＴ４ａ、４ｂ、４ｃは、各素子の耐電圧Ｖａ、Ｖｂ、Ｖｃをそれぞれの最適値に設定することができ、Ｖａ＜Ｖｂ＜Ｖｃとなるように素子選定を行う。これにより、トランス３の一次側でＰＷＭ制御されるＭＯＳＦＥＴ４ａ、４ｂ、４ｃは、印加される電圧に応じて耐電圧が最適に設定された素子が選択されており、不要に導通損失を増大させることが無く、スイッチング電源装置１００の効率が向上する。
また、第１〜第３のＭＯＳＦＥＴ４ａ、４ｂ、４ｃの中からＰＷＭ制御のｄｕｔｙ比が最適となる、即ち５０％に最も近いＭＯＳＦＥＴを選択するため、トランス３の巻線比が最適に成るタップ出力が得られ、高効率で安定した制御が実現できる。

実施の形態２．
次に、この発明の実施の形態２について説明する。図３はこの発明の実施の形態２によるスイッチング電源装置の構成図である。
図３に示すように、スイッチング電源装置１００ａは、上記実施の形態１と同様に、直流入力端子２ａ、２ｂに入力直流電源１が接続され、直流出力端子９ａ、９ｂに負荷１０が接続されている。また、スイッチング電源装置１００ａは、電圧変換用のトランス３０と、トランス３０の一次側に接続された半導体スイッチング素子としての第１〜第３のＭＯＳＦＥＴ４ａ、４ｂ、４ｃと、トランス３０の二次側に接続される整流回路５０と、整流された電圧を平滑する平滑回路６とを備える。

トランス３０は、一次巻線３ａ、二次巻線３ｂおよびコア３ｃから成り、一次巻線３ａは、実施の形態１と同様に第１〜第３のタップ３ａａ、３ａｂ、３ａｃを備えて３つのタップ出力を有し、各タップ出力には第１〜第３のＭＯＳＦＥＴ４ａ、４ｂ、４ｃが直列接続される。トランス３０の二次巻線３ｂは、タップ３ｂｂを備えて２つの巻線３ｂ１、３ｂ２に分割される。以後、トランス３０の二次巻線３ｂの一端３ｂａを第１のタップ３ｂａ、上記タップ３ｂｂを第２のタップ３ｂｂと称す。
また、トランス３０の二次側に接続される整流回路５０は、順方向整流素子となる第１、第２のＧＴＯ（ゲートターンオフサイリスタ）５ａ１、５ａ２と、逆方向整流素子となる整流ダイオード（シリコンダイオード）５ｂとで構成される。この場合、整流回路５０は、第１のＧＴＯ５ａ１を備える整流手段と、第２のＧＴＯ５ａ２を備える整流手段との２種の整流手段を有して切り換えて用いる。２つの整流手段は、逆方向整流素子として整流ダイオード５ｂを共通に用いるため、第１、第２のＧＴＯ５ａ１、５ａ２を切り換えることで２つの整流手段を切り換える。
平滑回路６は、上記実施の形態１と同様に、チョークコイル７と平滑コンデンサ８とで構成される。

第１、第２のＧＴＯ５ａ１、５ａ２の各カソード端子は、整流ダイオード５ｂのカソード端子とチョークコイル７の一端に接続され、各アノード端子は、二次巻線３ｂの第１のタップ３ｂａ、第２のタップ３ｂｂにそれぞれ接続される。また、チョークコイル７の他端は、平滑コンデンサ８の一方の端子および正極側直流出力端子９ａに接続される。
二次巻線３ｂの他方の端子は、整流ダイオード５ｂのアノード端子と平滑コンデンサ８の他方の端子および負極側直流出力端子９ｂに接続される。
このように、二次巻線３ｂは、負極側直流出力端子９ｂに接続される端子と第１、第２の２つのタップ３ｂａ、３ｂｂとの間に得られる２つのタップ出力を有し、各タップ出力には第１、第２のＧＴＯ５ａ１、５ａ２が直列接続される。

平滑コンデンサ８の電圧である出力直流電圧は検出され、Ａ／Ｄコンバータ１１によりアナログ値からデジタル値に変換されて演算手段１２ａに入力される。また、トランス３０の一次巻線３ａに入力される入力直流電圧は入力電圧モニタ手段１４にて監視され、検出された入力直流電圧はＡ／Ｄコンバータ１５によりアナログ値からデジタル値に変換されて演算手段１２ａに入力される。演算手段１２ａでは、Ａ／Ｄコンバータ１１、１５からの出力と、さらに負荷１０が要求する出力電圧指令値が入力され、これらに基づいて、演算手段１２ａはＰＷＭ信号と切換信号とをＰＷＭ制御手段１３に送出すると共に、切換信号を整流切換手段１８に送出する。そして、整流切換手段１８は、切換信号に基づいて第１、第２のＧＴＯ５ａ１、５ａ２のいずれか一方を選択して切換駆動する。ＰＷＭ制御手段１３は、上記実施の形態１と同様に、切換信号に基づいて第１〜第３のＭＯＳＦＥＴ４ａ、４ｂ、４ｃの中から1つだけ選択し、選択されたＭＯＳＦＥＴ４ａ、４ｂ、４ｃをＰＷＭ信号に基づいてＰＷＭ制御する。

このように構成されるスイッチング電源装置１００ａでは、一次巻線３ａの第１〜第３の３つのタップ３ａａ、３ａｂ、３ａｃが、それぞれ対応する第１〜第３のＭＯＳＦＥＴ４ａ、４ｂ、４ｃに直列接続されると共に、二次巻線３ｂの第１、第２の２つのタップ３ｂａ、３ｂｂが、それぞれ対応する第１、第２のＧＴＯ５ａ１、５ａ２に接続される。
そして、ＰＷＭ制御手段１３が１つのＭＯＳＦＥＴ４ａ、４ｂ、４ｃを選択してＰＷＭ制御すると共に、整流切換手段１８が第１、第２のＧＴＯ５ａ１、５ａ２の一方を選択して駆動すると、一次巻線３ａのタップ出力と二次巻線３ｂのタップ出力との双方が選択されて、トランス３０の巻数比の決定（変更）とＰＷＭ制御との双方が達成される。

一次側では上記実施の形態１と同様に、第１のＭＯＳＦＥＴ４ａが選択されると第１の一次巻線３ａ１が、第２のＭＯＳＦＥＴ４ｂが選択されると第２の一次巻線３ａ１＋３ａ２が、第３のＭＯＳＦＥＴ４ｃが選択されると一次巻線３ａ全体（第３の一次巻線）が、それぞれ用いられる。
二次側では、第１のＧＴＯ５ａ１が選択されると二次巻線３ｂ全体が第１の二次巻線３ｂとして用いられ、第２のＧＴＯ５ａ２が選択されると巻線３ｂ２が二次巻線（以下、第２の二次巻線３ｂ２と称す）に用いられる。

演算手段１２ａの構成例を図４に示す。図４に示すように、演算手段１２ａは、上記実施の形態１の演算手段１２と同様に、ＰＩ処理回路２３、ＰＷＭ回路２４、切換指令回路２５およびゲイン変更指令回路２６を備える。この実施の形態２では、切換指令回路２５が上記実施の形態１と異なる動作を行う。
直流入力端子２ａ、２ｂに入力直流電源１からの直流電圧が印加されると、演算手段１２ａでは、上述したように、Ａ／Ｄコンバータ１１、１５からの出力と、さらに負荷１０が要求する出力電圧指令値が入力される。そして、これらに基づいて、入力直流電圧が変動しても出力直流電圧が出力電圧指令値に追従するように以下のような演算処理を行う。

まず、トランス３０が最適な巻線比となるように、一次巻線３ａおよび二次巻線３ｂのそれぞれ複数のタップ（３ａａ、３ａｂ、３ａｃ），（３ｂａ、３ｂｂ）から最適な一次側タップ３ａａ、３ａｂ、３ａｃおよび二次側タップ３ｂａ、３ｂｂの組み合わせと、一次側タップ３ａａ、３ａｂ、３ａｃに直列接続されたＭＯＳＦＥＴ４ａ、４ｂ、４ｃとを選択するように切換指令回路２５にて切換信号を生成する。この選択は、選択されるＭＯＳＦＥＴ４ａ、４ｂ、４ｃによるｄｕｔｙ比が最適、即ち概５０％に近くなるように、一次側タップ３ａａ、３ａｂ、３ａｃおよび二次側タップ３ｂａ、３ｂｂの組み合わせを選択するものである。また、二次側タップ３ｂａ、３ｂｂのいずれかを選択することにより、選択される二次側タップ３ｂａ、３ｂｂに接続される第１、第２のＧＴＯ５ａ１、５ａ２の一方が対で選択される。

この切換信号はＰＷＭ制御手段１３および整流切換手段１８に送出されると同時に、ゲイン変更指令回路２６を介してＰＩ処理回路２３に入力され、ＰＩ処理のゲイン調整を行う。そして、出力直流電圧が出力電圧指令値に近づくようにＰＩ制御の演算を行い、ＰＷＭ回路２４にてＰＷＭ信号を生成する。このＰＷＭ信号も上記切換信号と共にＰＷＭ制御手段１３に送出される。
ＰＷＭ制御手段１３は、切換信号に基づいて１つのＭＯＳＦＥＴ４ａ、４ｂ、４ｃを選択し、選択されたＭＯＳＦＥＴ４ａ、４ｂ、４ｃのみをＰＷＭ信号に基づいてＰＷＭ制御する。整流切換手段１８は、切換信号に基づいて第１、第２のＧＴＯ５ａ１、５ａ２のいずれか一方を選択して切換駆動する。

この実施の形態では、上記実施の形態１と同様に、第１〜第３のＭＯＳＦＥＴ４ａ、４ｂ、４ｃは、各素子の耐電圧Ｖａ、Ｖｂ、Ｖｃをそれぞれの最適値（Ｖａ＜Ｖｂ＜Ｖｃ）に設定することができる。これにより、トランス３０の一次側でＰＷＭ制御されるＭＯＳＦＥＴ４ａ、４ｂ、４ｃは、印加される電圧に応じて耐電圧が最適に設定された素子が選択されており、不要に導通損失を増大させることが無く、スイッチング電源装置１００ａの効率が向上する。

また、トランス３０の一次巻線３ａと二次巻線３ｂとの双方に複数のタップ出力を設けて、一次側タップ３ａａ、３ａｂ、３ａｃおよび二次側タップ３ｂａ、３ｂｂの組み合わせで巻線比を決定するため、巻線比の種別を増やすことができ、一次側で選択されるＭＯＳＦＥＴ４ａ、４ｂ、４ｃのＰＷＭ制御によるｄｕｔｙ比をより５０％に近づけることができる。このため、トランス３０の一次側電流およびＭＯＳＦＥＴ４ａ、４ｂ、４ｃのドレイン電流の実効値を低減でき、トランス３０およびＭＯＳＦＥＴ４ａ、４ｂ、４ｃの損失低減によりスイッチング電源装置１００ａの効率向上が図れる。

また、トランス３０の巻数比を、一次側の巻数は大きく固定して二次側の巻数を変化させる場合、二次側の巻数を固定して一次側の巻数を変化させる場合に比べて、トランス３０の励磁インダクタンスを大きくした状態で巻数比を変えることができる。その結果、トランス３０の励磁電流を抑え、一次側回路での損失低減により高効率が図れるという効果も得られる。

なお、この実施の形態では、演算手段１２ａにて生成された切換信号は、ＰＷＭ制御手段１３および整流切換手段１８に送出されるとしたが、ＭＯＳＦＥＴ４ａ、４ｂ、４ｃの選択に係る切換信号のみをＰＷＭ制御手段１３へ送り、ＧＴＯ５ａ１、５ａ２の選択に係る切換信号のみを整流切換手段１８に送っても良い。

また、この実施の形態では、順方向整流素子としてＧＴＯ５ａ１、５ａ２を用いて説明を行ったが、逆阻止整流素子でターンオフ制御もしくはターンオンオフ制御できるものであれば同様の効果が得られる。

また、上記実施の形態１、２では、演算手段１２、１２ａはＰＩ処理回路２３を備えてＰＩ処理を行うものとしたが、ＰＩＤ処理をさせても良い。

また、上記実施の形態１、２では、トランス３、３０の一次巻線３ａの３つのタップ出力と第１〜第３のＭＯＳＦＥＴ４ａ、４ｂ、４ｃとを用いて説明を行ったが、トランス３、３０のタップ出力およびＭＯＳＦＥＴの数は、それぞれ３以外の複数でも良く、同様の効果が得られる。この場合、タップ出力およびＭＯＳＦＥＴの個数を増やすと、ＰＷＭ制御によるｄｕｔｙ比をより５０％に近づけることができる。
さらに、上記実施の形態２において、トランス３０の二次巻線３ｂのタップ出力とＧＴＯの個数を増やしても良く、一次側のＰＷＭ制御によるｄｕｔｙ比をより５０％に近づけることができる。

さらに、上記実施の形態１、２では、スイッチング電源装置１００、１００ａにおける主回路としてフォワード型コンバータ回路を用いた場合の説明を行ったが、絶縁型トランスとその一次側にスイッチング素子を有する種々のコンバータ回路に適用できる。

実施の形態３．
次に、この発明の実施の形態３について説明する。図５はこの発明の実施の形態３によるスイッチング電源装置１００ｂの構成図である。
図５に示すように、スイッチング電源装置１００ｂは、周囲温度を検出する温度検出手段１９と、検出された温度をアナログ値からデジタル値に変換するＡ／Ｄコンバータ２０を備える。演算手段１２では、Ａ／Ｄコンバータ１１、１５、２０からの出力が入力される。その他の構成は上記実施の形態１によるスイッチング電源装置１００と同様である。
演算手段１２は、Ａ／Ｄコンバータ２０から入力される周囲温度データに基づいて負荷１０が要求する出力電圧指令値を設定（変更）し、Ａ／Ｄコンバータ１１、１５からの出力直流電圧、入力直流電圧の各データと、設定した出力電圧指令値とに基づいて、上記実施の形態１と同様に、ＰＷＭ信号と切換信号とを生成してＰＷＭ制御手段１３に送出する。

周囲温度と設定される出力電圧指令値との関係の一例を図６に示す。この場合、周囲温度が高くなると、負荷１０に要求される電圧が高くなるため、出力電圧指令値も高くしている。なお、図６に示した周囲温度と出力電圧指令値との関係は一例であり、それ以外の線形もしくは非線形の関係であっても良い。
この実施の形態では、上記実施の形態１と同様の効果が得られると共に、周囲温度に応じて負荷１０に最適な出力電圧を供給することができる。

なお、この実施の形態では、周囲温度データに基づいて負荷１０が要求する出力電圧指令値を設定（変更）する構成を、上記実施の形態１に適用したものを示したが、上記実施の形態２に適用しても良く、その場合のスイッチング電源装置１００ｃの構成を図７に示す。
図７に示すように、スイッチング電源装置１００ｃは、周囲温度を検出する温度検出手段１９と、検出された温度をアナログ値からデジタル値に変換するＡ／Ｄコンバータ２０を備える。演算手段１２ａでは、Ａ／Ｄコンバータ１１、１５、２０からの出力が入力され、Ａ／Ｄコンバータ２０から入力される周囲温度データに基づいて負荷１０が要求する出力電圧指令値を設定（変更）し、Ａ／Ｄコンバータ１１、１５からの出力直流電圧、入力直流電圧の各データと、設定した出力電圧指令値とに基づいて、上記実施の形態２と同様に、ＰＷＭ信号と切換信号とを生成する。
この場合、上記実施の形態２と同様の効果が得られると共に、周囲温度に応じて負荷１０に最適な出力電圧を供給することができる。

実施の形態４．
次に、この発明の実施の形態４について説明する。図８はこの発明の実施の形態４によるスイッチング電源装置の構成図である。
図８に示すように、スイッチング電源装置１００ｄは、上記実施の形態１と同様に、直流入力端子２ａ、２ｂに入力直流電源１が接続され、直流出力端子９ａ、９ｂに負荷１０が接続されている。また、スイッチング電源装置１００ｄは、電圧変換用のフライバックトランス３Ａ（以下、単にトランス３Ａと称す）と、トランス３Ａの一次側に接続された半導体スイッチング素子としての第１〜第３のＭＯＳＦＥＴ４ａ、４ｂ、４ｃと、各ＭＯＳＦＥＴ４ａ、４ｂ、４ｃに並列接続された共振用のコンデンサ２１ａ、２１ｂ、２１ｃと、トランス３Ａの二次側に接続される整流回路としての整流ダイオード（シリコンダイオード）５ｃと、整流された電圧を平滑する平滑回路６としての平滑コンデンサ８とを備える。

トランス３Ａは、一次巻線３ａ、二次巻線３ｂおよびコア３ｃから成り、一次巻線３ａは、実施の形態１と同様に第１〜第３のタップ３ａａ、３ａｂ、３ａｃを備えて３つのタップ出力を有し、各タップ出力には第１〜第３のＭＯＳＦＥＴ４ａ、４ｂ、４ｃが直列接続される。トランス３Ａの二次巻線３ｂの一方の端子は、整流ダイオード５ｃのアノード端子に接続され、整流ダイオード５ｃのカソード端子は平滑コンデンサ８の一方の端子および正極側直流出力端子９ａに接続される。二次巻線３ｂの他方の端子は平滑コンデンサ８の他方の端子および負極側直流出力端子９ｂに接続される。

平滑コンデンサ８の電圧である出力直流電圧は検出され、Ａ／Ｄコンバータ１１によりアナログ値からデジタル値に変換されて演算手段１２ｃに入力される。また、トランス３Ａの一次巻線３ａに入力される入力直流電圧は入力電圧モニタ手段１４にて監視され、検出された入力直流電圧はＡ／Ｄコンバータ１５によりアナログ値からデジタル値に変換されて演算手段１２ｃに入力される。演算手段１２ｃでは、Ａ／Ｄコンバータ１１、１５からの出力と、さらに負荷１０が要求する出力電圧指令値が入力され、これらに基づいて、演算手段１２ｃはＰＦＭ信号と切換信号とをＰＦＭ制御手段２２に送出する。そして、ＰＦＭ制御手段２２は、切換信号に基づいて第１〜第３のＭＯＳＦＥＴ４ａ、４ｂ、４ｃの中から1つだけ選択し、選択されたＭＯＳＦＥＴ４ａ、４ｂ、４ｃをＰＦＭ信号に基づいてＰＦＭ制御する。

この実施の形態においても、一次巻線３ａの第１〜第３の３つのタップ３ａａ、３ａｂ、３ａｃが、それぞれ対応する第１〜第３のＭＯＳＦＥＴ４ａ、４ｂ、４ｃに直列接続されるため、ＰＦＭ制御手段２２が１つのＭＯＳＦＥＴ４ａ（４ｂ、４ｃ）を選択して、そのＭＯＳＦＥＴ４ａ（４ｂ、４ｃ）のみＰＦＭ制御することにより、該ＭＯＳＦＥＴ４ａ（４ｂ、４ｃ）とタップ３ａａ（３ａｂ、３ａｃ）とが一対で選択されて、トランス３Ａのタップ切換による巻数比の変更とＰＦＭ制御との双方が達成される。
例えば、第１のＭＯＳＦＥＴ４ａが選択された場合の動作を以下に説明する。
この実施の形態では、トランス３Ａがフライバックトランスであるため、一次側で選択された第１のＭＯＳＦＥＴ４ａのオン期間に、第１の一次巻線３ａ１に電流が流れエネルギが蓄積される。第１のＭＯＳＦＥＴ４ａのオフ期間には、第１の一次巻線３ａ１に蓄積していたエネルギが二次巻線３ｂに移行し、二次巻線３ｂには反転電圧が誘起されるため、整流ダイオード５ｃは導通する。そして、平滑コンデンサ８で平滑された出力直流電圧が負荷１０へ供給される。

図９は、第１のＭＯＳＦＥＴ４ａのゲート・ソース間の電圧信号であるゲート信号およびドレイン・ソース間電圧（両端電圧）を示す波形図である。
図９に示すように、第１のＭＯＳＦＥＴ４ａがオフすると、トランス３Ａの巻数比で決定されるフライバック電圧が入力直流電圧に加算されて、第１のＭＯＳＦＥＴ４ａのドレイン・ソース間に印加される。そして、所定時間経過後にトランス３Ａに蓄積されていたエネルギが全て負荷１０に供給されると、第１の一次巻線３ａ１のインダクタンスと、第１のＭＯＳＦＥＴ４ａに並列接続されたコンデンサ２１ａとで共振動作を行い、第１のＭＯＳＦＥＴ４ａのドレイン・ソース間電圧が緩やかに低下する。このドレイン・ソース間電圧が０に近づいたＡ点で、第１のＭＯＳＦＥＴ４ａがターンオンしてオン状態に移行する。
第１のＭＯＳＦＥＴ４ａから他のＭＯＳＦＥＴ４ｂ、４ｃに切り換えてトランス３Ａの巻数比を変更する場合も、ドレイン・ソース間電圧が０に近づいたＡ点で、他のＭＯＳＦＥＴ４ｂ、４ｃをターンオンする。

この実施の形態では、出力直流電圧が出力電圧指令値に近づくように選択されたＭＯＳＦＥＴ４ａ、４ｂ、４ｃがＰＦＭ制御されるが、この場合のＭＯＳＦＥＴ４ａ、４ｂ、４ｃの選択は、ターンオン時のドレイン・ソース間電圧が０にできるだけ近づくように、ＭＯＳＦＥＴ４ａ、４ｂ、４ｃおよびタップ３ａａ、３ａｂ、３ａｃを選択する。
このため、一次側で選択されたＭＯＳＦＥＴ４ａ、４ｂ、４ｃは、ターンオン時のドレイン・ソース間電圧を０付近まで低減して、スイッチング損失を格段と低減でき、スイッチング電源装置１００ｄの効率が向上すると共に、ノイズの低減化も図れる。

また、この実施の形態においても、上記実施の形態１と同様に、第１〜第３のＭＯＳＦＥＴ４ａ、４ｂ、４ｃは、各素子の耐電圧Ｖａ、Ｖｂ、Ｖｃをそれぞれの最適値（Ｖａ＜Ｖｂ＜Ｖｃ）に設定することができる。これにより、トランス３Ａの一次側でＰＦＭ制御されるＭＯＳＦＥＴ４ａ、４ｂ、４ｃは、印加される電圧に応じて耐電圧が最適に設定された素子が選択されており、不要に導通損失を増大させることが無く、スイッチング電源装置１００ｄの効率が向上する。

実施の形態５．
次に、この発明の実施の形態５について説明する。図１０はこの発明の実施の形態５によるスイッチング電源装置１００ｅの構成図である。
上記実施の形態４では、二次巻線３ｂの両端子間にタップを設けないものとしたが、この実施の形態５では、上記実施の形態２と同様にタップ３ｂｂ（第２のタップ３ｂｂ）を備える。また、トランス３０Ａの二次側に接続される整流回路５０ａは、２つの整流手段としての第１、第２のＧＴＯ５ａ１、５ａ２で構成される。即ち、フライバックトランス３０Ａ（以下、単にトランス３０Ａと称す）の二次巻線３ｂは、負極側直流出力端子９ｂに接続される端子と第１、第２の２つのタップ３ｂａ、３ｂｂとの間に得られる２つのタップ出力を有し、各タップ出力には第１、第２のＧＴＯ５ａ１、５ａ２が直列接続される。また、上記実施の形態２と同様に整流切換手段１８を備え、演算手段１２ｄからの切換信号により整流切換手段１８が第１、第２のＧＴＯ５ａ１、５ａ２を切換駆動する。その他の構成は、上記実施の形態４と同様である。

演算手段１２ｄは、Ａ／Ｄコンバータ１１、１５からの出力と、さらに負荷１０が要求する出力電圧指令値が入力され、これらに基づいて、演算手段１２ｄはＰＦＭ（Pulse Frequency Modulation）信号と切換信号とをＰＦＭ制御手段２２に送出すると共に、切換信号を整流切換手段１８に送出する。そして、整流切換手段１８は、切換信号に基づいて第１、第２のＧＴＯ５ａ１、５ａ２のいずれか一方を選択して切換駆動する。ＰＦＭ制御手段２２は、切換信号に基づいて第１〜第３のＭＯＳＦＥＴ４ａ、４ｂ、４ｃの中から１つだけ選択し、選択されたＭＯＳＦＥＴ４ａ、４ｂ、４ｃをＰＦＭ信号に基づいてＰＦＭ制御する。
このように、ＰＦＭ制御手段２２が１つのＭＯＳＦＥＴ４ａ、４ｂ、４ｃを選択してＰＦＭ制御すると共に、整流切換手段１８が第１、第２のＧＴＯ５ａ１、５ａ２の一方を選択して駆動すると、一次巻線３ａのタップ出力と二次巻線３ｂのタップ出力との双方が選択されて、トランス３０Ａの巻数比の決定（変更）とＰＦＭ制御との双方が達成される。

この実施の形態５においても、上記実施の形態４と同様に、一次側で選択されたＭＯＳＦＥＴ４ａ、４ｂ、４ｃは、ＰＦＭ制御によりオン／オフ制御される。そして、オフ時の所定時間経過後に、トランス３０Ａの一次巻線３ａ１、３ａ１＋３ａ２、３ａのインダクタンスとコンデンサ２１ａ、２１ｂ、２１ｃとの共振動作により、ＭＯＳＦＥＴ４ａ、４ｂ、４ｃのドレイン・ソース間電圧が低下して０に近づいた点で、ターンオンしてオン状態に移行する。また、ＭＯＳＦＥＴ４ａ、４ｂ、４ｃを切り換える場合も、ドレイン・ソース間電圧が０に近づいた点で、他のＭＯＳＦＥＴをターンオンする。
この場合のＭＯＳＦＥＴ４ａ、４ｂ、４ｃの選択は、選択されるＭＯＳＦＥＴ４ａ、４ｂ、４ｃによるターンオン時のドレイン・ソース間電圧が０にできるだけ近づくように、一次側のタップ出力と二次側のタップ出力との組み合わせを選択するものである。

この実施の形態では、トランス３０Ａの一次巻線３ａと二次巻線３ｂとの双方に複数のタップ出力を設けて、一次側タップ３ａａ、３ａｂ、３ａｃおよび二次側タップ３ｂａ、３ｂｂの組み合わせで巻線比を決定するため、巻線比の種別を増やすことができ、一次側で選択されるＭＯＳＦＥＴ４ａ、４ｂ、４ｃのターンオン時のドレイン・ソース間電圧をより０に近づけることができる。このため、スイッチング損失がより低減でき、スイッチング電源装置１００ｅの効率がさらに向上すると共に、ノイズの低減化もさらに図れる。

また、この実施の形態においても、上記実施の形態１と同様に、第１〜第３のＭＯＳＦＥＴ４ａ、４ｂ、４ｃは、各素子の耐電圧Ｖａ、Ｖｂ、Ｖｃをそれぞれの最適値（Ｖａ＜Ｖｂ＜Ｖｃ）に設定することができる。これにより、トランス３０Ａの一次側でＰＦＭ制御されるＭＯＳＦＥＴ４ａ、４ｂ、４ｃは、印加される電圧に応じて耐電圧が最適に設定された素子が選択されており、不要に導通損失を増大させることが無く、スイッチング電源装置１００ｄの効率が向上する。

なお、上記実施の形態４、５においても、上記実施の形態３と同様に、周囲温度を検出する温度検出手段１９を備えて、出力電圧指令値を周囲温度に応じて変化させても良い。

また、上記実施の形態４、５では、トランス３Ａ、３０Ａの一次巻線３ａの３つのタップ出力と第１〜第３のＭＯＳＦＥＴ４ａ、４ｂ、４ｃとを用いて説明を行ったが、トランス３Ａ、３０Ａのタップ出力およびＭＯＳＦＥＴの数は、それぞれ３以外の複数でも良く、同様の効果が得られる。
さらに、上記実施の形態５において、トランス３０Ａの二次巻線３ｂのタップ出力とＧＴＯの個数を増やしても良い。

また、上記各実施の形態では、半導体スイッチング素子として第１〜第３のＭＯＳＦＥＴ４ａ、４ｂ、４ｃを用いたが、バイポーラトランジスタ、絶縁型バイポーラトランジスタ（ＩＧＢＴ）、シリコンカーバイドトランジスタ、またはシリコンカーバイドＭＯＳＦＥＴを用いても同様の効果が得られる。また、整流回路内の整流ダイオード５ａ、５ｂ、５ｃにシリコンダイオードを用いたが、シリコンカーバイドダイオードを用いても同様の効果が得られる。

また、上記各実施の形態において、負荷１０のかわりに電池や電気二重層コンデンサなどのエネルギ蓄積素子を用いても同様の効果が得られる。

実施の形態６．
次に、この発明の実施の形態６について説明する。図１１はこの発明の実施の形態６によるスイッチング電源装置１００ｆの構成図である。
上記各実施の形態１〜５では、二次側の整流回路は、整流ダイオードあるいはＧＴＯで構成したが、半導体スイッチング素子から成る整流スイッチを備えて構成しても良い。
図１１に示すスイッチング電源装置１００ｆは、上記実施の形態１で示したスイッチング電源装置１００に、ＭＯＳＦＥＴから成る第１、第２の整流スイッチ５１ａ、５１ｂにて構成される整流回路５１を適用したものである。この場合、演算手段１２ｅは、上記実施の形態１と同様にＰＷＭ信号と切換信号とをＰＷＭ制御手段１３に送出すると共に、一次側のＰＷＭ信号に同期する信号を整流制御手段５２に送出し、整流制御手段５２は第１、第２の整流スイッチ５１ａ、５１ｂを駆動する。

一次側でＰＷＭ制御されるＭＯＳＦＥＴ４ａ、４ｂ、４ｃのゲート信号と、二次側の整流回路５１の第１、第２の整流スイッチ５１ａ、５１ｂの各ゲート信号とを図１２に示す。図１２に示すように、第１、第２の整流スイッチ５１ａ、５１ｂは、一次側のＭＯＳＦＥＴ４ａ、４ｂ、４ｃのオン／オフ制御のタイミングと同期してオン／オフ制御され、第２の整流スイッチ５１ｂのみ、オン／オフが逆になるように制御される。
このように第１、第２の整流スイッチ５１ａ、５１ｂを用いることにより、整流ダイオードを用いた場合より導通損失が低減でき、スイッチング電源装置１００ｆの効率向上が図れる。

この実施の形態では、上記実施の形態１で示したスイッチング電源装置に適用したものを示したが、他の各実施の形態におけるスイッチング電源装置においても、整流回路を半導体スイッチング素子から成る整流スイッチを備えて構成し、一次側のＭＯＳＦＥＴ４ａ、４ｂ、４ｃと同期して整流スイッチをオン／オフ制御させても良い。この場合、上記各実施の形態と同様の効果が得られると共に、整流回路での導通損失が低減できスイッチング電源装置の効率向上が図れる。

実施の形態７．
次に、この発明の実施の形態７について説明する。図１３はこの発明の実施の形態７によるスイッチング電源装置２００の構成図である。
この実施の形態７では、トランス３０の一次巻線３ａは３つのタップ出力を有するが、一次巻線３ａに接続されるＭＯＳＦＥＴ４は１つのみである。そして、トランス３０の二次側は、上記実施の形態２と同様に、二次巻線３ｂが２つのタップ出力を有し、第１、第２の２つのタップ３ｂａ、３ｂｂが、それぞれ対応する第１、第２のＧＴＯ５ａ１、５ａ２に接続される。
そして、演算手段１２ｆは、ＰＷＭ制御手段１３ａにＰＷＭ信号を送出すると共に、切換信号を整流切換手段１８とタップ制御手段３２に送出する。そして、ＰＷＭ制御手段１３ａはＭＯＳＦＥＴ４をＰＷＭ制御すると共に、タップ制御手段３２がタップ切換手段３１を制御して一次巻線３ａのタップを切り換え、整流切換手段１８が第１、第２のＧＴＯ５ａ１、５ａ２の一方を選択して駆動すると、一次巻線３ａのタップ出力と二次巻線３ｂのタップ出力との双方が選択されて、トランス３０の巻数比の決定（変更）とＰＷＭ制御との双方が達成される。その他の構成および動作は、上記実施の形態２と同様である。

この実施の形態では、上記実施の形態２と同様に、トランス３０の一次巻線３ａと二次巻線３ｂとの双方に複数のタップ出力を設けて、一次側タップ３ａａ、３ａｂ、３ａｃおよび二次側タップ３ｂａ、３ｂｂの組み合わせで巻線比を決定するため、巻線比の種別を増やすことができ、ＭＯＳＦＥＴ４のＰＷＭ制御によるｄｕｔｙ比をより５０％に近づけることができる。このため、トランス３０の一次側電流およびＭＯＳＦＥＴ４のドレイン電流の実効値を低減でき、トランス３０およびＭＯＳＦＥＴ４の損失低減によりスイッチング電源装置２００の効率向上が図れる。

また、トランス３０の巻数比を、一次側の巻数は大きく固定して二次側の巻数を変化させる場合、二次側の巻数を固定して一次側の巻数を変化させる場合に比べて、トランス３０の励磁インダクタンスを大きくした状態で巻数比を変えることができる。その結果、トランス３０の励磁電流を抑え、一次側回路での損失低減により高効率が図れるという効果も得られる。

なお、図１４に示すスイッチング電源装置２００ａのように、トランス３０ａの一次側ではタップ切換をせずに、二次側のみ複数のタップ出力を設けても良い。この場合、演算手段１２ｇは、ＰＷＭ制御手段１３ａにＰＷＭ信号を送出すると共に、切換信号を整流切換手段１８のみに送出する。

この発明の実施の形態１によるスイッチング電源装置の構成図である。 この発明の実施の形態１による演算手段の構成例を示す図である。 この発明の実施の形態２によるスイッチング電源装置の構成図である。 この発明の実施の形態２による演算手段の構成例を示す図である。 この発明の実施の形態３によるスイッチング電源装置の構成図である。 この発明の実施の形態３による周囲温度と出力電圧指令値との関係を示す図である。 この発明の実施の形態３の別例によるスイッチング電源装置の構成図である。 この発明の実施の形態４によるスイッチング電源装置の構成図である。 この発明の実施の形態４によるスイッチング電源装置の動作を説明する波形図である。 この発明の実施の形態５によるスイッチング電源装置の構成図である。 この発明の実施の形態６によるスイッチング電源装置の構成図である。 この発明の実施の形態６によるスイッチング電源装置の動作を説明するゲート信号の波形図である。 この発明の実施の形態７によるスイッチング電源装置の構成図である。 この発明の実施の形態７の別例によるスイッチング電源装置の構成図である。

符号の説明

２ａ，２ｂ 直流入力端子、３，３０，３０ａ トランス、
３Ａ，３０Ａ フライバックトランス、３ａ 一次巻線、
３ａａ，３ａｂ，３ａｃ 第１〜第３のタップ（一次巻線）、３ｂ 二次巻線、
３ｂａ，３ｂｂ 第１，第２のタップ（二次巻線）、
４ 半導体スイッチング素子としのＭＯＳＦＥＴ、
４ａ，４ｂ，４ｃ 半導体スイッチング素子としての第１〜第３のＭＯＳＦＥＴ、
５ 整流回路、５ａ１，５ａ２ 第１，第２のＧＴＯ、５ｃ 整流ダイオード、
６ 平滑回路、９ａ，９ｂ 直流出力端子、１１，１５ Ａ／Ｄコンバータ、
１３，１３ａ ＰＷＭ制御手段、１８ 整流切換手段、１９ 温度検出手段、
２１ａ〜２１ｃ コンデンサ、２２ ＰＦＭ制御手段、５０，５０ａ，５１ 整流回路、
５１ａ，５１ｂ 第１，第２の整流スイッチ、５２ 整流制御手段、
１００，１００ａ〜１００ｆ，２００，２００ａ スイッチング電源装置。

Claims (10)

1. 電圧変換用のトランスと、該トランスの一次側に直列接続される半導体スイッチング素子と、上記トランスの二次側に接続される整流回路と、該整流回路にて整流された電圧を平滑する平滑回路とを備え、上記半導体スイッチング素子のオン／オフ制御により入力直流電圧を高周波の矩形波状電圧にして、上記平滑回路から出力される出力直流電圧を調整するスイッチング電源装置において、
   上記トランスの一次巻線が複数のタップ出力を有し、上記半導体スイッチング素子を複数有して、該各タップ出力にそれぞれ上記半導体スイッチング素子を直列接続し、
   上記入力直流電圧、上記出力直流電圧の各検出値および出力電圧指令値に基づいて、上記複数の半導体スイッチング素子から１つを選択してオン／オフ制御することを特徴とするスイッチング電源装置。
2. 上記半導体スイッチング素子はＰＷＭ制御によりオン／オフ制御され、該オン／オフのｄｕｔｙ比が最適となるように上記半導体スイッチング素子を選択することを特徴とする請求項１に記載のスイッチング電源装置。
3. 上記トランスはフライバックトランスであり、上記各半導体スイッチング素子にそれぞれ並列接続されるコンデンサを備え、
   上記半導体スイッチング素子はＰＦＭ制御によりオン／オフ制御され、オフ時の所定時間経過後に、上記トランスの一次巻線のインダクタンスと上記コンデンサとの共振動作により上記半導体スイッチング素子の両端電圧が低下する期間にターンオンすることを特徴とする請求項１に記載のスイッチング電源装置。
4. ターンオン時の上記半導体スイッチング素子の両端電圧が０に近づくように上記半導体スイッチング素子を選択することを特徴とする請求項３に記載のスイッチング電源装置。
5. 上記トランスの二次巻線が複数のタップ出力を有し、上記整流回路は、上記二次巻線の各タップ出力をそれぞれ整流するための複数の整流手段と、該複数の整流手段を選択的に切換駆動する整流切換手段とを備え、
   上記入力直流電圧、上記出力直流電圧の各検出値および出力電圧指令値に基づいて、上記整流切換手段にて上記整流手段を選択して切換駆動することを特徴とする請求項１〜４のいずれか１項に記載のスイッチング電源装置。
6. 上記複数の半導体スイッチング素子は、それぞれ耐電圧が異なるものであることを特徴とする請求項１〜５のいずれか１項に記載のスイッチング電源装置。
7. 電圧変換用のトランスと、該トランスの一次側に直列接続される半導体スイッチング素子と、上記トランスの二次側に接続される整流回路と、該整流回路にて整流された電圧を平滑する平滑回路とを備え、上記半導体スイッチング素子のオン／オフ制御により入力直流電圧を高周波の矩形波状電圧にして、上記平滑回路から出力される出力直流電圧を調整するスイッチング電源装置において、
   上記トランスの二次巻線が複数のタップ出力を有し、上記整流回路は、上記二次巻線の各タップ出力をそれぞれ整流するための複数の整流手段と、該複数の整流手段を選択的に切換駆動する整流切換手段とを備え、
   上記入力直流電圧、上記出力直流電圧の各検出値および出力電圧指令値に基づいて、上記半導体スイッチング素子をオン／オフ制御すると共に、上記整流切換手段にて上記整流手段を選択して切換駆動することを特徴とするスイッチング電源装置。
8. 上記整流回路は、半導体スイッチング素子から成る整流用スイッチを備え、上記トランスの一次側に直列接続される上記半導体スイッチング素子に同期してオン／オフ制御されることを特徴とする請求項１〜７のいずれか１項に記載のスイッチング電源装置。
9. 周囲温度を検出する温度検出手段を備え、検出される周囲温度に応じて上記出力電圧指令値を変化させることを特徴とする請求項１〜８のいずれか１項に記載のスイッチング電源装置。
10. 上記入力直流電圧、上記出力直流電圧の各検出値は、Ａ／Ｄコンバータによりデジタルデータに変換して用いることを特徴とする請求項１〜９のいずれか１項に記載のスイッチング電源装置。

Images