JP5501857B2

JP5501857B2 - スイッチング電源装置

Info

Publication number: JP5501857B2
Application number: JP2010114183A
Authority: JP
Inventors: 雄歩加門
Original assignee: Cosel Co Ltd
Current assignee: Cosel Co Ltd
Priority date: 2010-05-18
Filing date: 2010-05-18
Publication date: 2014-05-28
Anticipated expiration: 2030-05-18
Also published as: JP2011244583A

Description

この発明は、交流の入力電圧を所定の直流電圧に変換するスイッチング電源装置に関する。

一般的なＤＣ−ＤＣコンバータは、正・負に変化する交流の入力電圧が印加されると正常に動作することができない。そこで、交流入力用のスイッチング電源装置は、正・負に変化する入力電圧を正方向の脈流電圧に変換するためにブリッジ整流器を設け、その後段にＤＣ−ＤＣコンバータを配置して構成される場合が多い。例えば、図１０（ａ）に示すスイッチング電源装置１０は、４個のダイオードで成るブリッジ整流器１２と、昇圧インダクタ１４ａ、主スイッチング素子１４ｂ、整流素子１４ｃ及び平滑コンデンサ１４ｄで成る周知の昇圧チョッパ回路１４とで構成されたものであり、従来から、力率改善用のスイッチング電源装置に広く使用されている。また、図１０（ｂ）に示すスイッチング電源装置１６は、ブリッジ整流器１２と周知のＳＥＰＩＣ（Ｓｉｎｇｌｅ−ＥｎｄｅｄＰｒｉｍａｒｙＩｎｄｕｃｔａｎｃｅＣｏｎｖｅｒｔｅｒ）回路１８とを備えたものである。ＳＥＰＩＣ回路１８は、特許文献１に開示されているように、スイッチングトランジスタをパルス幅制御することにより、昇圧または降圧した直流電圧を自在に出力するＤＣ−ＤＣコンバータである。

一方、ブリッジ整流器を有さない交流入力用のスイッチング電源装置も提案されている。例えば、特許文献２に開示されているように、２組の昇圧チョッパ回路が出力平滑コンデンサを供用する形態で設けられた力率改善用のブリッジレス・ブースト・コンバータがある。このブリッジレス・ブースト・コンバータは、２組の昇圧チョッパ回路の各入力端子の間に交流の入力電圧が供給され、一方の昇圧チョッパ回路は、入力電圧が正の期間だけ昇圧動作を行い、他方の昇圧チョッパ回路は、入力電圧が負の期間だけ昇圧動作を行うよう制御される。従って、入力電圧が正の期間と負の期間を通して入力電圧を昇圧し、所定の直流電圧を出力することができる。

特開２００６−３４０４３２号公報ＵＳ２００６／００１９８１７２号公報

従来の図１０に示すスイッチング電源装置１０，１６は、ブリッジ整流器１２の存在により、ダイオード２個分の順方向電圧で大きな導通損失が常に発生し、電源装置の高効率化を妨げていた。

また、従来のスイッチング電源装置１０と特許文献２のブリッジレス・ブースト・コンバータは、入力電圧を昇圧する動作しかできず、出力電圧が入力電圧以上の高い電圧に変換されるため、後段に接続される負荷（電子機器、ＤＣ−ＤＣコンバータ等）の負担が増すという問題があった。例えば、負荷がＤＣ−ＤＣコンバータの場合、内部の絶縁性を強化するために外形が大型化したり、内部のスイッチング素子として導通抵抗が大きい高耐圧部品を選択せざるを得なくなってＤＣ−ＤＣコンバータの効率が低下する等の問題が生じる。また、ブリッジレス・ブースト・コンバータにおいても、特に入力電圧と出力電圧の差が大きい場合は、昇圧チョッパ回路の電力損失が大きくなってしまう。

さらに、従来のスイッチング電源装置１０と特許文献２のブリッジレス・ブースト・コンバータは、入力投入時、ブリッジ整流器１２、昇圧インダクタ１４ａ、整流素子１４ｃ、平滑コンデンサ１４ｄの経路に突入電流が流れ、大容量の平滑コンデンサ１４ｄを急速に充電する動作を行う。この突入電流が過大になると入力電源である配電設備の負担になるので、突入電流制限用の回路手段を別途設けなければならず、構成が複雑化し装置の外形も大型化するという問題があった。

この発明は、上記背景技術に鑑みて成されたもので、入力電圧を昇圧または降圧した直流電圧を自在に出力でき、回路構成がシンプルで損失も小さいスイッチング電源装置を提供することを目的とする。

この発明は、双方向に導通可能なトランジスタ等の第１、第２スイッチング素子が直列接続された第１アームと、双方向に導通可能なトランジスタ等の第３、第４スイッチング素子が直列接続された第２アームと、交流の入力電源と直列に設けられ、前記第１アームの中点と前記第２アームの中点との間に入力電圧を供給する第１インダクタと、前記第１、第２アームが、前記第１及び第３スイッチング素子側の一端同士、第２及び第４スイッチング素子側の一端同士が各々接続され、その一対の接続点の間に設けられた第１コンデンサ及び第２インダクタの直列回路と、前記第２インダクタの一端に接続され、前記第２インダクタに発生する矩形電圧のうち、前記第１乃至第４スイッチング素子のうちの何れかがオフしているときに発生する電圧を整流して出力する整流素子と、前記第２インダクタの他の一端と前記整流素子の出力との間に接続され、前記整流素子の出力を平滑して直流の出力電圧を生成する第２コンデンサと、前記出力電圧が所定の値に安定化されるように前記各スイッチング素子をオン・オフ制御するスイッチング制御回路とを備え、前記スイッチング制御回路は、前記入力電圧の前記第２アームに向けて接続された側が高電位になる正の期間は、前記第２、第３スイッチング素子をオンに固定した状態で、前記第１、第４スイッチング素子を同位相でオン・オフしつつ、前記オン・オフ制御を行い、前記入力電圧の前記第１アームに向けて接続された側が高電位になる負の期間は、前記第１、第４スイッチング素子をオンに固定した状態で、前記第２、第３スイッチング素子を同位相でオン・オフしつつ、前記オン・オフ制御を行うスイッチング電源装置である。

さらに、この発明は、第１スイッチングダイオードと、一端が前記第１スイッチングダイオードのアノードに接続された双方向に導通可能なトランジスタ等の第２スイッチング素子とで構成された第１アームと、第３スイッチングダイオードと、一端が前記第３スイッチングダイオードのアノードに接続された双方向に導通可能なトランジスタ等の第４スイッチング素子とで構成された第２アームと、交流の入力電源と直列に設けられ、前記第１アームの中点と前記第２アームの中点との間に入力電圧を供給する第１インダクタと、前記第１、第２アームが、第１及び第３スイッチングダイオード側の一端同士、第２及び第４スイッチング素子側の一端同士が各々接続され、その一対の接続点の間に設けられたトランジスタ等の第５スイッチング素子と、前記第５スイッチング素子の両端に接続された第１コンデンサ及び第２インダクタの直列回路と、前記第２インダクタの一端に接続され、前記第２インダクタに発生する矩形電圧のうち、前記第５スイッチング素子がオフしたときに発生する電圧を整流して出力する整流素子と、前記第２インダクタの他の一端と前記整流素子の出力との間に接続され、前記整流素子の出力を平滑して直流の出力電圧を生成する第２コンデンサと、前記出力電圧が所定の値に安定化されるように前記各スイッチング素子をオン・オフ制御するスイッチング制御回路とを備え、
前記スイッチング制御回路は、前記入力電圧の前記第２アームに向けて接続された側が高電位になる正の期間は、前記第２スイッチング素子をオンに固定した状態で、前記第４、第５スイッチング素子を同位相でオン・オフしつつ、前記オン・オフ制御を行い、前記入力電圧の前記第１アームに向けて接続された側が高電位になる負の期間は、前記第４スイッチング素子をオンに固定した状態で、前記第２、第５スイッチング素子を同位相でオン・オフしつつ、前記オン・オフ制御を行うスイッチング電源装置である。

前記第１インダクタは、互いに結合した複数の巻線を有したコモンモード・インダクタの漏れインダクタンスで構成されていてもよい。

また、前記スイッチング制御回路は、前記オン・オフ制御に加えて、前記入力電源から流れ込む入力電流波形を整形して力率が改善されるように前記各スイッチングトランジスタのオン・オフを制御するものである。

また、前記整流素子はトランジスタ等のスイッチング素子で構成され、前記スイッチング制御回路は、前記入力電圧の前記第２アームに向けて接続された側が高電位になる正の期間は、前記整流素子を前記第４スイッチング素子と逆位相にオン・オフさせ、前記入力電圧の前記第１アームに向けて接続された側が高電位になる負の期間は、前記整流素子を前記第２スイッチング素子と逆位相にオン・オフさせる構成にしてもよい。

この発明のスイッチング電源装置は、各スイッチング素子がオン・オフ動作することにより、交流の入力電圧の正の期間と負の期間を通して入力電圧を昇圧又は降圧し、所定の直流電圧を自在に出力することができる。

また、従来はブリッジ整流器で大きな導通損失が生じていたが、それを大幅に低減することができる。さらに、従来の昇圧チョッパ回路の構成を有するスイッチング電源装置に必要であった突入電流制限回路を省略することができるので、部品点数が減り装置の小型化にも寄与する。

また、スイッチング制御回路に入力電流波形を成形する機能を付加すれば、力率改善型のスイッチング電源装置を容易に構成することができる。

さらに、整流素子を導通損失が小さいスイッチング素子で構成し、スイッチング制御回路で駆動する構成にすれば、整流素子としてダイオード等を用いる一般的な構成よりも、さらに損失を低減することができる

この発明の第一の実施形態のスイッチング電源装置を示す回路図である。第一の実施形態のスイッチング電源装置の動作を示すタイムチャートである。図２の期間Ｔ１を拡大したタイムチャート（ａ）、期間Ｔ１ａの動作を説明する等価回路（ｂ）、期間Ｔ１ｂの動作を説明する等価回路（ｃ）である。図２の期間Ｔ２を拡大したタイムチャート（ａ）、期間Ｔ２ａの動作を説明する等価回路（ｂ）、期間Ｔ２ｂの動作を説明する等価回路（ｃ）である。この発明の第二の実施形態のスイッチング電源装置を示す回路図である。第二の実施形態のスイッチング電源装置の動作を示すタイムチャートである。図６の期間Ｔ３を拡大したタイムチャート（ａ）、期間Ｔ３ａの動作を説明する等価回路（ｂ）、期間Ｔ３ｂの動作を説明する等価回路（ｃ）である。図６の期間Ｔ４を拡大したタイムチャート（ａ）、期間Ｔ４ａの動作を説明する等価回路（ｂ）、期間Ｔ４ｂの動作を説明する等価回路（ｃ）である。第１インダクタの変形例を示す回路図である。ブリッジ整流器を備えた従来のスイッチング電源装置を示す回路図（ａ），（ｂ）である。

以下、この発明のスイッチング電源回路の第一の実施形態について、図１〜図４に基づいて説明する。この実施形態のスイッチング電源装置２０は、入力端２２ａ，２２ｂの間に商用電源２４が接続され、交流の入力電圧Ｖｉを直流の出力電圧Ｖｏに変換し、出力端２３ａ，２３ｂの間に接続された負荷２６に電力を供給する装置である。まず、スイッチング電源装置２０の構成について、図１を用いて説明する。

スイッチング電源装置２０は、第１スイッチングトランジスタ２８と第２スイッチングトランジスタ３０との直列回路である第１アーム３２を備えている。ここでは、第１、第２スイッチングトランジスタ２８，３０は、オン状態で双方向に電流を流し得るＮ−ｃｈのＭＯＳ型ＦＥＴであり、第１スイッチングトランジスタ２８のソースに第２スイッチングトランジスタ３０のドレインが接続されている。

同様に、第３スイッチングトランジスタ３４と第４スイッチングトランジスタ３６との直列回路である第２アーム３８が設けられている。第３、第４スイッチングトランジスタ３４，３６も、Ｎ−ｃｈのＭＯＳ型ＦＥＴであり、第３スイッチングトランジスタ３４のソースに第４スイッチングトランジスタ３６のドレインが接続されている。

入力電圧Ｖｉが供給される一対の入力端は、入力端２２ａが第１インダクタ４０を介して第２アーム３８の中点に接続され、入力端２２ｂは、第１アーム３２の中点に接続されている。

第１、第２アーム３２，３８は、第１、第３スイッチングトランジスタ２８，３４のドレイン同士が互いに接続され、第２、第４スイッチングトランジスタ３０，３６のソース同士が互いに接続され、その一対の接続点の間に、第１コンデンサ４２及び第２インダクタ４４の直列回路が設けられている。第２インダクタ４４の第１コンデンサ４２側の一端には、高速スイッチングが可能なファスト・リカバリ・ダイオードである整流素子４６のアノードが接続されている。第２インダクタ４４の両端には、第１〜第４スイッチングトランジスタ２８，３０，３４，３６のオン・オフによって、正方向及び負方向に振幅する略矩形の電圧が発生するが、整流素子４６は、この矩形電圧のうちの、第１コンデンサ４２側の一端が高電位になったときの電圧を整流して出力する。

第２インダクタ４４の第４スイッチングトランジスタ３６側の一端と整流素子４６のカソードとの間には、第２コンデンサ４８が設けられている。第２コンデンサ４８は、整流素子４６の出力を平滑して自己の両端に直流の出力電圧Ｖｏを発生させ、出力端２３ａ，２３ｂに接続された負荷２６に電圧を供給する。

さらに、スイッチング電源装置２０は、各スイッチングトランジスタ２８，３０，３４，３６のオン・オフを制御するため、図示しないスイッチング制御回路を備えている。スイッチング制御回路は、入力電圧Ｖｉが振幅して入力端２２ａ側が高電位になる正の期間Ｔ（＋）は、第２、第３スイッチングトランジスタ３０，３４をオンに固定した状態で、第１、第４スイッチングトランジスタ２８，３６を同位相でオン・オフしつつ、そのオン・オフの時間を可変調整する。一方、入力電圧Ｖｉが振幅して入力端２２ｂ側が高電位になる負の期間Ｔ（−）は、第１、第４スイッチングトランジスタ２８，３６をオンに固定し他状態で、第２、第３スイッチングトランジスタ３０，３４を同位相でオン・オフしつつ、そのオン・オフの時間を可変調整する。このスイッチング制御回路は、出力電圧Ｖｏが所定の目標値に安定化されるように各スイッチングトランジスタのオン・オフの時間を決定する。また、力率改善の機能を実現するため、商用電源２４から流れ込む入力電流波形を入力電圧Ｖｉ波形と相似形になるように整形することも考慮して上記オン・オフの時間を決定する。ただし、力率改善の機能が不要な場合は、スイッチング制御回路を、出力電圧Ｖｏの安定化のみを考慮して上記オン・オフの時間を決定するようにして、構成を簡単化することも可能である。

次に、スイッチング電源装置２０の動作について、図２〜図４に基づいて説明する。ここで、図３（ｂ），（ｃ）、図４（ｂ），（ｃ）の等価回路では、第１〜第４スイッチングトランジスタ２８，３０，３４，３６を、それぞれスイッチＱ２８，Ｑ３０，Ｑ３４，Ｑ３６で表してある。また、図２、図３（ａ）、図４（ａ）のタイムチャートでは、スイッチＱ２８，Ｑ３０，Ｑ３４，Ｑ３６のオン・オフのロジックをハイレベル又はローレベルで表してあり、これは、図示しないスイッチング制御回路が第１〜第４スイッチングトランジスタ２８，３０，３４，３６の各ゲート・ソース間に向けて出力する駆動パルスに置き換えて見ることができる。また、電流Ｉ４０，Ｉ４４は、それぞれ第１、第２インダクタ４０，４４に流れる電流である。また、動作説明の便宜のため、スイッチＱ２８，Ｑ３０，Ｑ３４，Ｑ３６、整流素子４６が導通したとき、各素子に生じる電圧降下は十分に小さく、無視できるものとする。

図２の正の期間Ｔ（＋）は、スイッチＱ３０、Ｑ３４がオンに固定された状態で、スイッチＱ２８，Ｑ３６が同位相でオン・オフし、そのオン・オフの時間が制御されている。

正の期間Ｔ（＋）の中の期間Ｔ１の時間軸を拡大すると、図３（ａ）のタイムチャートように表される。期間Ｔ１ａに入ると、スイッチＱ３０、Ｑ３４はオンに固定されたまま、スイッチＱ２８，Ｑ３６がオンに転じる。すると、図３（ｂ）に示すように、商用電源２４、第１インダクタ４０、スイッチＱ３６、スイッチＱ３０の経路、及び、商用電源２４、第１インダクタ４０、スイッチＱ３４、スイッチＱ２８の経路で電流Ｉ４０が流れ、第１インダクタ４０の両端を入力電圧Ｖｉ相当の電圧に固定した状態で第１インダクタ４０に励磁エネルギーが蓄積される。また、第２コンデンサ４２の両端には、期間Ｔ１ａに入る前から入力電圧Ｖｉ相当の電圧が蓄えられており、期間Ｔ２ａに入ると、第２コンデンサ４２、スイッチＱ３４、スイッチＱ３６、第２インダクタ４４の経路、及び、第２コンデンサ４２、スイッチＱ２８、スイッチＱ３０、第２インダクタ４４の経路で電流Ｉ４４が流れ、第２インダクタ４４の両端を入力電圧Ｖｉ相当の電圧に固定した状態で第２インダクタ４４に励磁エネルギーが蓄積される。また、負荷２６に流れる出力電流は、第２コンデンサ４８が供給する。

期間Ｔ１ｂに入ると、スイッチＱ３０、Ｑ３４はオンに固定されたまま、スイッチＱ２８，Ｑ３６がオフに転じる。すると、図３（ｃ）に示すように、商用電源２４、第１インダクタ４０、スイッチＱ３４、第１コンデンサ４２、整流素子４６、第２コンデンサ４８及び負荷２６の並列回路、スイッチＱ３０、の経路で電流Ｉ４０が流れ、商用電源２４から負荷２６に向けて出力電流を供給する。このとき、第１インダクタ４０は、その両端が出力電圧Ｖｏ相当の電圧に固定された状態で、期間Ｔ１ａに蓄積された励磁エネルギーを負荷２６に向けて放出する動作を行う。また、第２インダクタ４４、整流素子４６、第２コンデンサ４８及び負荷２６の並列回路、の経路で電流Ｉ４４が流れ、第２インダクタ４４が、その両端を出力電圧Ｖｏ相当の電圧に固定された状態で、期間Ｔ１ａに蓄積された励磁エネルギーを負荷２６に向けて放出する。

正の期間Ｔ（＋）は上述した期間Ｔ１ａ、Ｔ１ｂの動作を繰り返すが、その後、負の期間Ｔ（−）に入ると、図２に示すように動作が変化する。

負の期間Ｔ（−）の中の期間Ｔ２の時間軸を拡大すると、図４（ａ）のタイムチャートように表される。期間Ｔ２ａに入ると、スイッチＱ２８、Ｑ３６はオンに固定されたまま、スイッチＱ３０，Ｑ３４がオンに転じる。すると、図４（ｂ）に示すように、商用電源２４、スイッチＱ３０、スイッチＱ３６、第１インダクタ４０、の経路で電流Ｉ４０が流れ、第１インダクタ４０の両端を入力電圧Ｖｉ相当の電圧に固定した状態で第１インダクタ４０に励磁エネルギーを蓄積する。また、第２コンデンサ４２の両端には、期間Ｔ２ａに入る前から入力電圧Ｖｉ相当の電圧が蓄えられており、期間Ｔ１ａに入ると、第２コンデンサ４２、スイッチＱ３４、スイッチＱ３６、第２インダクタ４４の経路、及び、第２コンデンサ４２、スイッチＱ２８、スイッチＱ３０、第２インダクタ４４の経路で電流Ｉ４４が流れ、第２インダクタ４４の両端を入力電圧Ｖｉ相当の電圧に固定した状態で第２インダクタ４４に励磁エネルギーを蓄積する。また、負荷２６に流れる出力電流は、第２コンデンサ４８が供給する。

期間Ｔ２ｂに入ると、スイッチＱ２８、Ｑ３６はオンに固定されたまま、スイッチＱ３０，Ｑ３４がオフに転じる。すると、図４（ｃ）に示すように、商用電源２４、スイッチＱ２８、第１コンデンサ４２、整流素子４６、第２コンデンサ４８及び負荷２６の並列回路、スイッチＱ３６、第１インダクタ４０、の経路で電流Ｉ４０が流れ、商用電源２４から負荷２６に向けて出力電流を供給する。このとき、第１インダクタ４０は、その両端が出力電圧Ｖｏ相当の電圧に固定された状態で、期間Ｔ２ａに蓄えられた励磁エネルギーを負荷２６に向けて放出する動作を行う。また、第２インダクタ４４、整流素子４６、第２コンデンサ４８及び負荷２６の並列回路、の経路で電流Ｉ４４が流れ、第２インダクタ４４は、その両端が出力電圧Ｖｏ相当の電圧に固定された状態で、期間Ｔ１ａに蓄えられた励磁エネルギーを負荷２６に向けて放出する。

負の期間Ｔ（−）は上述した期間Ｔ２ａ、Ｔ２ｂの動作を繰り返し、その後、正の期間Ｔ（＋）に入ると、上述した期間Ｔ１ａ，Ｔ１ｂの動作に変化する。

スイッチング電源装置２０のスイッチング制御回路は、出力電圧Ｖｏを目標値に安定化し、同時に力率も改善するという観点から、期間Ｔ１ａ，Ｔ１ｂ，Ｔ２ａ，Ｔ２ｂの長さ（時間）を決定する。さらに、ここでは、ダイオードである整流素子４６のリカバリ特性に起因する不具合の発生を回避するため、期間Ｔ１ａ，Ｔ２ａは一定時間に固定され、期間Ｔ１ｂ，Ｔ２ｂは、期間Ｔ１ａ，Ｔ２ａの開始時及び期間Ｔ１ｂ，Ｔ２ｂの終了時に電流Ｉ４０，Ｉ４４がゼロになるように決定する。

このような電流臨界モードで動作する場合は式（１）、式（２）のような関係式が成立するので、式（２）に基づいて期間Ｔ１ａ，Ｔ１ｂ，Ｔ２ａ，Ｔ２ｂの長さを可変調整し、出力電圧Ｖｏを所定の目標値に安定化する制御を行う。

なお、スイッチング制御回路の動作モードは、電流臨界モードに代えて、電流連続モードや電流不連続モード等であってもよい。ただし、出力電圧Ｖｏと各スイッチのオン・オフの時間との関係は、電流連続モードの場合には上記の式（２）と同様の関係式に従って、電流不連続モードの場合には式（２）と異なる固有の関係式に従って、出力電圧Ｖｏが安定化されることになる。

以上説明したように、スイッチング電源装置２０は、各スイッチングトランジスタ２８，３０，３４，３６がオン・オフ動作することにより、交流の入力電圧Ｖｉの正の期間Ｔ（＋）と負の期間Ｔ（−）を通して入力電圧Ｖｉを昇圧又は降圧し、所定の出力電圧Ｖｏを自在に出力することができる。

また、従来のスイッチング電源装置１０，１６では、ブリッジ整流器１２のダイオードで順方向電圧によって、ダイオード２個分の大きな導通損失が生じていたが、第一の実施形態のスイッチング電源装置２０では、ブリッジ整流器１２が省略され、それに相当する働きを、導通抵抗が小さいＭＯＳ型ＦＥＴで成るスイッチングトランジスタ２８，３０，３４，３６が行うので、損失を大幅に低減することができる。

また、スイッチング電源装置２０は、入力投入時に商用電源２４から大容量の第２コンデンサ４８に向けて突入電流が流れる経路に、比較的小容量の第１コンデンサ４２が配置されているので、過大な突入電流が発生する心配がない。従って、各スイッチングトランジスタのサージ電流耐量について格段の配慮をする必要がないので部品選択の自由度が高くなり、さらに、従来のスイッチング電源装置１０等に付加される突入電流制限回路を省略することができる。

次に、この発明のスイッチング電源回路の第二の実施形態について、図５〜図８に基づいて説明する。ここで、上記のスイッチング電源装置２０と同様の構成は、同一の符号を付して説明する。第二の実施形態のスイッチング電源装置５０は、上記スイッチング電源装置２０と同様に、交流の入力電圧Ｖｉを直流の出力電圧Ｖｏに変換すると共に、力率改善動作を行う装置である。まず、スイッチング電源装置５０の構成について、図５を用いて説明する。

スイッチング電源装置５０は、第１スイッチングダイオード５２と第２スイッチングトランジスタ３０との直列回路である第１アーム５４を備えている。第１スイッチングダイオード５２は、高速スイッチングが可能なファスト・リカバリ・ダイオードであり、第２スイッチングトランジスタ３０は、オン状態で双方向に電流を流し得るＮ−ｃｈのＭＯＳ型ＦＥＴであり、第１スイッチングダイオード５２のアノードに第２スイッチングトランジスタ３０のドレインが接続されている。

同様に、第３スイッチングダイオード５６と第４スイッチングトランジスタ３６の直列回路である第２アーム５８が設けられている。第３スイッチングダイオード５６は、ファスト・リカバリ・ダイオードであり、第４スイッチングトランジスタ３６はＮ−ｃｈのＭＯＳ型ＦＥＴであり、第３スイッチングダイオード５６のアノードに第４スイッチングトランジスタ３０のドレインが接続されている。

入力電圧Ｖｉが供給される一対の入力端は、入力端２２ａが第１インダクタ４０を介して第２アーム５８の中点に接続され、入力端２２ｂは、第１アーム５４の中点に接続されている。

第１、第２アーム５４，５８は、第１、第３スイッチングダイオード５２，５６のカソード同士が互いに接続され、第２、第４スイッチングトランジスタ３０，３６のソース同士が互いに接続され、その一対の接続点の間に、第５スイッチングトランジスタ６０が設けられている。第５スイッチングトランジスタ６０はＮ−ｃｈのＭＯＳ型ＦＥＴであり、第１、第３スイッチングダイオード５２，５６の側にドレインが、第２，第４スイッチングトランジスタ３０，３６の側にソースが接続されている。なお、第５スイッチングトランジスタ６０は、ドレインからソースの向きにのみに導通可能な他の種類のトランジスタ素子であってもよい。

第５スイッチングトランジスタの両端には、第１コンデンサ４２及び第２インダクタ４４の直列回路が設けられている。第２インダクタ４４の第１コンデンサ４２側の一端には、高速スイッチングが可能なファスト・リカバリ・ダイオードである整流素子４６のアノードが接続されている。第２インダクタ４４の両端には、第２、第４、第５スイッチングトランジスタ３０，３６，６０のオン・オフによって、正方向及び負方向に振幅する略矩形の電圧が発生するが、整流素子４６は、この矩形電圧のうちの、第１コンデンサ４２側の一端が高電位になったときの電圧を整流して出力する。

第２インダクタ４４の第５スイッチングトランジスタ６０側の一端と整流素子４６のカソードとの間には、第２コンデンサ４８が設けられている。第２コンデンサ４８は、整流素子４６の出力を平滑して自己の両端に直流の出力電圧Ｖｏを発生させ、出力端２３ａ，２３ｂに接続された負荷２６に電圧を供給する。

さらに、スイッチング電源装置５０は、各スイッチングトランジスタ３０，３６，６０のオン・オフを制御するため、図示しないスイッチング制御回路を備えている。このスイッチング制御回路は、入力電圧Ｖｉが振幅して入力端２２ａ側が高電位になる正の期間Ｔ（＋）は、第２スイッチングトランジスタ３０をオンに固定した状態で、第４、第５スイッチングトランジスタ３６，６０を同位相でオン・オフしつつ、そのオン・オフの時間を可変調整する。一方、入力電圧Ｖｉが振幅して入力端２２ｂ側が高電位になる負の期間Ｔ（−）は、第４スイッチングトランジスタ３６をオンに固定した状態で、第２、第５スイッチングトランジスタ３０，６０を同位相でオン・オフしつつ、そのオン・オフの時間を可変調整する。

このスイッチング制御回路は、出力電圧Ｖｏが所定の目標値に安定化されるように各スイッチングトランジスタのオン・オフの時間を決定する。また、力率改善の機能を実現するため、商用電源２４から流れ込む入力電流波形を入力電圧Ｖｉ波形と相似形になるように整形することも考慮して上記オン・オフの時間を決定する。

次に、スイッチング電源装置５０の動作について、図６〜図８に基づいて説明する。ここで、図７（ｂ），（ｃ）、図８（ｂ），（ｃ）の等価回路では、第２，第４，第５スイッチングトランジスタ３０，３６，６０を、スイッチＱ３０，Ｑ３６，Ｑ６０で表してある。また、図６、図７（ａ）、図８（ａ）のタイムチャートでは、スイッチＱ３０，Ｑ３６，Ｑ６０のオン・オフのロジックをハイレベル又はローレベルで表してあり、これは、図示しないスイッチング制御回路が、第２、第４、第５スイッチングトランジスタ３０，３６，６０の各ゲート・ソース間に向けて出力する駆動パルスに置き換えて見ることができる。また、電流Ｉ４０，Ｉ４４は、それぞれ第１、第２インダクタ４０，４４に流れる電流である。また、動作説明の便宜のため、スイッチングダイオード５２，５６、スイッチＱ３０，Ｑ３６，Ｑ６０、整流素子４６が導通したとき、各素子に生じる電圧降下は十分に小さく、無視できるものとする。

図６の正の期間Ｔ（＋）は、スイッチＱ３０がオンに固定された状態で、スイッチＱ２８，Ｑ３６が同位相でオン・オフし、そのオン・オフの時間が制御されている。

正の期間Ｔ（＋）の中の期間Ｔ３の時間軸を拡大すると、図７（ａ）のタイムチャートように表される。期間Ｔ３ａに入ると、スイッチＱ３０はオンに固定されたまま、スイッチＱ３６，Ｑ６０がオンに転じる。すると、図７（ｂ）に示すように、商用電源２４、第１インダクタ４０、スイッチＱ３６、スイッチＱ３０、の経路で電流Ｉ４０が流れ、第１インダクタ４０の両端を入力電圧Ｖｉ相当の電圧に固定した状態で第１インダクタ４０に励磁エネルギーが蓄積される。また、第２コンデンサ４２の両端には、期間Ｔ３ａに入る前から入力電圧Ｖｉ相当の電圧が蓄えられており、期間Ｔ３ａに入ると、第２コンデンサ４２、スイッチＱ６０、第２インダクタ４４、の経路で電流Ｉ４４が流れ、第２インダクタ４４の両端を入力電圧Ｖｉ相当の電圧に固定した状態で第２インダクタ４４に励磁エネルギーが蓄積される。また、負荷２６に流れる出力電流は、第２コンデンサ４８が供給する。

期間Ｔ３ｂに入ると、スイッチＱ３０はオンに固定されたまま、スイッチＱ３６，Ｑ６０がオフに転じる。すると、図７（ｃ）に示すように、商用電源２４、第１インダクタ４０、第３スイッチングダイオード５６、第１コンデンサ４２、整流素子４６、第２コンデンサ４８及び負荷２６の並列回路、スイッチＱ３０、の経路で電流Ｉ４０が流れ、商用電源２４から負荷２６に向けて出力電流を供給する。このとき、第１インダクタ４０は、その両端が出力電圧Ｖｏ相当の電圧に固定された状態で、期間Ｔ３ａに蓄積された励磁エネルギーを負荷２６に向けて放出する動作を行う。また、第２インダクタ４４、整流素子４６、第２コンデンサ４８及び負荷２６の並列回路、の経路で電流Ｉ４４が流れ、第２インダクタ４４は、その両端が出力電圧Ｖｏ相当の電圧に固定された状態で、期間Ｔ３ａに蓄積された励磁エネルギーを負荷２６に向けて放出する。

正の期間Ｔ（＋）は上述した期間Ｔ３ａ、Ｔ３ｂの動作を繰り返すが、負の期間Ｔ（−）に入ると、図６に示すように動作が変化する。

負の期間Ｔ（−）の中の期間Ｔ４の時間軸を拡大すると、図８（ａ）のタイムチャートように表される。期間Ｔ４ａに入ると、スイッチＱ３６はオンに固定されたまま、スイッチＱ３０，Ｑ６０がオンに転じる。すると、図８（ｂ）に示すように、商用電源２４、スイッチＱ３０、スイッチＱ３６、第１インダクタ４０、の経路で電流Ｉ４０が流れ、第１インダクタ４０の両端を入力電圧Ｖｉ相当の電圧に固定した状態で第１インダクタ４０に励磁エネルギーが蓄積される。また、第２コンデンサ４２の両端には、期間Ｔ４ａに入る前から入力電圧Ｖｉ相当の電圧が蓄えられており、期間Ｔ４ａに入ると、スイッチＱ６０第２インダクタ４４、の経路で電流Ｉ４４が流れ、第２インダクタ４４の両端を入力電圧Ｖｉ相当の電圧に固定した状態で第２インダクタ４４に励磁エネルギーが蓄積される。また、負荷２６に流れる出力電流は、第２コンデンサ４８が供給する。

期間Ｔ２ｂに入ると、スイッチＱ３６はオンに固定されたまま、スイッチＱ３０，Ｑ６０がオフに転じる。すると、図８（ｃ）に示すように、商用電源２４、第１スイッチングダイオード５２、第１コンデンサ４２、整流素子４６、第２コンデンサ４８及び負荷２６の並列回路、スイッチＱ３６、第１インダクタ４０、の経路で電流Ｉ４０が流れ、商用電源２４から負荷２６に向けて出力電流を供給する。このとき、第１インダクタ４０は、その両端が出力電圧Ｖｏ相当の電圧に固定された状態で、期間Ｔ４ａに蓄積された励磁エネルギーを負荷２６に向けて放出する動作を行う。また、第２インダクタ４４、整流素子４６、第２コンデンサ４８及び負荷２６の並列回路、の経路で電流Ｉ４４が流れ、第２インダクタ４４が、その両端を出力電圧Ｖｏ相当の電圧に固定された状態で、期間Ｔ４ａに蓄積された励磁エネルギーを負荷２６に向けて放出する。

負の期間Ｔ（−）は上述した期間Ｔ４ａ、Ｔ４ｂの動作を繰り返し、その後、正の期間Ｔ（＋）に入ると、上述した期間Ｔ１ａ，Ｔ１ｂの動作に戻る。

スイッチング電源装置５０のスイッチング制御回路は、出力電圧Ｖｏを目標値に安定化し、同時に力率も改善するという観点から、期間Ｔ１ａ，Ｔ１ｂ，Ｔ２ａ，Ｔ２ｂの長さ（時間）を決定する。さらに、ここでは、ダイオードである整流素子４６や第１、第３スイッチングダイオードのリカバリ特性に起因する不具合の発生を回避するため、期間Ｔ３ａ，Ｔ４ａは一定時間に固定され、期間Ｔ３ｂ，Ｔ２ｂは、期間Ｔ３ａ，Ｔ４ａの開始時及び期間Ｔ３ｂ，Ｔ４ｂの終了時に電流Ｉ４０，Ｉ４４がゼロになるように決定される。すなわち、電流臨界モードで動作させ、上記の式（１）、式（２）に基づいて期間Ｔ３ａ，Ｔ３ｂ，Ｔ４ａ，Ｔ４ｂの長さを可変調整し、出力電圧Ｖｏを所定の目標値に安定化する制御を行う。

以上説明したように、スイッチング電源装置５０は、上記のスイッチング電源装置２０と同様に、入力電圧Ｖｉの正の期間Ｔ（＋）と負の期間Ｔ（−）を通して入力電圧Ｖｉを昇圧又は降圧し、所定の出力電圧Ｖｏを自在に出力することができる。特に、上記スイッチング電源装置２０に比べ、オン・オフの時間を制御しなければならないスイッチングトランジスタの数が４つから３つに削減され、しかも、３つのスイッチングトランジスタのソースが共通電位になっているので、スイッチング制御回路が各スイッチングトランジスタのゲート・ソース間に向けて駆動パルスを出力する回路部分を、非常にシンプルに構成することができるという利点がある。

また、例えば従来のスイッチング電源装置１６では、ブリッジ整流器１２のダイオードで順方向電圧によって、ダイオード４本分の大きな導通損失が生じていたが、第２実施形態のスイッチング電源装置５０では、ブリッジ整流器１２を構成する４本のダイオードのうちの２本に相当する働きを、導通抵抗が小さいＭＯＳ型ＦＥＴであるスイッチングトランジスタ３０，３６が行うので、その分の導通損失を低減することができる。

なお、この発明のスイッチング電源装置は、上記の実施形態に限定されるものではない。例えば、第１インダクタは、図９に示すように、互いに結合した複数の巻線を有したコモンモード・インダクタ６２の漏れインダクタンスを利用し、１つの部品で電力変換の機能とコモンモードノイズ低減の機能を兼用させてもよい。

また、第１インダクタ又は第２インダクタに磁気結合した別巻線を設け、その別巻線の出力に整流平滑回路を設けることによって、入力電源から絶縁された直流電圧であって、スイッチング制御回路によって制御された出力電圧を得る構成を付加してもよい。

また、ダイオードを用いた整流素子を、導通抵抗の小さなトランジスタ等のスイッチング素子で構成し、この整流素子も合わせてスイッチング制御回路によってオン・オフ制御する同期整流の構成にすれば、整流素子の損失をも低減することができる。その場合、スイッチング制御回路は、入力電圧の正の期間は、整流素子を第４スイッチング素子と逆位相にオン・オフさせ、入力電圧の負の期間は、整流素子を第２スイッチング素子と逆位相にオン・オフさせる駆動パルスを出力すれば、上記スイッチング電源２０，５０と同様の動作を行うことができる。

同様に、上記スイッチング電源装置５０の第１、第３スイッチングダイオードを、導通抵抗の小さなトランジスタ等の第６、第７スイッチング素子に置き換え、第６、第７スイッチング素子も合わせてスイッチング制御回路によってオン・オフ制御する構成にすれば、さらに損失を低減できる等の利点がある。その場合、スイッチング制御回路は、入力電圧の正の期間は、第６スイッチング素子をオフに固定した状態で第７スイッチング素子を第５スイッチング素子と逆位相にオン・オフさせ、入力電圧の負の期間は、第７スイッチング素子をオフに固定した状態で前記第６スイッチング素子を第５スイッチング素子と逆位相にオン・オフさせる駆動パルスを出力すれば、上記スイッチング電源５０と同様の動作を行うことができる。

また、第１、第２、第３、第４スイッチング素子は、ＭＯＳ型ＦＥＴの他、双方向に導通可能なトライアックや電磁リレー等を使用することができる。また、第５、６、７スイッチング素子、上記同期整流用のスイッチング素子は、少なくとも一方向に導通可能なものであればよく、バイポーラトランジスタ、ＭＯＳ型ＦＥＴ、サイリスタ、トライアック、ＧＴＯ（ＧａｔｅＴｕｒｎＯｆｆＴｈｙｒｉｓｔｏｒ）、電磁リレー等を使用することができる。

２０，５０スイッチング電源装置
２２ａ，２２ｂ入力端
２３ａ，２３ｂ出力端
２８第１スイッチングトランジスタ
３０第２スイッチングトランジスタ
３２，５４第１アーム
３４第３スイッチングトランジスタ
３６第４スイッチングトランジスタ
３８，５８第２アーム
４０第１インダクタ
４２第１コンデンサ
４４第２インダクタ
４６整流素子
４８第２コンデンサ
５２第１スイッチングダイオード
５６第３スイッチングダイオード
６０第５スイッチングトランジスタ
Ｑ２８，Ｑ３０，Ｑ３４，Ｑ３６，Ｑ６０スイッチ
Ｖｉ入力電圧
Ｖｏ出力電圧

Claims

双方向に導通可能な第１、第２スイッチング素子が直列接続された第１アームと、
双方向に導通可能な第３、第４スイッチング素子が直列接続された第２アームと、
交流の入力電源と直列に設けられ、前記第１アームの中点と前記第２アームの中点との間に入力電圧を供給する第１インダクタと、
前記第１、第２アームが、前記第１及び第３スイッチング素子側の一端同士、第２及び第４スイッチング素子側の一端同士が各々接続され、その一対の接続点の間に設けられた第１コンデンサ及び第２インダクタの直列回路と、
前記第２インダクタの一端に接続され、前記第２インダクタに発生する矩形電圧のうち、前記第１乃至４スイッチング素子のうちの何れかがオフしているときに発生する電圧を整流して出力する整流素子と、
前記第２インダクタの他の一端と前記整流素子の出力との間に接続され、前記整流素子の出力を平滑して直流の出力電圧を生成する第２コンデンサと、
前記出力電圧が所定の値に安定化されるように前記各スイッチング素子をオン・オフ制御するスイッチング制御回路とを備え、
前記スイッチング制御回路は、
前記入力電圧の前記第２アームに向けて接続された側が高電位になる正の期間は、前記第２、第３スイッチング素子をオンに固定した状態で、前記第１、第４スイッチング素子を同位相でオン・オフしつつ、前記オン・オフ制御を行い、
前記入力電圧の前記第１アームに向けて接続された側が高電位になる負の期間は、前記第１、第４スイッチング素子をオンに固定した状態で、前記第２、第３スイッチング素子を同位相でオン・オフしつつ、前記オン・オフ制御を行うことを特徴とするスイッチング電源装置。
第１スイッチングダイオードと、一端が前記第１スイッチングダイオードのアノードに接続された双方向に導通可能な第２スイッチング素子とで構成された第１アームと、
第３スイッチングダイオードと、一端が前記第３スイッチングダイオードのアノードに接続された双方向に導通可能な第４スイッチング素子とで構成された第２アームと、
交流の入力電源と直列に設けられ、前記第１アームの中点と前記第２アームの中点との間に入力電圧を供給する第１インダクタと、
前記第１、第２アームが、第１及び第３スイッチングダイオード側の一端同士、第２及び第４スイッチング素子側の一端同士が各々接続され、その一対の接続点の間に設けられた第５スイッチング素子と、
前記第５スイッチング素子の両端に接続された第１コンデンサ及び第２インダクタの直列回路と、
前記第２インダクタの一端に接続され、前記第２インダクタに発生する矩形電圧のうち、前記第５スイッチング素子がオフしたときに発生する電圧を整流して出力する整流素子と、
前記第２インダクタの他の一端と前記整流素子の出力との間に接続され、前記整流素子の出力を平滑して直流の出力電圧を生成する第２コンデンサと、
前記出力電圧が所定の値に安定化されるように前記各スイッチング素子をオン・オフ制御するスイッチング制御回路とを備え、
前記スイッチング制御回路は、
前記入力電圧の前記第２アームに向けて接続された側が高電位になる正の期間は、前記第２スイッチング素子をオンに固定した状態で、前記第４、第５スイッチング素子を同位相でオン・オフしつつ、前記オン・オフ制御を行い、
前記入力電圧の前記第１アームに向けて接続された側が高電位になる負の期間は、前記第４スイッチング素子をオンに固定した状態で、前記第２、第５スイッチング素子を同位相でオン・オフしつつ、前記オン・オフ制御を行うことを特徴とするスイッチング電源装置。
前記第１スイッチングダイオードが第６スイッチング素子に、前記第３スイッチングダイオードが第７スイッチング素子に置き換えられ、
前記スイッチング制御回路は、
前記入力電圧の前記第２アームに向けて接続された側が高電位になる正の期間は、前記第６スイッチング素子をオフに固定した状態で、第７スイッチング素子を第５スイッチング素子と逆位相にオン・オフさせ、
前記入力電圧の前記第１アームに向けて接続された側が高電位になる負の期間は、前記第７スイッチング素子をオフに固定した状態で、前記第６スイッチング素子を前記第５スイッチング素子と逆位相にオン・オフさせる請求項２記載のスイッチング電源装置。
前記第１インダクタは、互いに結合した複数の巻線を有したコモンモード・インダクタの漏れインダクタンスで構成されている請求項１乃至３のいずれか記載のスイッチング電源装置。
前記スイッチング制御回路は、前記オン・オフ制御に加えて、前記入力電源から流れ込む入力電流波形を整形して力率が改善されるように前記各スイッチング素子のオン・オフを制御する請求項１乃至３のいずれか記載のスイッチング電源装置。
前記整流素子はスイッチング素子で構成され、
前記スイッチング制御回路は、
前記入力電圧の前記第２アームに向けて接続された側が高電位になる正の期間は、前記整流素子を前記第４スイッチング素子と逆位相にオン・オフさせ、
前記入力電圧の前記第１アームに向けて接続された側が高電位になる負の期間は、前記整流素子を前記第２スイッチング素子と逆位相にオン・オフさせる請求項１乃至３のいずれか記載のスイッチング電源装置。