JP7347010B2 - 昇降圧チョッパ回路及び直流電源装置 - Google Patents

Description

本発明は、昇降圧チョッパ回路及び直流電源装置に関する。

昇降圧チョッパ回路においては、多くの場合は、正極の直流入力端子から負極の直流出力端子に至る第１の導電経路に、スイッチング素子及び逆流防止ダイオードが挿入される。また、第１の導電経路の、スイッチング素子と逆流防止ダイオードとの間の区間と、負極の直流入力端子から正極の直流出力端子に至る第２の導電経路と、の間に、コイルが架け渡される。

当該昇降圧チョッパ回路においては、スイッチング素子がオン状態となっている間に、正極の直流入力端子からスイッチング素子及びコイルを順次に経由して負極の直流入力端子まで入力電流が流れる。また、スイッチング素子がオフ状態となっている間に、負極の直流出力端子から逆流防止ダイオード及びコイルを順次に経由して正極の直流出力端子まで出力電流が流れる。

特開２００７－２３６１２８号公報に記載された昇降圧チョッパ回路においては、スイッチング素子のオン期間に、チョークコイルに流れる電流が立ち上がり直線的に上昇する。これにより、チョークコイルにエネルギーが蓄積される。また、スイッチング素子のオフ期間に、チョークコイルに蓄えられたエネルギーがダイオードを介して負荷に供給される。このとき、チョークコイルに流れる電流が直線的に下降する（段落００１５－００１６）。
特開２００７－２３６１２８号公報

上述した昇降圧チョッパ回路においては、入力電流及び出力電流が共通のコイルに流れる。このため、上述した昇降圧チョッパ回路においては、入力電流が大きくなる。このため、上述した昇降圧チョッパ回路においては、入力電流をスイッチングするスイッチング素子に流れる電流が大きくなる。そして、スイッチング素子に流れる電流が大きくなった場合は、スイッチング素子の導通損が大きくなる、スイッチング素子の電流容量を大きくしなければならずスイッチング素子のコストが上昇する等の問題が生じる。この問題は、出力電圧Voutに対する入力電圧Vinの比である降圧比率Vin/Voutが大きい場合に特に顕著になる。降圧比率が大きい場合にこの問題が特に顕著になるのは、降圧比率が大きい場合は、昇降圧チョッパ回路からの出力が低電圧大電流になるためである。

本発明は、この問題に鑑みてなされた。本発明が解決しようとする課題は、スイッチング素子に流れる電流を小さくすることができる昇降圧チョッパ回路を提供することである。

本発明の例示的なひとつの態様は、昇降圧チョッパ回路に向けられる。

昇降圧チョッパ回路は、第１の直流入力端子、第２の直流入力端子、素子群、第２のコイル、逆流防止ダイオード、第１の直流出力端子及び第２の直流出力端子を備える。

素子群は、スイッチング素子及び第１のコイルを備える。

スイッチング素子は、第１のスイッチング素子端子及び第２のスイッチング素子端子を備える。スイッチング素子は、第１のスイッチング素子端子と第２のスイッチング素子端子との間が導通する状態と、第１のスイッチング素子端子と第２のスイッチング素子端子との間が導通しない状態と、を切り替える。

第１のコイルは、第１のコイル端子及び第２のコイル端子を備える。第１のコイル端子は、第１のスイッチング素子端子に電気的に接続される。

第２のスイッチング素子端子及び第２のコイル端子の一方の端子は、第１の直流入力端子に電気的に接続される。

第２のコイルは、第１のコイルに磁気結合される。第２のコイルは、第３のコイル端子及び第４のコイル端子を備える。第３のコイル端子は、第２のスイッチング素子端子及び第２のコイル端子の他方の端子に電気的に接続される。第３のコイル端子は、第１のコイル端子及び第２のコイル端子のうちの第１の直流入力端子寄りにあるコイル端子の極性と同じ極性を有する。第４のコイル端子は、第２の直流入力端子に電気的に接続される。

逆流防止ダイオードは、第１のダイオード端子及び第２のダイオード端子を備える。第１のダイオード端子は、第３のコイル端子に電気的に接続される。

第１の直流出力端子は、第１の直流入力端子の極性と同じ極性を有する。第１の直流出力端子は、第４のコイル端子に電気的に接続される。

第２の直流出力端子は、第２の直流入力端子の極性と同じ極性を有する。第２の直流出力端子は、第２のダイオード端子に電気的に接続される。

また、本発明の例示的なひとつの態様は、上述した昇降圧チョッパ回路を備える直流電源装置に向けられる。

本発明の例示的なひとつの態様によれば、昇降圧チョッパ回路において、第１のコイルにより、入力電流をスイッチングするスイッチング素子のオン時間を長くすることができる。このため、スイッチング素子に流れる電流を小さくすることができる。

本発明の例示的な第１実施形態の昇降圧チョッパ回路を図示する回路図である。 本発明の例示的な第１実施形態の昇降圧チョッパ回路の一部を図示する回路図である。 本発明の例示的な第１実施形態、及び参考例の昇降圧チョッパ回路に備えられる第２のコイルに流れるコイル電流の波形の例を図示する波形図である。 本発明の例示的な第１実施形態の第１変形例の昇降圧チョッパ回路を図示する回路図である。 本発明の例示的な第１実施形態の第２変形例の昇降圧チョッパ回路を図示する回路図である。 本発明の例示的な第１実施形態の第３変形例の昇降圧チョッパ回路を図示する回路図である。 本発明の例示的な第１実施形態の第４変形例の昇降圧チョッパ回路を図示する回路図である。 本発明の例示的な第１実施形態の第５変形例の昇降圧チョッパ回路を図示する回路図である。 本発明の例示的な第１実施形態の第６変形例の昇降圧チョッパ回路を図示する回路図である。 本発明の例示的な第１実施形態の第７変形例の昇降圧チョッパ回路を図示する回路図である。 本発明の例示的な第１実施形態の昇降圧チョッパ回路を備える直流電源装置を図示する回路図である。 参考例の昇降圧チョッパ回路を図示する回路図である。

１ 第１実施形態
１．１ 昇降圧チョッパ回路
図１は、本発明の例示的な第１実施形態の昇降圧チョッパ回路を図示する回路図である。

図１に図示される第１実施形態の昇降圧チョッパ回路１には、直流が入力される。昇降圧チョッパ回路１からは、直流が出力される。出力される直流の電圧は、入力される直流の電圧より高い場合もあるし、入力される直流の電圧と同じ場合もあるし、入力される直流の電圧より低い場合もある。また、出力される直流の極性は、入力される直流の極性から反転している。このため、昇降圧チョッパ回路１は、反転型チョッパ回路とも呼ばれる。

昇降圧チョッパ回路１は、第１の直流入力端子１１、第２の直流入力端子１２、スイッチング素子１３、第１のコイル１４、第２のコイル１５、逆流防止ダイオード１６、第１の直流出力端子１７及び第２の直流出力端子１８を備える。

スイッチング素子１３及び第１のコイル１４は、互いに電気的に直列に接続され、素子群３１を構成する。このため、昇降圧チョッパ回路１は、スイッチング素子１３及び第１のコイル１４を備える素子群３１を備える。

第１の直流入力端子１１には、直流源５１の第１の極５１ａが電気的に接続される。第２の直流入力端子１２には、直流源５１の第２の極５１ｂが電気的に接続される。これにより、第１の直流入力端子１１と第２の直流入力端子１２との間には、直流が入力される。

図１に図示される昇降圧チョッパ回路１においては、第１の直流入力端子１１は、正極の直流入力端子である。また、第２の直流入力端子１２は、負極の直流入力端子である。また、第１の極５１ａは、正極である。また、第２の極５１ｂは、負極である。

スイッチング素子１３は、第１のスイッチング素子端子１３ａ及び第２のスイッチング素子端子１３ｂを備える。

スイッチング素子１３は、第１のスイッチング素子端子１３ａと第２のスイッチング素子端子１３ｂとの間が導通する状態と、第１のスイッチング素子端子１３ａと第２のスイッチング素子端子１３ｂとの間が導通しない状態と、を切り替える。

図１に図示される昇降圧チョッパ回路１においては、スイッチング素子１３は、Ｎチャネル金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）である。また、第１のスイッチング素子端子１３ａは、ソースである。また、第２のスイッチング素子端子１３ｂは、ドレインである。スイッチング素子１３が、ＮチャネルＭＯＳＦＥＴ以外のスイッチング素子であってもよい。例えば、スイッチング素子１３が、ＰチャネルＭＯＳＦＥＴ、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）等であってもよい。

第１のコイル１４は、第１のコイル端子１４ａ及び第２のコイル端子１４ｂを備える。

第１のコイル端子１４ａは、第１のスイッチング素子端子１３ａに電気的に接続される。これにより、スイッチング素子１３及び第１のコイル１４が互いに電気的に直列に接続される。

第２のスイッチング素子端子１３ｂ及び第２のコイル端子１４ｂの一方の端子３１ａは、第１の直流入力端子１１に電気的に接続される。

図１に図示される昇降圧チョッパ回路１においては、第１の直流入力端子１１に電気的に接続される一方の端子３１ａは、第２のスイッチング素子端子１３ｂである。

第２のコイル１５は、第１のコイル１４に磁気結合される。

第１のコイル１４及び第２のコイル１５は、第１のコイル１４及び第２のコイル１５に備えられる巻線が共通のコアに巻かれることにより、互いに磁気結合される。このため、第１のコイル１４及び第２のコイル１５は、単一の部品を構成する。このため、昇降圧チョッパ回路１が第１のコイル１４及び第２のコイル１５を備えることにより昇降圧チョッパ回路１を構成する部品の点数が増加することは回避することができる。第１のコイル１４及び第２のコイル１５に備えられる巻線は、連続しないふたつの巻線であってもよいし、連続する巻線を構成するふたつの部分であってもよい。第１のコイル１４及び第２のコイル１５に備えられる巻線が連続する巻線を構成するふたつの部分である場合は、連続する巻線にタップが設けられる。

第２のコイル１５は、第３のコイル端子１５ａ及び第４のコイル端子１５ｂを備える。

第３のコイル端子１５ａは、第２のスイッチング素子端子１３ｂ及び第２のコイル端子１４ｂの他方の端子３１ｂに電気的に接続される。

図１に図示される昇降圧チョッパ回路１においては、第３のコイル端子１５ａに電気的に接続される他方の端子３１ｂは、第２のコイル端子１４ｂである。

第３のコイル端子１５ａは、第１のコイル端子１４ａ及び第２のコイル端子１４ｂのうちの第１の直流入力端子１１寄りにあるコイル端子１４ｉの極性と同じ極性を有する。

図１に図示される昇降圧チョッパ回路１においては、第１のコイル端子１４ａ及び第２のコイル端子１４ｂのうちの第１の直流入力端子１１寄りにあるコイル端子１４ｉは、第１のコイル端子１４ａである。

第４のコイル端子１５ｂは、第２の直流入力端子１２に電気的に接続される。

直流源５１、スイッチング素子１３、第１のコイル１４及び第２のコイル１５は、ループ状に電気的に直列に接続される。このため、第１のスイッチング素子端子１３ａと第２のスイッチング素子端子１３ｂとの間が導通する状態となった場合は、直流源５１、スイッチング素子１３、第１のコイル１４及び第２のコイル１５を通る閉回路が形成される。

逆流防止ダイオード１６は、第１のダイオード端子１６ａ及び第２のダイオード端子１６ｂを備える。

第１のダイオード端子１６ａは、第３のコイル端子１５ａに電気的に接続される。

図１に図示される昇降圧チョッパ回路１においては、第１のダイオード端子１６ａは、カソードである。また、第２のダイオード端子１６ｂは、アノードである。

第１の直流出力端子１７は、第１の直流入力端子１１の極性と同じ極性を有する。第１の直流出力端子１７は、第４のコイル端子１５ｂに電気的に接続される。

第２の直流出力端子１８は、第２の直流入力端子１２の極性と同じ極性を有する。第２の直流出力端子１８は、第２のダイオード端子１６ｂに電気的に接続される。

図１に図示される昇降圧チョッパ回路１においては、第１の直流出力端子１７は、正極の直流出力端子である。また、第２の直流出力端子１８は、負極の直流出力端子である。

第１の直流出力端子１７及び第２の直流出力端子１８に電気的に接続される負荷、逆流防止ダイオード１６、並びに第２のコイル１５は、ループ状に電気的に直列に接続される。このため、第１のスイッチング素子端子１３ａと第２のスイッチング素子端子１３ｂとの間が導通しない状態となった場合は、負荷、逆流防止ダイオード１６及び第２のコイル１５を通る閉回路が形成される。

昇降圧チョッパ回路１は、駆動回路１９をさらに備える。

駆動回路１９は、駆動信号をスイッチング素子１３に入力してスイッチング素子１３をパルス幅変調（ＰＷＭ）駆動する。スイッチング素子１３は、入力された駆動信号にしたがって、第１のスイッチング素子端子１３ａと第２のスイッチング素子端子１３ｂとの間が導通する状態と、第１のスイッチング素子端子１３ａと第２のスイッチング素子端子１３ｂとの間が導通しない状態と、を切り替える。

昇降圧チョッパ回路１は、コンデンサ２０をさらに備える。

コンデンサ２０は、第１のコンデンサ端子２０ａ及び第２のコンデンサ端子２０ｂを備える。

第１のコンデンサ端子２０ａは、第１の直流出力端子１７に電気的に接続される。第２のコンデンサ端子２０ｂは、第２の直流出力端子１８に電気的に接続される。

これにより、第１の直流出力端子１７と第２の直流出力端子１８との間から出力される直流が平滑される。

１．２ 昇降圧チョッパ回路の動作
上述したように、第１のスイッチング素子端子１３ａと第２のスイッチング素子端子１３ｂとの間が導通する状態となった場合は、直流源５１、スイッチング素子１３、第１のコイル１４及び第２のコイル１５を通る閉回路が形成される。これにより、スイッチング素子１３、第１のコイル１４及び第２のコイル１５を経由して電流Ｉ１が流れる。その結果として、第１のコイル１４及び第２のコイル１５にエネルギーが蓄積される。

また、上述したように、第１のスイッチング素子端子１３ａと第２のスイッチング素子端子１３ｂとの間が導通しない状態となった場合は、負荷、逆流防止ダイオード１６及び第２のコイル１５を通る閉回路が形成される。これにより、第１のコイル１４及び第２のコイル１５に蓄積されたエネルギーが放出される。その結果として、逆流防止ダイオード１６及び第２のコイル１５を経由して電流Ｉ２が流れる。逆流防止ダイオード１６の向きは、電流Ｉ２が順方向電流となる向きである。

これらにより、昇降圧チョッパ回路１は、第１の直流出力端子１７と第２の直流出力端子１８との間から直流を出力する。

１．３ 第１のコイル及び第２のコイルに流れる電流
図２は、本発明の例示的な第１実施形態の昇降圧チョッパ回路の一部を図示する回路図である。

上述したように、第２のコイル１５は、第１のコイル１４に磁気結合される。このため、第１のコイル１４及び第２のコイル１５は、トランスを構成する。また、第３のコイル端子１５ａは、第１のコイル端子１４ａの極性と同じ極性を有する。このため、図２に図示されるように、第１のスイッチング素子端子１３ａと第２のスイッチング素子端子１３ｂとの間が導通する状態となって第１のコイル端子１４ａから第２のコイル端子１４ｂに向かう電流Ｉａが第１のコイル１４に流れた場合は、第４のコイル端子１５ｂから第３のコイル端子１５ａに向かう誘導電流成分Ｉｂが第２のコイル１５に流れようとする。

一方で、上述したように、第１のスイッチング素子端子１３ａと第２のスイッチング素子端子１３ｂとの間が導通する状態となった場合は、直流源５１、スイッチング素子１３、第１のコイル１４及び第２のコイル１５を通る閉回路が形成される。このため、第１のスイッチング素子端子１３ａと第２のスイッチング素子端子１３ｂとの間が導通する状態となって電流Ｉａが第１のコイル１４に流れた場合は、電流Ｉａの大きさと同じ大きさを有し第３のコイル端子１５ａから第４のコイル端子１５ｂに向かう電流が第２のコイル１５に流れなければならない。このため、第１のスイッチング素子端子１３ａと第２のスイッチング素子端子１３ｂとの間が導通する状態となって電流Ｉａが第１のコイル１４に流れた場合は、誘導電流成分Ｉｂより大きく第３のコイル端子１５ａから第４のコイル端子１５ｂに向かう励磁電流成分Ｉｃが第２のコイル１５に流れる。

そして、第１のスイッチング素子端子１３ａと第２のスイッチング素子端子１３ｂとの間が導通しない状態になって電流Ｉａが第１のコイル１４に流れなくなった場合は、誘導電流成分Ｉｂが第２のコイル１５に流れなくなり、励磁電流成分Ｉｃのみが第２のコイル１５に流れる。したがって、第１のスイッチング素子端子１３ａと第２のスイッチング素子端子１３ｂとの間が導通しない状態になった場合に第１の直流出力端子１７から流れ出る電流は、励磁電流成分Ｉｃに相当する電流である。

これらにより、第１のコイル１４に流れる電流Ｉａすなわちスイッチング素子１３に流れる電流Ｉａを大きくすることなく、第１の直流出力端子１７から流れ出る励磁電流成分Ｉｃを大きくすることができる。

１．４ 第１のコイルの有無による違い
図１２は、参考例の昇降圧チョッパ回路を図示する回路図である。

図１２に図示される参考例の昇降圧チョッパ回路９は、図１に図示される第１実施形態の昇降圧チョッパ回路１から第１のコイル１４を削除した昇降圧チョッパ回路である。

図１２に図示される昇降圧チョッパ回路９においては、第２のコイル１５のインダクタンスをＬとし、ＰＷＭ駆動の周期をＴとし、ＰＷＭ駆動のオン期間の長さをＴｏｎとし、ＰＷＭ駆動のオン期間の全体における第２のコイル１５に流れる電流の増加量をΔＩとした場合は、入力される直流の電圧Ｖｉｎは、式（１）により表される。

Ｖｉｎ＝Ｌ・ΔＩ／Ｔｏｎ・・・（１）

また、昇降圧チョッパ回路９が定常動作を行っている間は、ＰＷＭ駆動のオフ期間の全体における第２のコイル１５に流れる電流の減少量もΔＩとなるから、出力される直流の電圧Ｖｏｕｔは、式（２）により表される。

Ｖｏｕｔ＝Ｌ・ΔＩ／（Ｔ－Ｔｏｎ）・・・（２）

式（１）及び式（２）からは、降圧比率Ｖｉｎ／Ｖｏｕｔは、式（３）により表される。

Ｖｉｎ／Ｖｏｕｔ＝（Ｔ－Ｔｏｎ）／Ｔｏｎ・・・（３）

また、ＰＷＭ駆動のデューティー比Ｔｏｎ／Ｔは、式（４）により表される。

Ｔｏｎ／Ｔ＝Ｖｏｕｔ／（Ｖｉｎ＋Ｖｏｕｔ）・・・（４）

式（３）及び式（４）からは、図１２に図示される昇降圧チョッパ回路９においては、降圧比率Ｖｉｎ／Ｖｏｕｔが１０である場合は、ＰＷＭ駆動のデューティー比Ｔｏｎ／Ｔが約９．１％であることを理解することができる。

図１２に図示される昇降圧チョッパ回路９においては、スイッチング素子１３に流れる電流が流れるコイルと、第１の直流出力端子１７から流れ出る電流が流れるコイルと、が完全に一致する。このため、降圧比率Ｖｉｎ／Ｖｏｕｔが大きい場合に、スイッチング素子１３に流れる電流の大きさが大きくなる。このため、スイッチング素子１３による導通損が増加する。また、スイッチング素子１３の電流容量を大きくしなければならない。その結果として、スイッチング素子１３のコストが高くなる。降圧比率Ｖｉｎ／Ｖｏｕｔが大きい場合にスイッチング素子１３に流れる電流の大きさが大きくなるのは、降圧比率Ｖｉｎ／Ｖｏｕｔが大きい場合は、出力される直流が低電圧大電流となるからである。

図１に図示される昇降圧チョッパ回路１においては、専ら励磁電流成分に着目し、第２のコイル１５のインダクタンスをＬとし、ＰＷＭ駆動の周期をＴとし、ＰＷＭ駆動のオン期間の長さをＴｏｎとし、ＰＷＭ駆動のオン期間の全体における第２のコイル１５に流れる電流の増加量をΔＩとし、第１のコイル１４の巻線数をｍとし、第２のコイル１５の巻線数をｎとした場合は、ＰＷＭ駆動のオン期間に第２のコイル１５に印加される電圧Ｖｉｎ・ｎ／（ｍ＋ｎ）は、式（５）により表される。

Ｖｉｎ・ｎ／（ｍ＋ｎ）＝Ｌ・ΔＩ／Ｔｏｎ・・・（５）

また、出力される直流の電圧Ｖｏｕｔは、式（２）と同様に、式（６）により表される。

Ｖｏｕｔ＝Ｌ・ΔＩ／（Ｔ－Ｔｏｎ）・・・（６）

式（５）及び式（６）からは、降圧比率Ｖｉｎ／Ｖｏｕｔは、式（７）により表される。

Ｖｉｎ／Ｖｏｕｔ＝（Ｔ－Ｔｏｎ）／Ｔｏｎ×（ｍ＋ｎ）／ｎ・・・（７）

また、ＰＷＭ駆動のデューティー比Ｔｏｎ／Ｔは、式（８）により表される。

Ｔｏｎ／Ｔ＝Ｖｏｕｔ／｛Ｖｉｎ・ｎ／（ｍ＋ｎ）＋Ｖｏｕｔ｝・・・（８）

式（７）及び式（８）からは、図１に図示される昇降圧チョッパ回路１においては、降圧比率Ｖｉｎ／Ｖｏｕｔが１０でありｍ＝ｎである場合は、ＰＷＭ駆動のデューティー比Ｔｏｎ／Ｔが約１６．７％であることを理解することができる。

式（８）の右辺の分母Ｖｉｎ・ｎ／（ｍ＋ｎ）＋Ｖｏｕｔは、式（４）の右辺の分母Ｖｉｎ＋Ｖｏｕｔより小さい。このことは、図１に図示される昇降圧チョッパ回路１におけるＰＷＭ駆動のデューティー比Ｔｏｎ／Ｔは、図１２に図示される昇降圧チョッパ回路９におけるそれよりも大きいことを意味する。

図１２に図示される昇降圧チョッパ回路９、及び図１に図示される昇降圧チョッパ回路１のいずれにおいても、スイッチング素子１３に流れる電流をＩｓｗとし、ＰＷＭ駆動のデューティー比をｄｕｔｙとした場合は、変換される電力Ｐは、式（９）により表される。

Ｐ＝Ｖｉｎ×Ｉｓｗ×ｄｕｔｙ・・・（９）

式（９）からは、変換される電力Ｐ、入力される直流の電圧Ｖｉｎ及び出力される直流の電圧Ｖｏｕｔが一定である場合は、ＰＷＭ駆動のデューティー比ｄｕｔｙが大きくなるほどスイッチング素子１３に流れる電流Ｉｓｗが小さくなることを理解することができる。したがって、式（９）からは、ＰＷＭ駆動のデューティー比ｄｕｔｙが大きくなるほど、スイッチング素子１３による導通損を減少させ、スイッチング素子１３のコストを低くすることができることを理解することができる。

上述したようにＰＷＭ駆動のデューティー比Ｔｏｎ／Ｔが約９．１％から約１６．７％に大きくなった場合は、スイッチング素子１３に流れる電流Ｉｓｗは、９．１／１６．７＝５４．５％に抑制することができる。

図３は、本発明の例示的な第１実施形態、及び参考例の昇降圧チョッパ回路に備えられる第２のコイルに流れるコイル電流の波形の例を図示する波形図である。

図１２に図示される参考例の昇降圧チョッパ回路９においては、第２のコイル１５に流れるコイル電流は、図３に図示されるように、第１のスイッチング素子端子１３ａと第２のスイッチング素子端子１３ｂとの間が導通する状態となっているオン期間Ｐ１には、時間が経過するにつれて大きくなり、第１のスイッチング素子端子１３ａと第２のスイッチング素子端子１３ｂとの間が導通しない状態となっているオフ期間Ｐ２には、時間が経過するにつれて小さくなる。

また、図１に図示される第１実施形態の昇降圧チョッパ回路１においては、第２のコイル１５に流れるコイル電流は、図３に図示されるように、第１のスイッチング素子端子１３ａと第２のスイッチング素子端子１３ｂとの間が導通する状態となっているオン期間Ｐ３には、時間が経過するにつれて大きくなり、第１のスイッチング素子端子１３ａと第２のスイッチング素子端子１３ｂとの間が導通しない状態となっているオフ期間Ｐ４には、時間が経過するにつれて小さくなる。ただし、第１実施形態の昇降圧チョッパ回路１においては、第２のコイル１５に流れるコイル電流は、図３に図示されるように、オン期間Ｐ３からオフ期間Ｐ４に移行する際に急激に大きくなる。このため、第１実施形態の昇降圧チョッパ回路１においてオン期間Ｐ３に第２のコイル１５に流れるコイル電流すなわちスイッチング素子１３に流れる電流は、参考例の昇降圧チョッパ回路９においてオン期間Ｐ１に第２のコイル１５に流れるコイル電流すなわちスイッチング素子１３に流れる電流より小さい。また、第１実施形態の昇降圧チョッパ回路１においてオフ期間Ｐ４に第２のコイル１５に流れるコイル電流は、参考例の昇降圧チョッパ回路９においてオフ期間Ｐ２に第２のコイル１５に流れるコイル電流より大きい。これにより、第１実施形態の昇降圧チョッパ回路１においては、スイッチング素子１４に流れる電流を小さくしながら、第１の直流出力端子１７から流れ出る電流を大きくすることができる。

１．５ 第１のコイル及び第２のコイルの巻線数
第１のコイル１４は、望ましくは、第２のコイル１５の巻線数の１／１０倍以上１０倍以下の巻線数を有し、さらに望ましくは、第２のコイル１５の巻線数の３／１０倍以上３倍以下の巻線数を有する。第１のコイル１４の巻線数がこれらの範囲より少ない場合は、スイッチング素子１３に流れる電流を小さくすることが困難になる傾向が現れる。第１のコイル１４の巻線数がこれらの範囲より多い場合は、第１のコイルの漏れインダクタンス成分の影響が大きくなるため、スイッチング素子１３のスイッチング時のサージ電圧が大きくなり、スイッチング損失が増加する傾向が現れる。

１．６ スナバ回路の付加
図４、図５、図６及び図７は、それぞれ本発明の例示的な第１実施形態の第１変形例、第２変形例、第３変形例及び第４変形例の昇降圧チョッパ回路を図示する回路図である。

図４に図示される第１実施形態の第１変形例の昇降圧チョッパ回路２、図５に図示される第１実施形態の第２変形例の昇降圧チョッパ回路３、図６に図示される第１実施形態の第３変形例の昇降圧チョッパ回路４、及び図７に図示される第１実施形態の第４変形例の昇降圧チョッパ回路５は、スナバ回路２１をさらに備える点で、図１に図示される昇降圧チョッパ回路１と相違する。

スナバ回路２１は、第１のコイル１４及びスイッチング素子１３の少なくともひとつに電気的に並列に接続される。

図４に図示される昇降圧チョッパ回路２においては、スナバ回路２１は、第１のコイル１４に電気的に並列に接続される。このため、スナバ回路２１は、第１のコイル端子１４ａに電気的に接続される第１のスナバ回路端子２１ａ、及び第２のコイル端子１４ｂに電気的に接続される第２のスナバ回路端子２１ｂを備える。

図４に図示される昇降圧チョッパ回路２においては、スナバ回路２１は、抵抗４１及びコンデンサ４２を備えるＲＣスナバ回路である。抵抗４１は、一方の抵抗端子４１ａ及び他方の抵抗端子４１ｂを備える。コンデンサ４２は、一方のコンデンサ端子４２ａ及び他方のコンデンサ端子４２ｂを備える。一方の抵抗端子４１ａは、第１のコイル端子１４ａに電気的に接続される第１のスナバ回路端子２１ａとなる。他方の抵抗端子４１ｂは、一方のコンデンサ端子４２ａに電気的に接続される。他方のコンデンサ端子４２ｂは、第２のコイル端子１４ｂに電気的に接続される第２のスナバ回路端子２１ｂとなる。これにより、抵抗４１及びコンデンサ４２が互いに電気的に直列に接続される。また、第２のコイル端子１４ｂが、抵抗４１及びコンデンサ４２を介して、第１のコイル端子１４ａに電気的に接続される。一方の抵抗端子４１ａが、第２のコイル端子１４ｂに電気的に接続される第２のスナバ回路端子２１ｂとなってもよい。他方のコンデンサ端子４２ｂが、第１のコイル端子１４ａに電気的に接続される第１のスナバ回路端子２１ａとなってもよい。

図４に図示される昇降圧チョッパ回路２においては、スナバ回路２１により、リンギングの発生を抑制することができる。

図５に図示される昇降圧チョッパ回路３においては、スナバ回路２１は、第１のコイル１４に電気的に並列に接続される。このため、スナバ回路２１は、第１のコイル端子１４ａに電気的に接続される第１のスナバ回路端子２１ａ、及び第２のコイル端子１４ｂに電気的に接続される第２のスナバ回路端子２１ｂを備える。

図５に図示される昇降圧チョッパ回路３においては、スナバ回路２１は、抵抗４１、コンデンサ４２及びダイオード４３を備えるＲＣＤスナバ回路である。抵抗４１は、一方の抵抗端子４１ａ及び他方の抵抗端子４１ｂを備える。コンデンサ４２は、一方のコンデンサ端子４２ａ及び他方のコンデンサ端子４２ｂを備える。ダイオード４３は、一方のダイオード端子４３ａ及び他方のダイオード端子４３ｂを備える。一方の抵抗端子４１ａ及び一方のダイオード端子４３ａは、互いに電気的に接続され、第１のコイル端子１４ａに電気的に接続される第１のスナバ回路端子２１ａとなる。他方の抵抗端子４１ｂ及び他方のダイオード端子４３ｂは、互いに電気的に接続され、一方のコンデンサ端子４２ａに電気的に接続される。他方のコンデンサ端子４２ｂは、第２のコイル端子１４ｂに電気的に接続される第２のスナバ回路端子２１ｂとなる。これにより、抵抗４１及びダイオード４３が互いに電気的に並列に接続されて並列接続体５０が構成される。また、並列接続体５０及びコンデンサ４２が互いに電気的に直列に接続される。また、第２のコイル端子１４ｂが、並列接続体５０及びコンデンサ４２を介して、第１のコイル端子１４ａに電気的に接続される。一方の抵抗端子４１ａ及び一方のダイオード端子４３ａが、第２のコイル端子１４ｂに電気的に接続される第２のスナバ回路端子２１ｂとなってもよい。他方のコンデンサ端子４２ｂが、第１のコイル端子１４ａに電気的に接続される第１のスナバ回路端子２１ａとなってもよい。

図５に図示される昇降圧チョッパ回路３においては、スナバ回路２１により、リンギングの発生を抑制することができる。

図５に図示される昇降圧チョッパ回路３においては、スナバ回路２１は、第１のスイッチング素子端子１３ａと第２のスイッチング素子端子１３ｂとの間が導通しない状態となった場合に、第１のコイル１４の漏れインダクタンス成分に流れ続けようとする電流を受け止め、受け止めた電流を、コンデンサ４２を経由してループ状に流す。したがって、一方のダイオード端子４３ａは、カソードである。また、他方のダイオード端子４３ｂは、アノードである。また、一方の抵抗端子４１ａ及び一方のダイオード端子４３ａが、第２のコイル端子１４ｂに電気的に接続される第２のスナバ回路端子２１ｂとなり、他方のコンデンサ端子４２ｂが、第１のコイル端子１４ａに電気的に接続される第１のスナバ回路端子２１ａとなる場合は、一方のダイオード端子４３ａはアノードであり、他方のダイオード端子４３ｂはカソードである。

図６に図示される昇降圧チョッパ回路４においては、スナバ回路２１は、スイッチング素子１３に電気的に並列に接続される。このため、スナバ回路２１は、第１のスイッチング素子端子１３ａに電気的に接続される第１のスナバ回路端子２１ａ、及び第２のスイッチング素子端子１３ｂに電気的に接続される第２のスナバ回路端子２１ｂを備える。

図６に図示される昇降圧チョッパ回路４においては、スナバ回路２１は、抵抗４１及びコンデンサ４２を備えるＲＣスナバ回路である。抵抗４１は、一方の抵抗端子４１ａ及び他方の抵抗端子４１ｂを備える。コンデンサ４２は、一方のコンデンサ端子４２ａ及び他方のコンデンサ端子４２ｂを備える。一方の抵抗端子４１ａは、第２のスイッチング素子端子１３ｂに電気的に接続される第２のスナバ回路端子２１ｂとなる。他方の抵抗端子４１ｂは、一方のコンデンサ端子４２ａに電気的に接続される。他方のコンデンサ端子４２ｂは、第１のスイッチング素子端子１３ａに電気的に接続される第１のスナバ回路端子２１ａとなる。これにより、抵抗４１及びコンデンサ４２が互いに電気的に直列に接続される。また、第２のスイッチング素子端子１３ｂが、抵抗４１及びコンデンサ４２を介して、第１のスイッチング素子端子１３ａに電気的に接続される。一方の抵抗端子４１ａが、第１のスイッチング素子端子１３ａに電気的に接続される第１のスナバ回路端子２１ａとなってもよい。他方のコンデンサ端子４２ｂが、第２のスイッチング素子端子１３ｂに電気的に接続される第２のスナバ回路端子２１ｂとなってもよい。

図６に図示される昇降圧チョッパ回路４においては、スナバ回路２１により、リンギングの発生を抑制することができる。

図７に図示される昇降圧チョッパ回路５においては、スナバ回路２１は、スイッチング素子１３に電気的に並列に接続される。このため、スナバ回路２１は、第１のスイッチング素子端子１３ａに電気的に接続される第１のスナバ回路端子２１ａ、及び第２のスイッチング素子端子１３ｂに電気的に接続される第２のスナバ回路端子２１ｂを備える。

図７に図示される昇降圧チョッパ回路５においては、スナバ回路２１は、抵抗４１、コンデンサ４２及びダイオード４３を備えるＲＣＤスナバ回路である。抵抗４１は、一方の抵抗端子４１ａ及び他方の抵抗端子４１ｂを備える。コンデンサ４２は、一方のコンデンサ端子４２ａ及び他方のコンデンサ端子４２ｂを備える。ダイオード４３は、一方のダイオード端子４３ａ及び他方のダイオード端子４３ｂを備える。一方の抵抗端子４１ａ及び一方のダイオード端子４３ａは、互いに電気的に接続され、第２のスイッチング素子端子１３ｂに電気的に接続される第２のスナバ回路端子２１ｂとなる。他方の抵抗端子４１ｂ及び他方のダイオード端子４３ｂは、互いに電気的に接続され、一方のコンデンサ端子４２ａに電気的に接続される。他方のコンデンサ端子４２ｂは、第１のスイッチング素子端子１３ａに電気的に接続される第１のスナバ回路端子２１ａとなる。これにより、抵抗４１及びダイオード４３が互いに電気的に並列に接続されて並列接続体５０が構成される。また、並列接続体５０及びコンデンサ４２が互いに電気的に直列に接続される。また、第２のスイッチング素子端子１３ｂが、並列接続体５０及びコンデンサ４２を介して、第１のスイッチング素子端子１３ａに電気的に接続される。一方の抵抗端子４１ａ及び一方のダイオード端子４３ａが、第１のスイッチング素子端子１３ａに電気的に接続される第１のスナバ回路端子２１ａとなってもよい。他方のコンデンサ端子４２ｂが、第２のスイッチング素子端子１３ｂに電気的に接続される第２のスナバ回路端子２１ｂとなってもよい。

図７に図示される昇降圧チョッパ回路５においては、スナバ回路２１により、リンギングの発生を抑制することができる。

図７に図示される昇降圧チョッパ回路５においては、スナバ回路２１は、第１のスイッチング素子端子１３ａと第２のスイッチング素子端子１３ｂとの間が導通しない状態となった場合に、第１のコイル１４の漏れインダクタンス成分に流れ続けようとする電流を受け止め、受け止めた電流を、コンデンサ４２を経由して流す。したがって、一方のダイオード端子４３ａは、アノードである。また、他方のダイオード端子４３ｂは、カソードである。また、一方の抵抗端子４１ａ及び一方のダイオード端子４３ａが、第１のスイッチング素子端子１３ａに電気的に接続される第１のスナバ回路端子２１ａとなり、他方のコンデンサ端子４２ｂが、第２のスイッチング素子端子１３ｂに電気的に接続される第２のスナバ回路端子２１ｂとなる場合は、一方のダイオード端子４３ａはカソードであり、他方のダイオード端子４３ｂはアノードである。

１．７ スイッチング素子及び第１のコイルの位置の入れ替え、並びに第１の直流入力端子及び第２の直流入力端子の極性の入れ替え
図８、図９及び図１０は、それぞれ本発明の例示的な第１実施形態の第５変形例、第６変形例及び第７変形例の昇降圧チョッパ回路を図示する回路図である。

図８に図示される第１実施形態の第５変形例の昇降圧チョッパ回路６は、スイッチング素子１３及び第１のコイル１４の位置が入れ替えられている点で、図１に図示される昇降圧チョッパ回路１と相違する。

このため、図８に図示される昇降圧チョッパ回路６においては、第１の直流入力端子１１に電気的に接続される一方の端子３１ａは、第２のコイル端子１４ｂである。また、第３のコイル端子１５ａに電気的に接続される他方の端子３１ｂは、第２のスイッチング素子端子１３ｂである。

図９に図示される第１実施形態の第６変形例の昇降圧チョッパ回路７は、第１の直流入力端子１１及び第２の直流入力端子１２の極性が入れ替えられている点で、図１に図示される昇降圧チョッパ回路１と相違する。

このため、図９に図示される昇降圧チョッパ回路７においては、第１の直流入力端子１１は、負極の直流入力端子である。また、第２の直流入力端子１２は、正極の直流入力端子である。また、第１の極５１ａは、負極である。また、第２の極５１ｂは、正極である。

これにともなって、図９に図示される昇降圧チョッパ回路７においては、第１の直流出力端子１７は、負極の直流出力端子である。また、第２の直流出力端子１８は、正極の直流出力端子である。

また、図９に図示される昇降圧チョッパ回路７においては、第１のダイオード端子１６ａは、アノードである。また、第２のダイオード端子１６ｂは、カソードである。

なお、図９に図示される昇降圧チョッパ回路７においては、図１に図示される昇降圧チョッパ回路１と同様に、第１の直流入力端子１１に電気的に接続される一方の端子３１ａは、第２のスイッチング素子端子１３ｂである。また、第３のコイル端子１５ａに電気的に接続される他方の端子３１ｂは、第２のコイル端子１４ｂである。

図９に図示される昇降圧チョッパ回路７によれば、ＭＯＳＦＥＴのソース等の第２のスイッチング素子端子１３ｂに直流入力の負極である第１の直流入力端子１１の電位が与えられる。このため、直流入力より駆動回路１９の制御用電力を容易に生成することができ、駆動回路１９を簡略化することができる。

図１０に図示される第１実施形態の第７変形例の昇降圧チョッパ回路８は、スイッチング素子１３及び第１のコイル１４の位置が入れ替えられている点、並びに第１の直流入力端子１１及び第２の直流入力端子１２の極性が入れ替えられている点で、図１に図示される昇降圧チョッパ回路１と相違する。

このため、図１０に図示される昇降圧チョッパ回路８においては、第１の直流入力端子１１に電気的に接続される一方の端子３１ａは、第２のコイル端子１４ｂである。また、第３のコイル端子１５ａに電気的に接続される他方の端子３１ｂは、第２のスイッチング素子端子１３ｂである。

また、図１０に図示される昇降圧チョッパ回路８においては、第１の直流入力端子１１は、負極の直流入力端子である。また、第２の直流入力端子１２は、正極の直流入力端子である。また、第１の極５１ａは、負極である。また、第２の極５１ｂは、正極である。

これにともなって、図１０に図示される昇降圧チョッパ回路８においては、第１の直流出力端子１７は、負極の直流出力端子である。また、第２の直流出力端子１８は、正極の直流出力端子である。

また、図１０に図示される昇降圧チョッパ回路８においては、第１のダイオード端子１６ａは、アノードである。また、第２のダイオード端子１６ｂは、カソードである。

図８に図示される昇降圧チョッパ回路６、図９に図示される昇降圧チョッパ回路７、及び図１０に図示される昇降圧チョッパ回路８に、上述したスナバ回路２１が付加されてもよい。

１．８ 昇降圧チョッパ回路の力率改善回路への適用
図１１は、本発明の例示的な第１実施形態の昇降圧チョッパ回路を備える直流電源装置を図示する回路図である。

図１１に図示される、第１実施形態の昇降圧チョッパ回路１を備える直流電源装置１０１は、整流回路１１１及び力率改善回路（ＰＦＣ）１１２を備える。

整流回路１１１は、第１の交流入力端子１２１、第２の交流入力端子１２２、第１の脈流出力端子１２３及び第２の脈流出力端子１２４を備える。

第１の交流入力端子１２１には、交流源１１３の第１の端子１１３ａが電気的に接続される。第２の交流入力端子１２２には、交流源１１３の第２の端子１１３ｂが電気的に接続される。これにより、第１の交流入力端子１２１と第２の交流入力端子１２２との間には、交流が入力される。

整流回路１１１は、第１の交流入力端子１２１と第２の交流入力端子１２２との間に入力された交流を整流して脈流を生成し、生成した脈流を第１の脈流出力端子１２３と第２の脈流出力端子１２４との間から出力する。

図１１に図示される直流電源装置１０１においては、整流回路１１１は、ダイオードブリッジである。

ＰＦＣ１１２は、図１に図示される昇降圧チョッパ回路１を備える。ＰＦＣ１１２に備えられる昇降圧チョッパ回路１が、図４に図示される昇降圧チョッパ回路２、図５に図示される昇降圧チョッパ回路３、図６に図示される昇降圧チョッパ回路４、図７に図示される昇降圧チョッパ回路５、図８に図示される昇降圧チョッパ回路６、図９に図示される昇降圧チョッパ回路７、又は図１０に図示される昇降圧チョッパ回路８に置き換えられてもよい。

第１の直流入力端子１１は、第１の脈流出力端子１２３に電気的に接続される。第２の直流入力端子１２は、第２の脈流出力端子１２４に電気的に接続される。

駆動回路１９は、昇降圧チョッパ回路１をＰＦＣ１１２として動作させる駆動信号をスイッチング素子１３に入力する。

一般的に言って、昇圧チョッパ回路がＰＦＣに適用された場合は、出力される直流の電圧が入力される交流の電圧より高い場合でも、例えば入力される交流の電圧がゼロクロス点に近い場合でも、交流から直流への電力の変換を行うことができる。このため、高い力率を有する電力の変換を行うことができる。しかし、昇圧チョッパ回路がＰＦＣに適用された場合は、出力される直流の電圧が、交流のピーク電圧以上となる。このため、直流の電圧を所望の電圧とすることができない場合がある。又は、直流の電圧を所望の電圧とするために、直流－直流（ＤＣ－ＤＣ）コンバータが必要になる場合がある。

また、降圧チョッパ回路がＰＦＣに適用された場合は、出力される直流の電圧が、入力される交流のピーク電圧以下となる。しかし、降圧チョッパ回路がＰＦＣに適用された場合は、直流の電圧が交流の電圧より高い場合に、例えば交流の電圧がゼロクロス点に近い場合に、交流から直流への電力の変換を行うことができない。このため、高い力率を有する電力の変換を行うことができない。

これらに対して、昇降圧チョッパ回路がＰＦＣに適用された場合は、出力される直流の電圧が入力される交流の電圧より高い場合、例えば入力される交流の電圧がゼロクロス点に近い場合でも、交流から直流への電力の変換を行うことができる。このため、高い力率を有する電力の変換を行うことができる。加えて、昇降圧チョッパ回路がＰＦＣに適用された場合は、直流の電圧が、交流のピーク電圧以上の電圧、及び交流のピーク電圧以下の電圧のいずれともなることができる。このため、直流の電圧を所望の電圧とすることができる。

このため、昇降圧チョッパ回路をＰＦＣに適用することが期待される。

しかし、図１２に図示される昇降圧チョッパ回路９がＰＦＣに適用された場合は、出力される直流の電圧に対する入力される交流の電圧の比である降圧比率が高くなるタイミング、例えば入力される交流の電圧がピーク点に近いタイミングにおいて、昇降圧チョッパ回路９が変換する電力が最大となる。また、昇降圧チョッパ回路９に流れる電流が大きくなる。このため、スイッチング素子１３に流れる電流が大きくなる。このため、大きな電流容量を有するスイッチング素子１３が必要になる。

これに対して、図１に図示される昇降圧チョッパ回路１がＰＦＣに適用された場合は、図１２に図示される昇降圧チョッパ回９路がＰＦＣに適用された場合と比較して、ＰＷＭ駆動のデューティー比を大きくすることができ、スイッチング素子１３に流れる電流を小さくすることができる。このため、小さな電流容量を有するスイッチング素子１３を用いることができる。その結果として、スイッチング素子１３のコストを低くすることができる。

１．９ 第１実施形態の発明の効果
本発明の例示的な第１実施形態の発明によれば、昇降圧チョッパ回路１において、第１のコイル１４により、入力された電流をスイッチングするスイッチング素子１３のオン期間を長くすることができる。このため、スイッチング素子１３に流れる電流を小さくすることができる。

１，２，３，４，５，６，７，８，９ 昇降圧チョッパ回路
１１ 第１の直流入力端子
１２ 第２の直流入力端子
１３ スイッチング素子
１４ 第１のコイル
１５ 第２のコイル
１６ 逆流防止ダイオード
１７ 第１の直流出力端子
１８ 第２の直流出力端子
１９ 駆動回路
２０ コンデンサ
２１ 素子群
３１ スナバ回路
４１ 抵抗
４２ コンデンサ
４３ ダイオード
１０１ 直流電源装置
１１１ 整流回路
１１２ 力率改善回路（ＰＦＣ）

Claims (4)

1. 第１の直流入力端子と、
   第２の直流入力端子と、
   第１のスイッチング素子端子と第２のスイッチング素子端子とを備え前記第１のスイッチング素子端子と前記第２のスイッチング素子端子との間が導通する状態と前記第１のスイッチング素子端子と前記第２のスイッチング素子端子との間が導通しない状態とを切り替えるスイッチング素子と、前記第１のスイッチング素子端子に電気的に接続される第１のコイル端子と第２のコイル端子とを備える第１のコイルと、を備え、前記第２のスイッチング素子端子及び前記第２のコイル端子の一方の端子が前記第１の直流入力端子に電気的に接続される素子群と、
   前記第１のコイルに磁気結合される第２のコイルであって、前記第２のスイッチング素子端子及び前記第２のコイル端子の他方の端子に電気的に接続され前記第１のコイル端子及び前記第２のコイル端子のうちの前記第１の直流入力端子寄りにあるコイル端子の極性と同じ極性を有する第３のコイル端子と、前記第２の直流入力端子に電気的に接続される第４のコイル端子と、を備える第２のコイルと、
   前記第３のコイル端子に電気的に接続される第１のダイオード端子と、第２のダイオード端子と、を備える逆流防止ダイオードと、
   前記第１の直流入力端子の極性と同じ極性を有し、前記第４のコイル端子に電気的に接続される第１の直流出力端子と、
   前記第２の直流入力端子の極性と同じ極性を有し、前記第２のダイオード端子に電気的に接続される第２の直流出力端子と、
   を備え、
   前記第１の直流入力端子は、負極の直流入力端子であり、
   前記第２の直流入力端子は、正極の直流入力端子であり、
   前記第１の直流出力端子は、負極の直流出力端子であり、
   前記第２の直流出力端子は、正極の直流出力端子であり、
   前記一方の端子は、前記第２のスイッチング素子端子であり、
   前記他方の端子は、前記第２のコイル端子であり、
   前記第１のダイオード端子は、アノードであり、
   前記第２のダイオード端子は、カソードである
   昇降圧チョッパ回路。
2. 前記第１のコイル及び前記スイッチング素子の少なくともひとつに電気的に並列に接続されるスナバ回路
   をさらに備える請求項１の昇降圧チョッパ回路。
3. 前記第１のコイルは、前記第２のコイルの巻線数の１／１０倍以上１０倍以下の巻線数を有する
   請求項１又は２の昇降圧チョッパ回路。
4. 第１の交流入力端子と第２の交流入力端子と第１の脈流出力端子と第２の脈流出力端子とを備える整流回路と、
   請求項１から３までのいずれかの昇降圧チョッパ回路を備え、前記第１の直流入力端子が前記第１の脈流出力端子に電気的に接続され、前記第２の直流入力端子が前記第２の脈流出力端子に電気的に接続される力率改善回路と、
   を備える直流電源装置。

Images