JP3994953B2

JP3994953B2 - 力率改善回路

Info

Publication number: JP3994953B2
Application number: JP2003342148A
Authority: JP
Inventors: 浩一森田
Original assignee: Sanken Electric Co Ltd
Current assignee: Sanken Electric Co Ltd
Priority date: 2003-09-30
Filing date: 2003-09-30
Publication date: 2007-10-24
Anticipated expiration: 2023-09-30
Also published as: JP2005110434A; CN1604441A; US20050068796A1; CN100471017C; US7202640B2

Description

本発明は、簡単で安価な力率改善回路に関し、特にその制御回路の技術に関する。

図２１に従来の力率改善回路の構成図を示す（特許文献１）。図２１に示す力率改善回路において、交流電源Ｖａｃの交流電圧を整流する全波整流回路Ｂの出力両端には、昇圧リアクトルＬ１とＭＯＳＦＥＴ等からなるスイッチＱ１と電流検出抵抗Ｒｓｈからなる直列回路が接続されている。スイッチＱ１の両端（ドレイン−ソース間）には、ダイオードＤｏと平滑コンデンサＣｏとからなる直列回路が接続され、平滑コンデンサＣｏの両端には、負荷Ｒｏが接続されている。ダイオードＤｏと平滑コンデンサＣｏとで整流平滑回路を構成している。スイッチＱ１は、制御回路１０のＰＷＭ制御によりオン／オフするようになっている。

電流検出抵抗Ｒｓｈは、全波整流回路Ｂの負極側出力端Ｐ２とスイッチＱ１の一端及び平滑コンデンサＣｏの一端との間に接続され、全波整流回路Ｂに流れる入力電流を検出する。

制御回路１０は、出力電圧検出オペアンプ１１、乗算器１２、電流検出オペアンプ１３、パルス幅変調器１４を有して構成される。

出力電圧検出オペアンプ１１は、平滑コンデンサＣｏの電圧と基準電圧Ｖｒｅｆとの誤差を増幅し、誤差電圧を生成して乗算器１２に出力する。乗算器１２は、出力電圧検出オペアンプ１１からの誤差電圧と全波整流回路Ｂの正極側出力端Ｐ１からの全波整流電圧とを乗算して乗算出力電圧を電流検出オペアンプ１３に出力する。

電流検出オペアンプ１３は、電流検出抵抗Ｒｓｈで検出した入力電流に比例した電圧と乗算器１２からの乗算出力電圧との誤差を増幅し、誤差電圧を生成してこの誤差電圧を比較入力信号としてパルス幅変調器１４に出力する。

パルス幅変調器１４は、三角波信号と電流検出オペアンプ１３からの比較入力信号とを入力し、比較入力信号の値が三角波信号の値以上のときに例えばオンで、比較入力信号の値が三角波信号の値未満のときに例えばオフとなるパルス信号を生成し、該パルス信号をスイッチＱ１のゲートに印加する。

即ち、交流電源Ｖａｃの入力電圧（交流電圧）を全波整流回路Ｂで整流した全波整流電圧は、半サイクル毎に正弦波の形をしている。乗算器１２は、全波整流回路Ｂからの半サイクル正弦波電圧を入力し、また、出力電圧検出オペアンプ１１からの電圧を入力し、この２つの電圧を乗算して正弦波の大きさを変えて出力する。電流検出オペアンプ１３は、全波整流回路Ｂからの半サイクル正弦波電圧と入力電流によって発生した電流検出抵抗Ｒｓｈに比例した電圧Ｖrshとを比較して、入力電流が半サイクルの正弦波になるように制御している。このため、電流検出抵抗Ｒｓｈに流れる入力電流を半サイクル毎に交流電源Ｖａｃの入力電圧と相似形の正弦波にすることができるので、力率を改善できる。

次に、このように構成された力率改善回路の動作を説明する。まず、スイッチＱ１がオンすると、Ｂ→Ｌ１→Ｑ１→Ｒｓｈに電流が流れる。この電流は、時間の経過とともに直線的に増大していく。

次に、スイッチＱ１は、オン状態からオフ状態に変わるとき、昇圧リアクトルＬ１に誘起された電圧によりスイッチＱ１の電圧が上昇する。また、スイッチＱ１がオフとなるため、スイッチＱ１に流れる電流は零になる。また、Ｌ１→Ｄｏ→Ｃｏで電流が流れて、負荷Ｒｏに電力が供給される。

なお、従来の力率改善回路の関連技術として例えば、特許文献２がある。
特開２０００−３７０７２号（図５）特開平３−２８４１６８号（第１図）

しかしながら、図２１に示す昇圧型の力率改善回路では、（１）電流検出抵抗Ｒｓｈで電流を検出して、電流検出オペアンプ１３、パルス幅変調器１４を通り、スイッチＱ１をＰＷＭ制御して、電流をコントロールするループ、（２）平滑コンデンサＣｏの出力電圧を検出して出力電圧検出オペアンプ１１、乗算器１１、電流検出オペアンプ１３、パルス幅変調器１４を通ってスイッチＱ１を制御し出力電圧をコントロールするループ、（３）全波整流回路Ｂからの電圧を検出して乗算器１２、パルス幅変調器１４を通ってスイッチＱ１を制御し出力電圧をコントロールするループの３つの負帰還ループを有していた。このため、力率改善回路の部品点数も多く、力率改善回路を安定に制御することが困難であった。また、力率改善回路の部品点数が多いため、回路の調整が複雑化していた。

本発明は、部品点数を削減して簡単な構成とすることで安価で且つ回路の調整を簡単にし、しかも負帰還ループを減らすことにより回路を安定に制御でき、配線数も減らすことができる力率改善回路を提供することにある。

本発明は前記課題を解決するために以下の構成とした。請求項１の発明は、交流電源の交流電源電圧を整流回路で整流した整流電圧を昇圧リアクトルと主スイッチとの直列回路に入力して前記主スイッチによりオン／オフして前記交流電源の力率を改善するとともに、整流平滑回路により直流の出力電圧を得る力率改善回路であって、前記整流回路の出力に流れる電流を検出する電流検出手段と、前記出力電圧と基準電圧との誤差を増幅して誤差電圧を生成する誤差電圧生成手段と、前記誤差電圧生成手段の誤差電圧の値に応じて利得を可変することにより前記電流検出手段で検出された電流に比例した電圧を増幅する可変利得増幅手段と、前記可変利得増幅手段の出力信号と基準三角波信号とを入力し、該出力信号の値と(１−Ｄ(デューティーサイクル))の値とが比例する関係にあるパルス信号を生成し、該パルス信号を前記主スイッチに印加して前記出力電圧を所定電圧に制御するパルス幅制御手段とを有することを特徴とする。

請求項１の発明によれば、可変利得増幅手段には、電流検出手段により検出された電流に比例した電圧（半サイクルの正弦波電圧）と誤差電圧生成手段からの誤差電圧（直流電圧）とが入力される。可変利得増幅手段は、誤差電圧生成手段の誤差電圧の値に応じて利得を可変することにより、電流検出手段で検出した電流に比例した電圧を増幅する。このため、可変利得増幅手段は、入力と相似形の半サイクルの正弦波の出力電圧をパルス幅制御手段に出力し、パルス幅制御手段は、可変利得増幅手段の出力信号と基準三角波信号とを入力し、該出力信号の値と(１−Ｄ(デューティーサイクル))の値とが比例する関係にあるパルス信号を生成し、該パルス信号を前記主スイッチに印加して前記出力電圧を所定電圧に制御する。即ち、入力電流波形とパルス幅変調手段の入力電圧波形とが相似形となるので、力率が改善される。また、誤差電圧生成手段、可変利得増幅手段、パルス幅制御手段の３つの構成部品で済むので、部品点数を削減でき簡単な構成となり、安価で且つ回路の調整が簡単になる。また、負帰還ループを減らすことができるため、回路を安定に制御できる。また、配線数を減らすことにより回路のＩＣ化も容易になり、安価なＩＣを提供できる。

請求項２の発明は、請求項１記載の力率改善回路において、前記電流検出手段は、ピーク手段を有し、前記ピーク検出手段は、前記主スイッチに流れる電流のピーク値をサンプリングして各ピーク値を結ぶ電流波形を生成し、該電流波形を前記整流回路の出力に流れる電流波形として出力することを特徴とする。

請求項３の発明は、請求項１又は請求項２記載の力率改善回路において、前記可変利得増幅手段は、前記電流検出手段で検出された電流に比例した電圧を前記誤差電圧で除算する除算器からなることを特徴とする。

請求項４の発明は、請求項１乃至請求項３のいずれか１項記載の力率改善回路において、前記整流平滑回路は、前記主スイッチの両端に接続されたコンデンサとダイオードとの第１直列回路と、前記ダイオードの両端に接続されたリアクトルと平滑コンデンサとの第２直列回路とからなることを特徴とする。

請求項５の発明は、請求項１乃至請求項３のいずれか１項記載の力率改善回路において、前記整流平滑回路は、前記主スイッチの両端に接続されたコンデンサとリアクトルとの第１直列回路と、前記リアクトルの両端に接続されたダイオードと平滑コンデンサとの第２直列回路とからなることを特徴とする。

請求項６の発明は、交流電源と昇圧リアクトルとの第１直列回路と、この第１直列回路の両端に接続され、第１ダイオードと第２ダイオードと第１スイッチと第２スイッチとからなるブリッジ回路と、前記第１ダイオードと前記第２ダイオードとの接続点と前記第１スイッチと前記第２スイッチとの接続点とに接続された平滑コンデンサとを有し、前記第１スイッチ及び前記第２スイッチを同時にオン／オフして前記交流電源の力率を改善するとともに、直流の出力電圧を得る力率改善回路であって、前記交流電源の交流電源電流を検出する電流検出手段と、前記電流検出手段で検出された交流電源電流を整流する整流回路と、前記出力電圧と基準電圧との誤差を増幅して誤差電圧を生成する誤差電圧生成手段と、前記誤差電圧生成手段の誤差電圧の値に応じて利得を可変することにより前記整流回路で整流された電流に比例した電圧を増幅する可変利得増幅手段と、前記可変利得増幅手段の出力信号と基準三角波信号とを入力し、該出力信号の値と(１−Ｄ(デューティーサイクル))の値とが比例する関係にあるパルス信号を生成し、該パルス信号を前記第１スイッチ及び前記第２スイッチに印加して前記出力電圧を所定電圧に制御するパルス幅制御手段とを有することを特徴とする。

請求項７の発明は、交流電源の交流電源電圧を整流した整流回路の両端に接続され、昇圧リアクトルと第１スイッチと第３スイッチと電流検出手段との第１直列回路と、前記昇圧リアクトルと前記第１スイッチとの接続点と前記第３スイッチと前記電流検出手段との接続点とに接続され、第２スイッチと第４スイッチとの第２直列回路と、前記第１スイッチと前記第３スイッチとの接続点と前記第２スイッチと前記第４スイッチとの接続点に接続されたトランスの１次巻線と、前記トランスの２次側の出力巻線の電圧を整流平滑する整流平滑回路とを有し、前記第１スイッチ乃至前記第４スイッチをオン／オフして前記交流電源の力率を改善するとともに、直流の出力電圧を得る力率改善回路であって、前記出力電圧と基準電圧との誤差を増幅して誤差電圧を生成する誤差電圧生成手段と、前記誤差電圧生成手段の誤差電圧の値に応じて利得を可変することにより前記電流検出手段で検出された電流に比例した電圧を増幅する可変利得増幅手段と、前記可変利得増幅手段の出力信号と基準三角波信号とを入力し、該出力信号の値と(１−Ｄ(デューティーサイクル))の値とが比例する関係にあるパルス信号を生成するパルス幅制御手段と、前記パルス信号を反転したパルス反転信号を生成し、前記パルス信号又は前記パルス反転信号の一方を前記第２スイッチ及び前記第３スイッチに印加し、前記パルス信号又は前記パルス反転信号の他方を前記第１スイッチ及び前記第４スイッチに印加して、前記第１スイッチ乃至前記第４スイッチをオン／オフ制御することにより前記出力電圧を所定電圧に制御するスイッチ制御手段とを有することを特徴とする。

請求項８の発明は、請求項１乃至請求項７のいずれか１項記載の力率改善回路において、前記可変利得増幅手段は、第１主電極と第２主電極と制御電極とを有し前記制御電極に印加される電圧により抵抗値が変化する半導体素子と、この半導体素子の前記第１主電極に一端が接続された固定抵抗とを有し、前記固定抵抗の他端に前記電流検出手段で検出された電流に比例した電圧が入力され、前記半導体素子の前記制御電極に前記誤差電圧生成手段の誤差電圧が印加されることを特徴とする。

請求項９の発明は、請求項１乃至請求項７のいずれか１項記載の力率改善回路において、前記可変利得増幅手段は、第１主電極と第２主電極と制御電極とを有し前記制御電極に印加される電圧により抵抗値が変化する半導体素子と、この半導体素子の前記第１主電極に反転端子が接続され且つ該反転端子と出力端子とに帰還抵抗が接続された演算増幅器とを有し、前記半導体素子の前記第２主電極に前記電流検出手段で検出された電流に比例した電圧が入力され、前記半導体素子の前記制御電極に前記誤差電圧生成手段の誤差電圧が印加されることを特徴とする。

本発明によれば、部品点数を削減して簡単な構成とすることで安価で且つ回路の調整が簡単になる。また、負帰還ループを減らすことができるため、回路を安定に制御できる。また、配線数を減らすことにより回路のＩＣ化も容易になり、安価なＩＣを提供できる。

以下、本発明に係る力率改善回路の実施の形態を図面を参照して詳細に説明する。

図１に示す実施例１の力率改善回路は、図２１に示す従来の力率改善回路に対して、制御回路１０ａの構成のみが異なる。

なお、図１に示すその他の構成は、図２１に示す構成と同一構成であるので、同一部分には同一符号を付し、その詳細な説明は省略する。

制御回路１０ａは、出力電圧検出オペアンプ１１、可変利得増幅器１５、パルス幅変調器１４を有して構成される。

出力電圧検出オペアンプ１１は、平滑コンデンサＣｏの電圧と基準電圧Ｖｒｅｆとの誤差を増幅し、誤差電圧を生成して可変利得増幅器１５に出力する。可変利得増幅器１５は、出力電圧検出オペアンプ１１からの誤差電圧の値に応じて利得（ゲイン）を可変することにより、電流検出抵抗Ｒｓｈで検出した入力電流に比例した電圧を増幅して増幅出力を比較入力信号としてパルス幅変調器１４に出力する。可変利得増幅器１５の具体例については、後述する。

パルス幅変調器１４は、図２に示すように、三角波信号を発生する三角波発振器１４１と、この三角波発振器１４１からの三角波信号を＋端子に入力し、可変利得増幅器１５からの比較入力信号を−端子に入力し、三角波信号の値が比較入力信号の値以上のときに例えばオン（Ｈレベル）で、三角波信号の値が比較入力信号の値未満のときに例えばオフ（Ｌレベル、例えばゼロ）となるパルス信号を生成し、該パルス信号をスイッチＱ１のゲートに印加して平滑コンデンサＣｏの出力電圧を所定電圧に制御するコンパレータ１４２とを有する。

図４（ａ）と図４（ｂ）はパルス幅変調器の入出力特性の１例を示す図である。図４（ａ）は入力電圧ＥｓとデューティーサイクルＤが比例関係になっているパルス幅変調器の入出力特性であり、Ｅs＝Ｄの関係になる。図４（ｂ）は入力電圧ＥｓとデューティーサイクルＤとがＥs＝１−Ｄの関係になっているパルス幅変調器の入出力特性である。

図２に示すパルス幅変調器１４では、入出力波形は、図３の「出力１」のような波形になり、パルス幅変調器１４の入出力特性は図４（ａ）のような特性になる。

また、コンパレータ１４２は、比較入力信号の値が三角波信号の値以上のときに例えばオンで、比較入力信号の値が三角波信号の値未満のときに例えばオフとなるパルス信号を生成し、該パルス信号をスイッチＱ１のゲートに印加して平滑コンデンサＣｏの出力電圧を所定電圧に制御しても良い。即ち、図２に示すコンパレータ１４２の入力端子の「＋」と「−」を逆に接続すると、出力電圧は反転し、入出力波形は、図３の「出力２」のような波形になり、入出力特性は図４（ｂ）のような特性になる。

次に、実施例１の力率改善回路の動作原理について説明する。ここでは、制御回路１０ａの動作について説明する。

まず、昇圧リアクトルＬ１の電流が連続して流れているものとし、スイッチＱ１がオンしているデューティーサイクル（スイッチＱ１のスイッチング周期をＴ１とし、スイッチＱ１のオン時間をＴ２とすると、オン時比率Ｔ２／Ｔ１に相当する。）をＤとすると、全波整流回路Ｂの両端電圧である入力電圧Ｅｉと、負荷Ｒｏの両端電圧である出力電圧Ｅｏとの関係は、Ｅｏ／Ｅｉ＝１／（１−Ｄ）となる。

また、パルス幅変調器１４の特性が図３に示すような特性であるとし、パルス幅変調器１４の入力電圧をＥｓとすると、Ｅｓ＝１−Ｄであるので、Ｅｓ＝１−Ｄ＝Ｅｉ／Ｅｏとなる。

出力電圧Ｅｏは、直流でほぼ一定値であり、入力電圧Ｅｉが半サイクルの正弦波であるので、入力電圧Ｅｓが半サイクルの正弦波となる。即ち、入力電圧Ｅｓは、可変利得増幅器１５の増幅出力であり、可変利得増幅器１５の一方の入力端子には電流検出抵抗Ｒｓｈの電圧Ｖｒｓｈが入力されている。このため、電流検出抵抗Ｒｓｈの電圧Ｖｒｓｈも半サイクルの正弦波となる。従って、電流検出抵抗Ｒｓｈに流れる入力電流は、入力電圧Ｅｉと比例して半サイクルの正弦波となるため、力率を改善することができる。

また、可変利得増幅器１５の他方の入力端子には、出力電圧検出オペアンプ１１からの出力電圧が入力され、可変利得増幅器１５は、出力電圧検出オペアンプ１１からの出力電圧の値に応じて利得を可変する。このため、もし、何らかの理由により出力電圧Ｅｏが下がった場合には、出力電圧検出オペアンプ１１は、出力電圧Ｅｏの低下に応じて出力電圧を低下させる。そして、可変利得増幅器１５は、出力電圧検出オペアンプ１１の出力電圧の低下により利得を低下させて比較入力信号を出力し、パルス幅変調器１４は、可変利得増幅器１５からの比較入力信号の低下によりパルス信号の平均のデューティーサイクルＤを大きくする（図３に示す出力１の場合）。このため、スイッチＱ１のオンしている時間の割合が大きくなり、入力電流が増加するので、出力電圧Ｅｏが上昇して、出力電圧Ｅｏが一定に保持される。

次に、力率改善回路の全体の動作を図５の各部の波形を参照しながら説明する。まず、交流電源Ｖａｃの正弦波の入力電圧Ｖｉが入力されると、正弦波の入力電流Ｉｉが流れる。そして、交流電源Ｖａｃの入力電圧Ｖｉが全波整流回路Ｂで整流されて全波整流電圧Ｅｉが出力される。

次に、スイッチＱ１をオンすると、Ｂ→Ｌ１→Ｑ１→Ｒｓｈと電流が流れる。次に、スイッチＱ１は、オン状態からオフ状態に変わるとき、昇圧リアクトルＬ１に誘起された電圧によりスイッチＱ１の電圧が上昇する。また、スイッチＱ１がオフとなるため、スイッチＱ１に流れる電流は零になる。また、Ｌ１→Ｄｏ→Ｃｏで電流が流れて、負荷Ｒｏに電力が供給される。

このようにスイッチＱ１をスイッチング周波数でオン／オフすることにより、電流検出抵抗Ｒｓｈの両端には半サイクルの正弦波電流が流れる。そして、可変利得増幅器１５の一端には、電流検出抵抗Ｒｓｈに流れる電流に比例した電圧（即ち図５の「可変利得増幅器入力２」で示す負の半サイクルの正弦波電圧）が入力される。また、可変利得増幅器１５の他端には、出力電圧検出オペアンプ１１からの出力電圧（即ち図５の「可変利得増幅器入力１」で示す正の直流電圧）が入力される。

そして、可変利得増幅器１５は、出力電圧検出オペアンプ１１からの出力電圧の値に応じて利得を可変することにより、電流検出抵抗Ｒｓｈで検出した入力電流に比例した電圧を増幅する。図５に示すように、「可変利得増幅器出力」は、入力と相似形の半サイクルの正弦波の出力電圧として出力される。

次に、図５に示す「可変利得増幅器出力」がパルス幅変調器１４に入力されてパルス信号のパルス幅が制御される。このとき、パルス幅変調器１４は、図４（ｂ）に示すような特性を有しているため、スイッチＱ１のデューティーサイクルは、図５に示すようになる。図６に、この力率改善回路の実際の入力電圧Ｖｉと入力電流Ｉｉを示した。図６に示す波形では、零電流の付近が正弦波から僅かにずれているが、非常に正弦波に近く、力率、歪率共に良い結果を示した。

このように実施例１の力率改善回路によれば、力率を改善できるとともに、制御回路１０ａが出力電圧検出オペアンプ１１、可変利得増幅器１５、パルス幅変調器１４の３つの構成部品を有するのみで、図２１に示す制御回路１０に対して１点だけ部品点数を削減して簡単な構成とすることができ、安価で且つ回路の調整が簡単になる。

また、図２１に示す従来の力率改善回路の全波整流回路Ｂからの電圧を検出して乗算器１２に入力する電圧検出ループを１つ減らすことができるため、このループに起因する制御回路１０ａの不安定さもなくなり、２ループで回路を安定に制御できる。

また、制御回路１０ａにおいては、接続ピンＰＮ１〜ＰＮ５が設けられ、接続ピンＰＮ１は電流検出抵抗Ｒｓｈの一端と可変利得増幅器１５とを接続する。接続ピンＰＮ２はスイッチＱ１のゲートとパルス幅変調器１４とを接続する。接続ピンＰＮ３は負荷Ｒｏの一端と出力電圧検出オペアンプ１１とを接続する。接続ピンＰＮ４はＩＣ用の電源＋Ｂに接続され電源＋Ｂを制御回路１０ａ内の各部に供給する。接続ピンＰＮ５は基準電圧Ｖｒｅｆの負極（接地）に接続される。実施例１では、制御回路１０ａへの配線数が６本（図２１に示す制御回路１０）から５本に１本少なくなることにより制御回路１０ａのＩＣ化も容易になり、安価なＩＣを提供できる。また、制御回路１０ａをＩＣ化したときはＩＣの接続ピン（ＰＮ１〜ＰＮ５）の数も減らすことができ、安価なＩＣを提供できる。

図７は実施例２の力率改善回路を示す構成図である。実施例２は、図１に示す実施例１とは入力の電流検出方法が異なり、スイッチＱ１に流れる電流を検出する方法である。

図７に示す力率改善回路において、交流電源Ｖａｃの交流電圧を整流する全波整流回路Ｂの出力両端には、昇圧リアクトルＬ１とダイオードＤｏと平滑コンデンサＣｏとからなる直列回路が接続され、平滑コンデンサＣｏの両端には、負荷Ｒｏが接続されている。

制御回路１０ｂは、スイッチＱ１、電流検出抵抗Ｒｓｈ、ピーク検出器１６、出力電圧検出オペアンプ１１、可変利得増幅器１５、パルス幅変調器１４を有して構成される。

昇圧リアクトルＬ１とダイオードＤｏのアノードとの接続点には接続ピンＰＮ１を介してスイッチＱ１の一端（ドレイン）が接続され、スイッチＱ１の他端（ソース）は電流検出抵抗Ｒｓｈを介して接地されている。ピーク検出器１６は、電流検出抵抗Ｒｓｈに流れる電流に比例した電圧を入力し、入力した電圧のピーク値を検出してピーク電圧として出力する。可変利得増幅器１５は、出力電圧検出オペアンプ１１からの誤差電圧の値に応じて利得を可変することにより、ピーク検出器１６からのピーク電圧を増幅して増幅出力を比較入力信号としてパルス幅変調器１４に出力する。

このように構成された実施例２の力率改善回路によれば、入力電流が交流電源周波数の正弦波になっていても、スイッチＱ１がスイッチング周波数（交流電源周波数より十分に高い周波数）でオン／オフされるので、スイッチＱ１に流れるドレイン電流もオン／オフされているから、ドレイン電流の平均電流は、正弦波にならない。

このため、ピーク検出器１６は、電流検出抵抗Ｒｓｈの電圧のピーク値をスイッチング周波数毎にサンプリングして各ピーク値を結ぶ曲線が正弦波となるピーク電圧を出力する。即ち、ピーク電圧を入力電流とほぼ同じ正弦波にすることができる。そして、ピーク検出器１６からのピーク電圧を可変利得増幅器１５に入力することによって、入力電流を正弦波に制御することができる。

また、制御回路１０ｂは、配線数が４本で、接続ピンが４本で済む。また、スイッチＱ１、電流検出抵抗Ｒｓｈ、ピーク検出器１６、出力電圧検出オペアンプ１１、可変利得増幅器１５、パルス幅変調器１４を有して構成した制御回路１０ｂをＩＣ化することで構成がさらに簡単になり安価となる。

図８は実施例３の力率改善回路を示す構成図である。図８に示す力率改善回路は、チュークコンバータと言われているコンバータに適用した例である。実施例３は、実施例１の構成に対して、スイッチＱ１の両端に接続される整流平滑回路の構成が異なる。この整流平滑回路は、スイッチＱ１の両端（ドレイン−ソース間）に接続されたコンデンサＣｘとダイオードＤｏとの第１直列回路と、ダイオードＤｏの両端に接続されたリアクトルＬｏと平滑コンデンサＣｏとの第２直列回路とからなる。また、制御回路１０ｃは、図１に示す制御回路１０ａに対して、基準電圧Ｖｒｅｆの負極が出力電圧検出オペアンプ１１に接続され、正極が接地されている点が異なる。

このような実施例３の力率改善回路も図１に示す力率改善回路と同様に動作する。この場合、全波整流回路Ｂの両端電圧である入力電圧Ｅｉとパルス幅変調器１４の入力電圧ＥｓとはＥｓ＝Ｅｉ／（Ｅｏ＋Ｅｉ）という関係式になり、ほぼ正弦波の入力電流になるが、高調波規制の値はクリアできる。また、実施例１の効果と同様な効果が得られる。

図９は実施例４の力率改善回路を示す構成図である。図９に示す力率改善回路は、セピックコンバータと言われているコンバータに適用した例である。実施例４は、実施例１の構成に対して、スイッチＱ１の両端に接続される整流平滑回路の構成が異なる。この整流平滑回路は、スイッチＱ１の両端（ドレイン−ソース間）に接続されたコンデンサＣｘとリアクトルＬｏとの第１直列回路と、リアクトルＬｏの両端に接続されたダイオードＤｏと平滑コンデンサＣｏとの第２直列回路とからなる。

このような実施例４の力率改善回路も図１に示す力率改善回路と同様に動作し、ほぼ正弦波の入力電流になる。また、実施例１の効果と同様な効果が得られる。

図１０は実施例５の力率改善回路を示す構成図である。図１０に示す力率改善回路は、反転形と言われているコンバータに適用した例である。実施例５は、全波整流回路Ｂの正極側出力端Ｐ１にスイッチＱ１の一端（ソース）を接続し、スイッチＱ１の他端（ドレイン）を昇圧リアクトルＬ１の一端及びダイオードＤｏのカソードに接続し、昇圧リアクトルＬ１の他端を電流検出抵抗Ｒｓｈを介して全波整流回路Ｂの負極側出力端Ｐ２に接続し、ダイオードＤｏのアノードを平滑コンデンサＣｏを介して昇圧リアクトルＬ１の他端に接続し、且つ図８に示す制御回路１０ｃを用いたことを特徴とする。

このような実施例５の力率改善回路も図１に示す力率改善回路と同様に動作し、ほぼ正弦波の入力電流になる。また、実施例１の効果と同様な効果が得られる。

図１１は実施例６の力率改善回路を示す構成図である。図１１に示す力率改善回路では、制御回路１０ｄが、可変利得増幅器１５ａ、出力電圧検出オペアンプ１１ａ、パルス幅変調器１４を有して構成される。

可変利得増幅器１５ａは、出力電圧検出オペアンプ１１ａからの電圧（「可変利得増幅器入力１」）が上昇すると、利得が下がる特性を有し、電流検出抵抗Ｒｓｈで検出した半サイクルの正弦波の入力電流に比例した電圧を増幅して増幅出力を比較入力信号としてパルス幅変調器１４に出力する。即ち、半サイクルの正弦波の電圧がパルス幅変調器１４に入力される。従って、電流検出抵抗Ｒｓｈの両端の電圧は、パルス幅変調器１４の入力と相似形になり、入力電流は正弦波になる。

ここで、もし何らかの理由により出力電圧Ｅｏが下がった場合には、出力電圧検出オペアンプ１１ａは、出力電圧Ｅｏの低下に応じて出力電圧を上昇させる。そして、可変利得増幅器１５ａは、出力電圧検出オペアンプ１１ａの出力電圧の上昇により利得を低下させて比較入力信号を出力し、パルス幅変調器１４は、可変利得増幅器１５ａからの比較入力信号の低下によりパルス信号の平均のデューティーサイクルＤを大きくする（図３に示す出力１の場合）。このため、スイッチＱ１のオンしている時間の割合が大きくなり、入力電流が増加するので、出力電圧Ｅｏが上昇して、出力電圧Ｅｏが一定に保持される。このときの各部の波形を図１２に示した。このような実施例６においても、実施例１の効果と同様な効果が得られる。

図１３は実施例７の力率改善回路を示す構成図である。図１３に示す力率改善回路では、制御回路１０ｅが、可変利得増幅器としての除算器１７、出力電圧検出オペアンプ１１、パルス幅変調器１４を有して構成される。

除算器１７は、電流検出抵抗Ｒｓｈで検出された電流に比例した電圧を出力電圧検出オペアンプ１１の出力電圧で除算する。ここでは、パルス幅変調器１４は、例えば図４（ａ）に示すような特性を有するものとする。

このような構成によれば、除算器１７には、図１４に示すような「除算器入力１」として、出力電圧検出オペアンプ１１の出力電圧（直流電圧）が入力され、「除算器入力２」として、電流検出抵抗Ｒｓｈで検出された電流に比例した電圧Ｖｒｓｈが入力される。そして、除算器１７は、（−１×「除算器入力２」÷「除算器入力１」）を演算して、図１４に示す「除算器出力」を出力する。

パルス幅変調器１４は、図４（ａ）に示すような特性を有するので、スイッチＱ１のデューティーサイクルは、図１４に示すようになる。このような実施例７においても、実施例１の効果と同様な効果が得られる。

なお、図１３の除算器の入力１と入力２とを入れ替えて、図１３の除算器が（−１×「除算器入力１」÷「除算器入力２」）を演算しても良い。この場合、「除算器入力１」の電流波形は正弦波ではないが、高調波規制の値をクリアできる。

図１５は実施例８の力率改善回路を示す構成図である。実施例８の力率改善回路は、昇圧形のブリッジコンバータに適用した例である。力率改善回路は、交流電源Ｖａｃと昇圧リアクトルＬ１との直列回路と、この直列回路の両端に接続され、ダイオードＤ１とダイオードＤ２とスイッチＱ１とスイッチＱ２とからなるブリッジ回路と、ダイオードＤ１とダイオードＤ２との接続点とスイッチＱ１とスイッチＱ２との接続点とに接続された平滑コンデンサＣｏと、平滑コンデンサＣｏに並列に接続された負荷Ｒｏを有している。

また、力率改善回路は、交流電源Ｖａｃの交流電流を検出する変流器（ＣＴ）１９と、変流器１９からの交流電流を整流する全波整流回路Ｂと、制御回路１０ａを有している。

このように構成された実施例８の力率改善回路によれば、全波整流回路Ｂは、変流器１９で検出した交流電流を整流し、電流信号として半サイクルの正弦波を可変利得増幅器１５に出力する。可変利得増幅器１５は、増幅された出力を図４（ｂ）の特性を有するパルス幅変調器１４に出力する。パルス幅変調器１４は、パルス信号をスイッチＱ１，Ｑ２に印加して、スイッチＱ１，Ｑ２を同時にオン／オフさせる。２つのスイッチＱ１，Ｑ２が同時にオンすると、Ｖａｃ→Ｌ１→Ｑ１→Ｑ２→Ｖａｃ又はＶａｃ→Ｑ２→Ｑ１→Ｌ１→Ｖａｃと電流が流れて、昇圧リアクトルＬ１にエネルギーが蓄えられる。

次に、２つのスイッチＱ１，Ｑ２が同時にオフすると、電流の流れる方向によって、昇圧リアクトルＬ１に蓄えられたエネルギーがダイオードＤ１，Ｄ２のどちらかを通りコンデンサＣoに充電される。この実施例８の場合でも、変流器１９の電流を整流した波形と、パルス幅変調器１４の入力電圧の波形は同じ波形になるので、入力電流を正弦波にすることができる。

図１６は実施例９の力率改善回路を示す構成図である。図１９に示す力率改善回路は、絶縁形のコンバータに適用した例である。交流電源Ｖａｃの交流電圧を整流した全波整流回路Ｂの両端には、昇圧リアクトルＬ１とスイッチＱ１とスイッチＱ３と電流検出抵抗Ｒｓｈとの直列回路が接続されている。昇圧リアクトルＬ１とスイッチＱ１との接続点とスイッチＱ３と電流検出抵抗Ｒｓｈとの接続点とにはスイッチＱ２とスイッチＱ４との直列回路が接続されている。スイッチＱ１とスイッチＱ３との接続点とスイッチＱ２とスイッチＱ４との接続点にはトランスＴの１次巻線５ａが接続されている。

トランスＴの２次巻線５ｂと３次巻線５ｃとの直列回路の両端には、ダイオードＤｏ１とダイオードＤｏ２との直列回路が接続され、２次巻線５ｂと３次巻線５ｃとの接続点とダイオードＤｏ１とダイオードＤｏ２との接続点とには、平滑コンデンサＣｏが接続されている。平滑コンデンサＣｏの両端には負荷Ｒｏが接続されている。

制御回路１０ｆは、出力電圧検出オペアンプ１１、可変利得増幅器１５、パルス幅変調器１４、パルス幅変調器１４のクロックを入力するフリップフロップ（ＦＦ）２１、ＦＦ２１の一方の出力Ｑとパルス幅変調器１４のパルス信号とを入力するナンド回路２２、ＦＦ２１の他方の出力（出力Ｑの反転出力）とパルス幅変調器１４のパルス信号とを入力するナンド回路２３を有して構成される。ＦＦ２１、ナンド回路２２，２３は、本発明のスイッチ制御手段を構成する。

次に、このように構成された実施例９の動作を図１７に示す各部の波形を参照しながら説明する。

まず、可変利得増幅器１５には、電流検出抵抗Ｒｓｈで検出した電流に比例した電圧と出力電圧検出オペアンプ１１から出力電圧として直流電圧とが入力される。そして、可変利得増幅器１５の出力は、パルス幅変調器１４に入力され、パルス幅変調器１４の出力は、ＦＦ２１に出力される。

また、パルス幅変調器１４からクロックがＦＦ２１に出力され、ＦＦ２１がドライブされる。そして、ＦＦ２１の一方の出力Ｑとパルス幅変調器１４のパルス信号とがナンド回路２２に入力され、ＦＦ２１の他方の出力（出力Ｑの反転出力）とパルス幅変調器１４のパルス信号とがナンド回路２３に入力される。

ナンド回路２２の出力は、スイッチＱ３のゲート及びハイサイドドライバ２５ｂを介してスイッチＱ２のゲートに印加される。ナンド回路２３の出力は、スイッチＱ４のゲート及びハイサイドドライバ２５ａを介してスイッチＱ１のゲートに印加される。

次に、図１７を参照しながら、スイッチＱ１〜Ｑ４のオン／オフ動作を説明する。

まず、時刻ｔ_０において、ナンド回路２３の出力によりスイッチＱ１とスイッチＱ４とが同時にオンし、ナンド回路２２の出力によりスイッチＱ２とスイッチＱ３とが同時にオンする。このため、スイッチＱ１，Ｑ４の電圧は、ゼロとなり、スイッチＱ２，Ｑ３の電圧もゼロとなる。このとき、Ｂ→Ｌ１→Ｑ１→Ｑ３→Ｒｓｈ→Ｂと電流が流れる。また、Ｂ→Ｌ１→Ｑ２→Ｑ４→Ｒｓｈ→Ｂと電流が流れる。

次に、時刻ｔ_１において、ナンド回路２２の出力によりスイッチＱ２とスイッチＱ３とが同時にオフする。このため、スイッチＱ２，Ｑ３の電圧が上昇し、電流がゼロとなる。このとき、Ｂ→Ｌ１→Ｑ１→５ａ→Ｑ４→Ｒｓｈ→Ｂと電流が流れて、スイッチＱ１，Ｑ４の電流が増加する。

次に、時刻ｔ_２において、ナンド回路２２の出力によりスイッチＱ２とスイッチＱ３とが同時にオンする。このため、スイッチＱ２，Ｑ３の電圧はゼロとなる。即ち、このときの動作は、時刻ｔ_０の動作と同じである。時刻ｔ_１〜時刻ｔ_２においては、５ｃ→Ｄｏ２→Ｃｏ→５ｃと電流が流れて、負荷Ｒｏに直流電力が供給される。

次に、時刻ｔ_３において、ナンド回路２３の出力によりスイッチＱ１とスイッチＱ４とが同時にオフする。このため、スイッチＱ１，Ｑ４の電圧は、上昇し、電流がゼロとなる。このとき、Ｂ→Ｌ１→Ｑ２→５ａ→Ｑ３→Ｒｓｈ→Ｂと電流が流れて、スイッチＱ２，Ｑ３の電流が増加する。時刻ｔ_３〜時刻ｔ_４においては、５ｂ→Ｄｏ１→Ｃｏ→５ｂと電流が流れて、負荷Ｒｏに直流電力が供給される。

また、このような実施例９においても、実施例１の効果と同様な効果が得られる。

（可変利得増幅器の具体例）
図１８は可変利得増幅器の一例を示す構成図である。図１８（ａ）は可変利得増幅器の原理を示したもので、抵抗Ｒ１とこの抵抗Ｒ１に直列に接続された利得調整用の可変抵抗Ｒｖとからなり、抵抗Ｒ１の一端が接続された入力端子５１に入力信号が入力され、抵抗Ｒ１と可変抵抗Ｒｖとの接続点から出力端子５２に出力を取り出す。この場合には、利得は１未満である。

図１８（ｂ）の例は図１８（ａ）に示すものを具体化したもので、ドレインとソースとゲートとを有しゲートに印加される電圧により抵抗値が変化するＦＥＴＱ５と、ＦＥＴＱ５のドレインに一端が接続された抵抗Ｒ１とを有し、抵抗Ｒ１の他端に接続された入力端子５１に電流検出抵抗Ｒｓｈで検出された電流に比例した電圧が入力され、ＦＥＴＱ５のゲート端子５３に出力電圧検出オペアンプ１１の誤差電圧が印加され、抵抗Ｒ１とＦＥＴＱ５のドレインとの接続点から出力端子５２に出力を取り出す。

このようにＦＥＴＱ５のゲートに入力された電圧の値によりＦＥＴＱ５の抵抗値が変化するので、利得が変化する。

図１９は可変利得増幅器の他の一例を示す構成図である。図１９（ａ）は可変利得増幅器の原理を示したもので、可変抵抗Ｒｖとこの可変抵抗Ｒｖの一端に反転端子が接続されたオペアンプ３１とからなる。オペアンプ３１の反転端子と出力端子には帰還抵抗Ｒ２が接続され、非反転端子は接地されている。可変抵抗Ｒｖの一端に接続された入力端子５１に入力信号が入力され、出力端子５２から出力を取り出す。このときの利得は、Ｒ２／Ｒｖである。

図１９（ｂ）の例は図１９（ａ）に示すものを具体化したもので、ドレインとソースとゲートとを有しゲートに印加される電圧により抵抗値が変化するＦＥＴＱ６と、ＦＥＴＱ６のドレインに反転端子が接続され且つ該反転端子と出力端子とに帰還抵抗Ｒ２が接続されたオペアンプ３１とを有し、ＦＥＴＱ６のソースに接続された入力端子５１に電流検出抵抗Ｒｓｈで検出された電流に比例した電圧が入力され、ＦＥＴＱ６のゲート端子５３に出力電圧検出オペアンプ１１の誤差電圧が印加され、出力端子５２に出力を取り出す。

このようにＦＥＴＱ６のゲートに入力された電圧の値によりＦＥＴＱ６の抵抗値が変化するので、利得が大きく変化する。

図２０は可変利得増幅器に用いられるＦＥＴの特性を示す図である。図２０には、ＦＥＴのドレイン電圧Ｖｄとドレイン電流Ｉｄとの特性を示し、その特性がゲート−ソース間電圧Ｖｇｓの変化により変化している。即ち、ＦＥＴは、ゲート信号の大きさによりグラフの傾きが変わり抵抗値が変化する。

なお、本発明は、実施例１乃至実施例９に限定されるものではない。電流検出は、入力電流だけでなく、ＦＥＴ等のスイッチの電流や整流ダイオードの電流でも可能であり、その電流の平均値やピーク値や実効値などで検出しても良い。この場合、入力電流が正確な正弦波にならない場合もあるが、高調波規制の規格値はクリアできる値にすることができる。

また、パルス幅変調器１４は、周波数固定のパルス幅変調だけでなく、例えばオン幅一定のオフ幅制御でも、オフ幅が一定でオン幅が変化するオン幅制御でも、オン幅とオフ幅と周波数とも変化するようなものでも、オンとオフの比率が変化するものであれば良い。また、本発明は、実施例１乃至実施例９の２以上の実施例を組み合わせても良い。

本発明は、ＡＣ−ＤＣ変換型の電源回路に適用可能である。

実施例１の力率改善回路を示す構成図である。実施例１の力率改善回路内の制御回路に設けられたパルス幅変調器を示す構成図である。パルス幅変調器の入出力波形を示す図である。パルス幅変調器の入出力特性の１例を示す図である。実施例１の力率改善回路の各部の波形を示す図である。実施例１の力率改善回路の入力電圧と入力電流の波形を示す図である。実施例２の力率改善回路を示す構成図である。実施例３の力率改善回路を示す構成図である。実施例４の力率改善回路を示す構成図である。実施例５の力率改善回路を示す構成図である。実施例６の力率改善回路を示す構成図である。実施例６の力率改善回路の各部の波形を示す図である。実施例７の力率改善回路を示す構成図である。実施例７の力率改善回路の各部の波形を示す図である。実施例８の力率改善回路を示す構成図である。実施例９の力率改善回路を示す構成図である。実施例９の力率改善回路の各部の波形を示す図である。可変利得増幅器の一例を示す構成図である。可変利得増幅器の他の一例を示す構成図である。可変利得増幅器に用いられるＦＥＴの特性を示す図である。従来の力率改善回路の構成図である。

符号の説明

Ｖａｃ交流電源
Ｂ全波整流回路
１０，１０ａ〜１０ｆ制御回路
１１出力電圧検出オペアンプ（誤差電圧生成手段）
１２乗算器
１３電流検出アンプ
１４パルス幅変調器（パルス幅制御手段）
１５可変利得増幅器（可変利得増幅手段）
１６ピーク検出器（ピーク検出手段）
１７除算器
１９変流器（ＣＴ）（電流検出手段）
２１ＦＦ（フリップフロップ）
２２，２３ナンド回路
２５ａ，２５ｂハイサイドドライバ
１４１三角波発振器
１４２コンパレータ
Ｑ１〜Ｑ４スイッチ
Ｄｏ，Ｄ１，Ｄ２，Ｄｏ１，Ｄｏ２ダイオード
Ｌ１昇圧リアクトル
Ｃｏ平滑コンデンサ
Ｒｏ負荷
Ｒｓｈ電流検出抵抗（電流検出手段）
Ｔトランス
５ａ１次巻線（ｎ１）
５ｂ２次巻線（ｎ２）
５ｃ３次巻線（ｎ３）

Claims

交流電源の交流電源電圧を整流回路で整流した整流電圧を昇圧リアクトルと主スイッチとの直列回路に入力して前記主スイッチによりオン／オフして前記交流電源の力率を改善するとともに、整流平滑回路により直流の出力電圧を得る力率改善回路であって、
前記整流回路の出力に流れる電流を検出する電流検出手段と、
前記出力電圧と基準電圧との誤差を増幅して誤差電圧を生成する誤差電圧生成手段と、
前記誤差電圧生成手段の誤差電圧の値に応じて利得を可変することにより前記電流検出手段で検出された電流に比例した電圧を増幅する可変利得増幅手段と、
前記可変利得増幅手段の出力信号と基準三角波信号とを入力し、該出力信号の値と(１−Ｄ(デューティーサイクル))の値とが比例する関係にあるパルス信号を生成し、該パルス信号を前記主スイッチに印加して前記出力電圧を所定電圧に制御するパルス幅制御手段と、
を有することを特徴とする力率改善回路。
前記電流検出手段は、ピーク手段を有し、
前記ピーク検出手段は、前記主スイッチに流れる電流のピーク値をサンプリングして各ピーク値を結ぶ電流波形を生成し、該電流波形を前記整流回路の出力に流れる電流波形として出力することを特徴とする請求項１記載の力率改善回路。
前記可変利得増幅手段は、前記電流検出手段で検出された電流に比例した電圧を前記誤差電圧で除算する除算器からなることを特徴とする請求項１又は請求項２記載の力率改善回路。
前記整流平滑回路は、前記主スイッチの両端に接続されたコンデンサとダイオードとの第１直列回路と、前記ダイオードの両端に接続されたリアクトルと平滑コンデンサとの第２直列回路とからなることを特徴とする請求項１乃至請求項３のいずれか１項記載の力率改善回路。
前記整流平滑回路は、前記主スイッチの両端に接続されたコンデンサとリアクトルとの第１直列回路と、前記リアクトルの両端に接続されたダイオードと平滑コンデンサとの第２直列回路とからなることを特徴とする請求項１乃至請求項３のいずれか１項記載の力率改善回路。
交流電源と昇圧リアクトルとの第１直列回路と、この第１直列回路の両端に接続され、第１ダイオードと第２ダイオードと第１スイッチと第２スイッチとからなるブリッジ回路と、前記第１ダイオードと前記第２ダイオードとの接続点と前記第１スイッチと前記第２スイッチとの接続点とに接続された平滑コンデンサとを有し、前記第１スイッチ及び前記第２スイッチを同時にオン／オフして前記交流電源の力率を改善するとともに、直流の出力電圧を得る力率改善回路であって、
前記交流電源の交流電源電流を検出する電流検出手段と、
前記電流検出手段で検出された交流電源電流を整流する整流回路と、
前記出力電圧と基準電圧との誤差を増幅して誤差電圧を生成する誤差電圧生成手段と、
前記誤差電圧生成手段の誤差電圧の値に応じて利得を可変することにより前記整流回路で整流された電流に比例した電圧を増幅する可変利得増幅手段と、
前記可変利得増幅手段の出力信号と基準三角波信号とを入力し、該出力信号の値と(１−Ｄ(デューティーサイクル))の値とが比例する関係にあるパルス信号を生成し、該パルス信号を前記第１スイッチ及び前記第２スイッチに印加して前記出力電圧を所定電圧に制御するパルス幅制御手段と、
を有することを特徴とする力率改善回路。
交流電源の交流電源電圧を整流した整流回路の両端に接続され、昇圧リアクトルと第１スイッチと第３スイッチと電流検出手段との第１直列回路と、前記昇圧リアクトルと前記第１スイッチとの接続点と前記第３スイッチと前記電流検出手段との接続点とに接続され、第２スイッチと第４スイッチとの第２直列回路と、前記第１スイッチと前記第３スイッチとの接続点と前記第２スイッチと前記第４スイッチとの接続点に接続されたトランスの１次巻線と、前記トランスの２次側の出力巻線の電圧を整流平滑する整流平滑回路とを有し、前記第１スイッチ乃至前記第４スイッチをオン／オフして前記交流電源の力率を改善するとともに、直流の出力電圧を得る力率改善回路であって、
前記出力電圧と基準電圧との誤差を増幅して誤差電圧を生成する誤差電圧生成手段と、
前記誤差電圧生成手段の誤差電圧の値に応じて利得を可変することにより前記電流検出手段で検出された電流に比例した電圧を増幅する可変利得増幅手段と、
前記可変利得増幅手段の出力信号と基準三角波信号とを入力し、該出力信号の値と(１−Ｄ(デューティーサイクル))の値とが比例する関係にあるパルス信号を生成するパルス幅制御手段と、
前記パルス信号を反転したパルス反転信号を生成し、前記パルス信号又は前記パルス反転信号の一方を前記第２スイッチ及び前記第３スイッチに印加し、前記パルス信号又は前記パルス反転信号の他方を前記第１スイッチ及び前記第４スイッチに印加して、前記第１スイッチ乃至前記第４スイッチをオン／オフ制御することにより前記出力電圧を所定電圧に制御するスイッチ制御手段と、
を有することを特徴とする力率改善回路。
前記可変利得増幅手段は、第１主電極と第２主電極と制御電極とを有し前記制御電極に印加される電圧により抵抗値が変化する半導体素子と、この半導体素子の前記第１主電極に一端が接続された固定抵抗とを有し、前記固定抵抗の他端に前記電流検出手段で検出された電流に比例した電圧が入力され、前記半導体素子の前記制御電極に前記誤差電圧生成手段の誤差電圧が印加されることを特徴とする請求項１乃至請求項７のいずれか１項記載の力率改善回路。
前記可変利得増幅手段は、第１主電極と第２主電極と制御電極とを有し前記制御電極に印加される電圧により抵抗値が変化する半導体素子と、この半導体素子の前記第１主電極に反転端子が接続され且つ該反転端子と出力端子とに帰還抵抗が接続された演算増幅器とを有し、前記半導体素子の前記第２主電極に前記電流検出手段で検出された電流に比例した電圧が入力され、前記半導体素子の前記制御電極に前記誤差電圧生成手段の誤差電圧が印加されることを特徴とする請求項１乃至請求項７のいずれか１項記載の力率改善回路。