KR101268162B1

KR101268162B1 - 전원 회로

Info

Publication number: KR101268162B1
Application number: KR1020120032896A
Authority: KR
Inventors: 유끼오 다까하시
Original assignee: 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨
Priority date: 2011-03-31
Filing date: 2012-03-30
Publication date: 2013-05-27
Also published as: CN105281589A; KR20120112204A; JP2012217247A; CN102739079A; US9048751B2; US20120250381A1; CN102739079B; CN105281589B

Abstract

제로 크로스 검지 회로 및 마이크로컴퓨터를 사용하지 않고 부분 스위칭 방식의 PFC 제어를 행하는 것이 가능한 전원 회로를 제공한다. 교류 전원으로부터 목적 레벨의 직류 전압을 생성하는 전원 회로는, 교류 전압을 정류한 정류 전압을 출력하는 정류 회로와, 정류 전압이 인가되는 인덕터와, 인덕터에 직렬로 접속되고, 온으로 되면 인덕터에 흐르는 인덕터 전류를 증가시키는 트랜지스터와, 인덕터에 직렬로 접속되고, 트랜지스터가 오프로 되면 인덕터 전류를 출력하는 다이오드와, 다이오드로부터의 전류가 충전되고, 직류 전압을 생성하는 콘덴서와, 인덕터 전류를 검출하는 검출 회로와, 직류 전압에 따른 귀환 전압 및 검출된 인덕터 전류가 입력되고, 검출된 인덕터 전류가 귀환 전압에 따른 기준 전류보다 작은 경우, 직류 전압의 레벨이 목적 레벨이 되는 동시에 인덕터 전류가 기준 전류가 되도록 트랜지스터의 스위칭을 행하고, 검출된 인덕터 전류가 기준 전류보다 큰 경우, 트랜지스터의 스위칭을 정지하는 스위칭 제어 회로를 구비하고, 목적 레벨은, 정류 전압이 상승되었을 때에 다이오드가 온으로 되는 레벨이며, 인덕터 및 콘덴서의 각각은, 정류 전압이 상승되어 다이오드가 온으로 되었을 때, 직류 전압의 레벨이 목적 레벨인 경우의 기준 전류보다 큰 인덕터 전류를 흘리는 인덕턴스값 및 용량값을 갖는다.

Description

전원 회로{POWER SUPPLY CIRCUIT}

본 발명은, 전원 회로에 관한 것이다.

AC-DC 컨버터에서는, 일반적으로 교류 전압에 따른 전압이 인가되는 트랜지스터가 스위칭됨으로써, 목적 레벨의 직류 전압이 생성된다. 또한, AC-DC 컨버터에 있어서의 PFC(Power Factor Correction : 역률 개선) 제어의 방식으로서는, 저렴하지만 주파수 특성이 나쁜 인덕터(예를 들어, 규소 동판 리액터)를 사용하는 방법으로서 부분 스위칭 방식이 알려져 있다(예를 들어, 특허 문헌 1 참조).

일본 특허 출원 공개 제2000-224858호 공보

부분 스위칭 방식에서는, AC-DC 컨버터에 입력되는 교류 전압의 피크 부근에서 트랜지스터의 스위칭이 정지된다. 그리고, AC-DC 컨버터가, 부분 스위칭 방식을 행하기 위해서는 제로 크로스 검지 회로 및 마이크로컴퓨터가 필요하였다.

본 발명은 상기 과제를 감안하여 이루어진 것이며, 제로 크로스 검지 회로 및 마이크로컴퓨터를 사용하지 않고 부분 스위칭 방식의 PFC 제어를 행하는 것이 가능한 전원 회로를 제공하는 것을 목적으로 한다.

상기 목적을 구성하기 위해, 본 발명의 하나의 측면에 관한 교류 전압으로부터 목적 레벨의 직류 전압을 생성하는 전원 회로는, 상기 교류 전압을 정류한 정류 전압을 출력하는 정류 회로와, 상기 정류 전압이 인가되는 인덕터와, 상기 인덕터에 직렬로 접속되고, 온으로 되면 상기 인덕터에 흐르는 인덕터 전류를 증가시키는 트랜지스터와, 상기 인덕터에 직렬로 접속되고, 상기 트랜지스터가 오프로 되면 상기 인덕터 전류를 출력하는 다이오드와, 상기 다이오드로부터의 전류가 충전되고, 상기 직류 전압을 생성하는 콘덴서와, 상기 인덕터 전류를 검출하는 검출 회로와, 상기 직류 전압에 따른 귀환 전압 및 검출된 상기 인덕터 전류가 입력되고, 검출된 상기 인덕터 전류가 상기 귀환 전압에 따른 기준 전류보다 작은 경우, 상기 직류 전압의 레벨이 상기 목적 레벨이 되는 동시에 상기 인덕터 전류가 상기 기준 전류가 되도록 상기 트랜지스터의 스위칭을 행하고, 검출된 상기 인덕터 전류가 상기 기준 전류보다 큰 경우, 상기 트랜지스터의 스위칭을 정지하는 스위칭 제어 회로를 구비하고, 상기 목적 레벨은, 상기 정류 전압이 상승되었을 때에 상기 다이오드가 온으로 되는 레벨이며, 상기 인덕터 및 상기 콘덴서의 각각은, 상기 정류 전압이 상승되어 상기 다이오드가 온으로 되었을 때에, 상기 직류 전압의 레벨이 상기 목적 레벨인 경우의 상기 기준 전류보다 큰 상기 인덕터 전류를 흘리는 인덕턴스값 및 용량값을 갖는 것을 특징으로 한다.

제로 크로스 검지 회로 및 마이크로컴퓨터를 사용하지 않고 부분 스위칭 방식의 PFC 제어를 행하는 것이 가능한 전원 회로를 제공할 수 있다.

도 1은 본 발명의 제1 실시 형태인 전원 회로(10)의 구성을 도시하는 도면이다.
도 2는 제어 IC(24)의 구성의 일례를 나타내는 도면이다.
도 3은 귀환 전압 Vfb가 변화되었을 때의 기준 전압 Vref3의 파형을 설명하기 위한 도면이다.
도 4는 전원 회로(10)의 동작을 설명하기 위한 도면이다.
도 5는 본 발명의 제2 실시 형태인 전원 회로(11)의 구성을 도시하는 도면이다.
도 6은 제어 IC(25)의 구성의 일례를 나타내는 도면이다.
도 7은 제어 IC(25)의 주요한 파형을 나타내는 도면이다.
도 8은 전원 회로(11)의 동작을 설명하기 위한 도면이다.

본 명세서 및 첨부 도면의 기재에 의해, 적어도 이하의 사항이 명확하게 된다.

<<제1 실시 형태[전원 회로(10)]>>

도 1은, 본 발명의 제1 실시 형태인 전원 회로(10)의 구성을 도시하는 도면이다. 전원 회로(10)는, 교류 전압 Vac로부터, 교류 전압 Vac의 피크 레벨보다 낮은 목적 레벨의 출력 전압 Vout(직류 전압)를 생성하고, 부하(15)를 구동하는 AC-DC 컨버터이다. 전원 회로(10)는, 전파 정류 회로(20), 승압 회로(21), 기준 전압 회로(22), 오차 증폭 회로(23), 제어 IC(Integrated Circuit)(24) 및 저항(30 내지 34)을 포함하여 구성된다.

전파 정류 회로(20)는, 입력받은 교류 전압 Vac를 전파 정류하고, 정류 전압 Vrec를 출력한다.

승압 회로(21)는, 소위 승압형 초퍼 회로이며, 인덕터(40), 트랜지스터(41), 다이오드(42) 및 콘덴서(43)를 포함하여 구성된다.

인덕터(40)의 일단부에는 정류 전압 Vrec가 인가되고, 타단부는 다이오드(41)의 애노드에 접속된다. 또한, 인덕터(40)에 흐르는 전류를 인덕터 전류 IL로 한다.

트랜지스터(41)는, 인덕터(40)에 직렬로 접속된 IGBT(Insulated gate bipolar transistor) 등의 파워 트랜지스터이다. 트랜지스터(41)의 콜렉터 전극은 인덕터(40)에 접속되고, 에미터 전극은 접지되어 있기 때문에, 트랜지스터(41)가 온으로 되면 인덕터 전류 IL은 증가한다.

다이오드(42)는, 인덕터(40)에 직렬로 접속되고, 트랜지스터(41)가 오프로 되면, 트랜지스터(41)의 온 기간에 여기된 인덕터 전류 IL을 콘덴서(43)에 공급한다.

콘덴서(43)는, 다이오드(42)로부터 출력되는 인덕터 전류 IL로 충전되고, 직류의 출력 전압 Vout를 생성한다.

기준 전압 회로(22)(전압 생성 회로)는, 출력 전압 Vout의 기준이 되는 기준 전압 Vref1을 생성하는 회로이며, 다이오드(50), 콘덴서(51), 제너 다이오드(52), 및 저항(53, 54)을 포함하여 구성된다.

다이오드(50) 및 콘덴서(51)는, 정류 전압 Vrec를 정류하고, 평활화하는 정류 평활 회로이다. 이로 인해, 콘덴서(51)의 충전 전압 Vc는, 정류 전압 Vrec의 피크 레벨로부터, 다이오드(50)의 순방향 전압만큼 낮은 레벨이 된다. 즉, 정류 전압 Vrec의 피크 레벨(최대 레벨)을 "Vpk"로 하고, 다이오드(50)의 순방향 전압을 "Vf1"로 하면, 충전 전압 Vc는,

이 된다.

제너 다이오드(52)의 캐소드에는, 충전 전압 Vc가 인가되고, 애노드는 저항(53, 54)을 통하여 접지되어 있다. 이로 인해, 제너 다이오드(52)의 제너 전압을 "Vz"로 하면, 제너 다이오드(52)의 애노드에 발생하는 기준 전압 Vref1은,

가 된다. 또한, 전압 "Vf1+Vz"는 소정의 값이다. 이로 인해, 기준 전압 Vref1은, 피크 레벨 Vpk로부터, 소정 레벨만큼 낮은 레벨의 전압이 된다.

저항(53, 54)은, 기준 전압 Vref1을 분압하는 분압 회로(제1 분압 회로)이며, 저항(53)의 저항값을 "R1", 저항(54)의 저항값을 "R2"로 하면, 분압 전압 V1은,

이 된다.

저항(30, 31)은, 출력 전압 Vout를 분압하는 분압 회로(제2 분압 회로)이며, 저항(30)의 저항값을 "R3", 저항(54)의 저항값을 "R4"로 하면, 분압 전압 V2는,

가 된다. 또한, 본 실시 형태에서는, 수학식 3의 분압비 "R2/R1+R2"와, 수학식 4의 분압비 "R4/R3+R4"가 동등해지도록, 저항값 R1 내지 R4가 정해져 있다.

오차 증폭 회로(23)는, 전압 V1, V2에 기초하여, 기준 전압 Vref1과 출력 전압 Vout의 오차를 증폭시키는 회로이며, 연산 증폭기(60), 저항(61) 및 콘덴서(62)를 포함하여 구성된다. 또한, 오차 증폭 회로(23) 및 저항(30, 31)은, 오차 전압 생성 회로에 상당하다.

연산 증폭기(60)의 반전 입력 단자에는 전압 V1이 인가되고, 비 반전 입력 단자에는 전압 V2가 인가되어 있다. 또한, 연산 증폭기(60)의 반전 입력 단자와, 출력 단자 사이에는, 저항(61) 및 콘덴서(62)가 접속되어 있다. 이로 인해, 오차 증폭 회로(23)는, 전압 V1 및 전압 V2의 오차를 적분한다. 그리고, 오차 증폭 회로(23)는, 전압 V1 및 전압 V2의 오차에 따른 오차 전압을, 제어 IC(24)로 귀환되는 귀환 전압 Vfb로서 출력한다.

저항(32, 33)은, 정류 전압 Vrec를 분압하는 분압 회로이며, 분압 전압 Vd를 생성한다.

저항(34)(검출 회로)은, 인덕터 전류 IL을 검출하는 전류 검출 저항이다. 저항(34)은, 트랜지스터(41)가 온일 때의 콜렉터 전류나, 트랜지스터(41)가 오프일 때에 다이오드(42), 부하(15), 콘덴서(43) 등을 통하여 흐르는 전류를 검출할 수 있도록, 트랜지스터(41)의 에미터 전극과, 전파 정류 회로(20) 사이에 설치되어 있다. 또한, 인덕터 전류 IL은, 트랜지스터(41)가 스위칭되는 스위칭 주파수에 따른 리플 성분을 포함한다. 이로 인해, 저항(34)에 의해 검출되는 전압 Vr에도, 인덕터 전류 IL과 마찬가지의 리플 성분이 포함되게 된다. 또한, 저항(34)에는 그라운드로부터의 인덕터 전류 IL이 정류 회로(20)에 흐르기 때문에, 전압 Vr은 부전압으로 된다.

제어 IC(24)는, 단자 AC, FB, IS, OUT를 포함하는 역률 개선 제어 IC이며, 분압 전압 Vd, 귀환 전압 Vfb 및 전압 Vr에 기초하여, 트랜지스터(41)의 스위칭을 제어한다. 또한, 분압 전압 Vd, 귀환 전압 Vfb 및 전압 Vr의 각각은, 단자 AC, FB, IS에 인가된다.

여기서, 제어 IC(24)의 구성의 일례에 대해서, 도 2를 참조하면서 설명한다.

제어 IC(24)(스위칭 제어 회로)는, "멀티 플라이어 방식"의 PFC 제어 IC이며, 적분 회로(80), 오차 증폭 회로(81), 승산 회로(82) 및 구동 회로(83)를 포함하여 구성된다.

적분 회로(80)는, 리플 성분이 제거된 인덕터 전류 IL(소위, 인덕터 전류 IL의 평균 전류 Iav)을 나타내는 전압 Vs를, 전압 Vr에 기초하여 출력한다. 구체적으로는, 적분 회로(82)는, 전압 Vr이 포함되는 리플 성분을 제거하기 위해 전압 Vr을 적분하고, 적분 결과를 반전시켜 출력한다.

오차 증폭 회로(81)는, 귀환 전압 Vfb 및 기준 전압 Vref2의 오차에 따른 전압 Ve를 생성하는 회로이며, 콘덴서(90), 연산 증폭기(91)를 포함하여 구성된다. 연산 증폭기(91)는, 단자 FB에 인가되는 귀환 전압 Vfb와, 기준 전압 Vref2의 오차에 따라서 콘덴서(90)를 충방전한다. 이로 인해, 콘덴서(90)에는, 귀환 전압 Vfb 및 기준 전압 Vref2의 오차에 따른 전압 Ve가 생성된다. 또한, 귀환 전압 Vfb는, 연산 증폭기(91)의 반전 입력 단자에 인가되고, 기준 전압 Vref2는, 비 반전 입력 단자에 인가되어 있다. 이로 인해, 귀환 전압 Vfb가 상승되면 전압 Ve는 낮아지고, 귀환 전압 Vfb가 저하되면 전압 Ve는 높아진다.

승산 회로(82)는, 인덕터 전류 IL에 있어서의 평균 전류 Iav의 기준이 되는 기준 전류 Iref를 나타내는 기준 전압 Vref3을 생성한다. 구체적으로는, 승산 회로(82)는, 정류 전압 Vrec와 마찬가지로 변화하는 분압 전압 Vd 및 전압 Ve를 승산하고, 승산 결과를 기준 전압 Vref3으로서 출력한다. 이로 인해, 예를 들어 도 3에 도시하는 바와 같이, 귀환 전압 Vfb가 상승되어 전압 Ve가 낮아지면, 기준 전압 Vref3은 저하한다. 한편, 귀환 전압 Vfb가 저하되어 전압 Ve가 높아지면, 기준 전압 Vref3은 상승한다. 따라서, 인덕터 전류 IL에 있어서의 평균 전류 Iav의 기준이 되는 기준 전류 Iref는, 귀환 전압 Vfb가 높아지면 감소되고, 귀환 전압 Vfb가 낮아지면 증가된다.

구동 회로(83)는, PWM(Pulse Width Modulation) 변조된 구동 신호(83)를 생성하는 일반적인 회로이며, 예를 들어, 삼각파 발진 회로나 콤퍼레이터 등(도시하지 않음)을 포함하여 구성된다. 구동 회로(83)는, 전압 Vs가 기준 전압 Vref3보다 낮은 경우, 즉 인덕터 전류 IL의 평균 전류 Iav가 기준 전류 Iref보다 작은 경우, 트랜지스터(41)의 스위칭을 행한다. 한편, 구동 회로(83)는, 전압 Vs가 기준 전압 Vref3보다 높은 경우, 즉 인덕터 전류 IL의 평균 전류 Iav가 기준 전류 Iref보다 큰 경우, 트랜지스터(41)의 스위칭을 정지한다. 또한, 구동 회로(83)는, 단자 OUT를 통하여 구동 신호 Vdr을 출력함으로써, 트랜지스터(41)를 온, 오프한다.

그런데, 도 1에 도시하는 전원 회로(10)에서는, 트랜지스터(41)가 온될 때마다 인덕터 전류 IL은 증가한다. 이로 인해, 전압 Vs가 기준 전압 Vref3보다 낮은 경우에 트랜지스터(41)의 스위칭이 행해지면, 인덕터 전류 IL은 증가하고 전압 Vs는 상승한다. 한편, 전압 Vs가 기준 전압 Vref3보다 높은 경우에 트랜지스터(41)의 스위칭이 정지되면, 인덕터 전류 IL은 감소하고 전압 Vs는 저하한다. 따라서, 전원 회로(10)에서는, 전압 Vs가 기준 전압 Vref3에 일치하도록 트랜지스터(41)의 스위칭이 제어된다. 즉, 전원 회로(10)에서는, 인덕터 전류 IL의 평균 전류 Iav가, 기준 전류 Iref에 일치하도록 제어되게 된다.

또한, 전원 회로(10)에 있어서, 전압 V2가 전압 V1보다 높은 경우, 귀환 전압 Vfb가 높아지므로, 기준 전류 Iref가 감소된다. 이 결과, 기준 전압 Iref와 일치하는 인덕터 전류 IL도 감소하므로, 출력 전압 Vout 및 전압 V2는 저하한다. 한편, 전압 V2가 전압 V1보다 낮은 경우, 전술한 전압 V2가 전압 V1보다 높은 경우의 동작과는 반대로, 출력 전압 Vout 및 전압 V2는 상승한다. 따라서, 전원 회로(10)에서는, 전압 V2가 전압 V1에 일치하게 된다. 또한, 본 실시 형태에서는, 저항(53, 54)의 분압비 "R2/R1+R2"와, 저항(30, 31)의 분압비 "R4/R3+R4"가 동등하기 때문에, 출력 전압 Vout의 레벨은, 기준 전압 Vref1의 레벨 "Vpk-(Vf1+Vz)"에 일치하게 된다. 이와 같이, 전원 회로(10)는, 교류 전압 Vac의 피크 레벨보다 낮은 직류 전압을 생성한다.

<<전원 회로(10)의 동작의 일례>>

여기서, 도 4를 참조하면서, 목적 레벨 "Vpk-(Vf1+Vz)"의 출력 전압 Vout가 생성되어 있을 때의 전원 회로(10)의 동작의 일례를 설명한다. 또한, 실제의 출력 전압 Vout는, 목적 레벨 "Vpk-(Vf1+Vz)"를 중심으로 약간 변동한다. 또한, 여기서는, 인덕터(40)에 인가되는 정류 전압 Vrec가 피크 레벨 "Vpk" 부근이 되면, 다이오드(42)가 온으로 되도록, 목적 레벨 "Vpk-(Vf1+Vz)"가 정해져 있게 된다. 즉, 전원 회로(10)에서는, 전압 "Vf1+Vz"가 다이오드(42)의 순방향 전압 "Vf2"보다 충분히 커지도록, 큰 제너 전압 "Vz"(예를 들어, 10V)의 제너 다이오드(52)가 사용되고 있다.

또한, 전원 회로(10)에서는, 다이오드(42)가 온으로 되었을 때에, 인덕터 전류 IL의 평균 전류 Iav가, 목적 레벨의 출력 전압 Vout가 생성되어 있을 때의 기준 전압 Iref보다 커지도록, 인덕터(40)의 인덕턴스값과, 콘덴서(43)의 용량값이 선택되어 있다.

우선, 시각 t0에 있어서, 정류 전압 Vrec가 0V(제로 볼트)로부터 상승되면, 기준 전류 Iref를 나타내는 기준 전압 Vref3도 상승한다. 이 결과, 인덕터 전류 IL의 평균 전류 Iav를 나타내는 전압 Vs도, 기준 전압 Vref3과 마찬가지로 상승한다. 그리고, 시각 t0으로부터 시각 t1까지는, 전압 Vs가 기준 전압 Vref3에 일치하도록 트랜지스터(41)의 스위칭이 적절하게 행해진다. 이 결과, 인덕터 전류 IL의 평균 전류 Iav는, 기준 전류 Iref에 일치한다. 또한, 도 4에 있어서는, 시각 t0 내지 t1 사이, 적절하게 항상 트랜지스터(41)의 스위칭이 행해져 있도록 도시하고 있지만, 실제로는, 전압 Vs가 기준 전압 Vref3보다 높아지면, 스위칭이 정지된다.

다음에, 시각 t1에, 정류 전압 Vrec가 상승되어 다이오드(42)가 온으로 되면, 인덕터 전류 IL은, 예를 들면 다이오드(42)→콘덴서(43)→저항(34)이라고 하는 경로로 전파 정류 회로(20)로 귀환된다. 그리고, 다이오드(42)가 온으로 되었을 때의 인덕터 전류 IL의 평균 전류 Iav는 기준 전류 Iref보다 크므로, 트랜지스터(41)의 스위칭은 정지된다. 또한, 정류 전압 Vrec가 상승되고, 예를 들어 수학식 5로 나타내어지는 조건을 만족시키는 경우, 다이오드(42)는 온으로 된다.

여기서, "Rdc"는, 인덕터(40)의 소위 권선 저항의 저항값이다. 또한, 정류 전압 Vrec가 저하되어 다이오드(42)가 오프로 되는 시각 t2가 될 때까지, 트랜지스터(41)의 스위칭은 강제적으로 계속 정지된다.

그리고, 시각 t2에 정류 전압 Vrec가 저하되어 다이오드(42)가 오프로 되면, 전압 Vs가 기준 전압 Vref3에 일치하도록, 즉 인덕터 전류 IL의 평균 전류 Iav가 기준 전류 Iref에 일치하도록, 트랜지스터(41)의 스위칭이 적절하게 행해진다. 또한, 시각 t2 내지 t3 사이에 있어서도, 실제로는, 전압 Vs가 기준 전압 Vref3보다 높아지면, 스위칭이 정지된다. 또한, 정류 전압 Vrec가 저하되고, 예를 들어 수학식 6으로 나타내어지는 조건을 만족시키는 경우, 다이오드(42)는 오프가 된다.

여기서, "VL"은, 인덕터 전류 IL의 피크 전류에 의해 인덕터(40)에 유기되는 유기 전압이다.

또한, 정류 전압 Vrec가 0V가 되는 시각 t3 이후의 전원 회로(10)의 동작은, 시각 0 내지 시각 t3까지의 전원 회로(10)의 동작과 마찬가지이다. 따라서, 시각 t4 내지 t5까지의 정류 전압 Vrec의 피크 레벨 Vpk 부근에서는, 트랜지스터(41)의 스위칭이 강제적으로 정지된다. 이와 같이, 전원 회로(10)는, 부분 스위칭 방식의 PFC 제어를 행할 수 있다.

<<제2 실시 형태[전원 회로(11)]>>

도 5는, 본 발명의 제2 실시 형태인 전원 회로(11)의 구성을 도시하는 도면이다. 전원 회로(11)는, 전원 회로(10)와 마찬가지로, 교류 전압 Vac로부터, 교류 전압 Vac의 피크 레벨보다 낮은 목적 레벨의 출력 전압 Vout(직류 전압)를 생성하고, 부하(15)를 구동하는 AC-DC 컨버터이다. 전원 회로(10)는, 전파 정류 회로(20), 승압 회로(21), 기준 전압 회로(22), 오차 증폭 회로(23), 제어 IC(25) 및 저항(30 내지 34)을 포함하여 구성된다. 또한, 제어 IC(25) 이외의 구성은, 전원 회로(10)와 마찬가지이므로, 상세한 설명은 생략한다.

제어 IC(25)(스위칭 제어 회로)는, "원 사이클 콘트롤 방식"의 PFC 제어 IC이며, 도 6에 도시하는 바와 같이, 적분 회로(100, 103), 증폭 회로(101), 오차 증폭 회로(102), 감산 회로(104), 콤퍼레이터(105), 클록 신호 생성 회로(106), RS 플립플롭(107) 및 구동 회로(108)를 포함하여 구성된다.

적분 회로(100)는, 리플 성분이 제거된 인덕터 전류 IL을 나타내는 전압 Vis를, 전압 Vr에 기초하여 출력한다. 구체적으로는, 적분 회로(82)는, 전압 Vr이 포함되는 리플 성분을 제거하기 위해 전압 Vr을 적분하고, 적분 결과를 반전시켜 출력한다.

증폭 회로(101)는, 전압 Vis를 소정의 이익 G로 증폭한다. 오차 증폭 회로(102)는, 귀환 전압 Vfb 및 기준 전압 Vref4의 오차에 따른 전압 Vm을 생성한다.

적분 회로(103)는, 클록 신호 CLK의 주기마다 전압 Vm을 적분하고, 전압 Vm을 클록 신호 CLK의 1주기의 기간 Ts에서 제산한 기울기(Vm/Ts)의 슬로프 전압(PWM 램프 전압)을 생성한다. 또한, 적분 회로(103)로부터 출력되는 슬로프 전압(PWM 램프 전압)을 전압 Vx로 한다. 또한, 적분 회로(103)는, 리셋 적분 회로이며, RS 플립플롭(107)의 Q바 출력(Q 출력의 반전)이 "L" 레벨이 되면, 전압 Vx를 리셋한다.

감산 회로(104)는, 전압 Vm으로부터, 증폭 회로(101)로부터 출력되는 전압 G×Vis를 감산한 전압 Vy(=Vm-G×Vis)를 출력한다.

콤퍼레이터(105)는, 전압 Vx, Vy를 비교하고, 전압 Vx가 전압 Vy보다 높아지면, "H" 레벨의 신호를 출력한다. 클록 신호 생성 회로(106)는, 소정 주기의 클록 신호 CLK를 생성한다. 또한, RS 플립플롭(107)은, 리셋 우선의 플립플롭이다.

구동 회로(108)는, RS 플립플롭(107)의 Q 출력이 "H" 레벨이 되면, "H" 레벨이 되는 구동 신호 Vdr을 출력하고, 트랜지스터(41)를 온한다.

== 인덕터 전류 IL의 파형에 대해서 ==

여기서, 도 7을 참조하면서, "원 사이클 콘트롤 방식"의 제어 IC(25)에 의해 제어되는 인덕터 전류 IL에 대해서 설명한다. 도 7은, 제어 IC(25)의 각 블록에 있어서의 주요한 파형의 일례이다.

제어 IC(25)에서는, 시각 t10에 클록 신호 CLK가 "H" 레벨이 되면, 전압 Vx가 리셋되고, 전술한 기울기(Vm/Ts)로 상승한다. 또한, 클록 신호 CLK가 "H" 레벨이 되면, 구동 신호 Vdr도 "H" 레벨이 되므로 트랜지스터(41)는 온으로 된다. 트랜지스터(41)가 온으로 되면, 인덕터 전류 IL 및 전압 Vis는 증가하므로, 전압 Vy는 서서히 저하한다. 그리고, 시각 t11에, 전압 Vx가 전압 Vy보다 높아지면, 구동 신호 Vdr은 "L" 레벨이 되고, 트랜지스터(41)는 오프로 된다. 또한, 시각 t11로부터 시각 t12까지의 트랜지스터(41)가 오프의 기간에서는, 인덕터 전류 IL은 다이오드(42)를 통하여 흐른다.

이와 같은 경우, 트랜지스터(41)가 기간 Ts에 있어서 온으로 되는 듀티비(온 듀티) Don은,

이 된다. 또한, Ton은, 트랜지스터(41)가 온으로 되는 기간이며, Toff는, 트랜지스터(41)가 오프로 되는 기간이다.

또한, 전원 회로(11)는, 승압 회로(21)를 포함하는 승압 컨버터로서 동작하기 때문에, 정류 전압 Vrec(t), 출력 전압 Vout(t), Don(t) 사이에는, 수학식 8이 성립된다.

또한, 수학식 8에 있어서, 예를 들어 Vrec(t)는, 정류 전압 Vrec의 순시값을 나타낸다. 따라서, 전압 Vm은,

가 된다. 또한, 전술한 전압 Vis와, 인덕터 전류 IL(t) 및 저항(34)의 저항값 Rs 사이에는, Vis=Rs×IL(t)의 관계가 있기 때문에,

가 된다.

또한, 전원 회로(11)에서는, 출력 전압 Vout(t)는 목적 레벨이 되도록, 일정하게 제어된다. 전원 회로(11)에서는, 전류 피드백 루프의 대역이, 전압 피드백 루프의 대역보다도 충분히 넓게 설계되어 있다. 따라서, 인덕터 전류 IL이 제어되는 기간 Ts에 있어서는, 전압 Vm을 일정하게 생각할 수 있다. 또한, 이득 "G"와, 저항값 "Rs"는 일정하므로, 수학식 10의 "Vm/(Vout(t)×G×Rs)"는 상수가 된다.

따라서, 수학식 11에 나타내는 바와 같이, 인덕터 전류 IL(t)의 파형은, 정류 전압 Vrec(t)와 상사형으로 된다.

또한, K(상수)는, K=Vm/(Vout(t)×G×Rs)이다.

이와 같이, "원 사이클 콘트롤 방식"의 제어 IC(25)는, 인덕터 전류 IL이 "K×Vrec(t)"가 되도록, 트랜지스터(41)의 스위칭을 제어한다. 따라서, 수학식 11의 우변의 "K×Vrec(t)"는, 인덕터 전류 IL(t)의 기준이 되는 "기준 전류"로 된다. 이로 인해, 인덕터 전류 IL이 기준 전류인 "K×Vrec(t)"를 초과하면, 트랜지스터(41)는 오프로 된다.

<<전원 회로(11)의 동작의 일례>>

여기서, 도 8을 참조하면서, 목적 레벨 "Vpk-(Vf1+Vz)"의 출력 전압 Vout가 생성되어 있을 때의 전원 회로(11)의 동작의 일례를 설명한다. 또한, 여기서는, 전원 회로(11)가 동작하고 있을 때의 각종 조건은, 전술한 전원 회로(10)가 동작하고 있을 때의 각종 조건과 마찬가지이다.

또한, 전원 회로(11)에서는, 다이오드(42)가 온으로 되었을 때에, 인덕터 전류 IL이, 목적 레벨의 출력 전압 Vout가 생성되어 있을 때의 기준 전류["K×Vrec(t)"]보다 커지도록, 예를 들어, 인덕터(40)의 인덕턴스값과, 콘덴서(43)의 용량값이 선택되어 있다.

우선 시각 t50 내지 t51까지는, 인덕터 전류 IL이 기준 전류 "K×Vrec"가 되도록 트랜지스터(41)는 스위칭된다. 그리고, 시각 t51에서, 다이오드(42)가 온으로 되면, 인덕터 전류 IL은, 목적 레벨의 출력 전압 Vout가 생성되어 있을 때의 기준 전류["K×Vrec(t)"]보다 커지므로, 트랜지스터(41)의 스위칭은 정지된다. 또한, 다이오드(42)가 온으로 되어 있을 때에는, 인덕터 전류 IL은 다이오드(42)를 통하여 흐르게 된다. 그리고, 정류 전압 Vrec의 저하에 수반하여 다이오드(42)를 통하여 흐르는 인덕터 전류 IL이 감소되고, 시각 t52에 기준 전류["K×Vrec(t)"]보다 작아지면, 트랜지스터(41)의 스위칭은 재개된다. 따라서, 시각 t52로부터 다시 다이오드(42)가 온으로 되는 시각 t53까지는, 인덕터 전류 IL이 기준 전류 "K×Vrec"가 되도록 트랜지스터(41)는 스위칭된다. 이와 같이, 전원 회로(11)는, 부분 스위칭 방식의 PFC 제어를 행할 수 있다.

이상, 본 실시 형태의 전원 회로(10, 11)에 대해서 설명하였다. 전원 회로(10, 11)는, 부분 스위칭 방식의 PFC 제어를 행할 때에, 예를 들어 마이크로컴퓨터나, 제로 크로스 검출 회로 등을 사용할 필요가 없다. 이 때문에, 전원 회로(10, 11)는, 저렴한 구성으로 역률을 개선시킬 수 있다. 또한, 전원 회로(10, 11)는, 승압 회로(21)를 사용하면서도, 출력 전압 Vout의 레벨을 피크 레벨 Vpk보다 낮게 하고 있다. 이로 인해, 정류 전압 Vrec에 기초하여 다이오드(42)가 온으로 되는 기간에 있어서, 부분 스위칭이 행해진다.

예를 들어, 교류 전압 Vac의 피크 레벨보다 낮은 목적 레벨의 출력 전압 Vout를 생성할 때에는, 전원 회로(10, 11)에 있어서, 기준 전압 회로(22) 및 오차 증폭 회로(23)를 반드시 사용할 필요는 없다. 구체적으로는, 전압 V2를 귀환 전압으로서 단자 FB에 인가하고, 분압비 "R4/R3+R4"를 조정함으로써, 교류 전압 Vac의 피크 레벨보다 낮은 목적 레벨의 출력 전압 Vout를 생성할 수 있다. 단, 이와 같은 경우, 예를 들어 교류 전압 Vac의 진폭이 변동되면, 트랜지스터(41)의 스위칭이 강제적으로 정지되는 기간(부분 스위칭의 기간)이 변화되게 된다. 그렇게 하면 스위칭을 정지하는 기간이 길어지고, 역률이 악화되어 고조파 전류 규격에 적합할 수 없게 되는 경우도 발생한다. 전원 회로(10, 11)에서는, 교류 전압 Vac의 피크 레벨과, 목적 레벨의 차가 소정이기 때문에, 교류 전압 Vac의 진폭이 변동되어도, 부분 스위칭의 기간을 일정하게 유지할 수 있다.

또한, 기준 전압 Vref1은, 제너 다이오드(52)를 사용하여 생성되어 있다. 이로 인해, 예를 들어, 레귤레이터 회로 등을 사용하여 기준 전압 Vref1을 생성한 경우보다도, 전원 회로(10)를 저렴한 구성으로 실현할 수 있다. 단, 기준 전압 Vref1을 고정밀도로 설정하고자 한 경우에는, 션트 레귤레이터 등의 레귤레이터 회로를 사용하여 기준 전압 Vref1을 생성할 수 있다.

또한, 전원 회로(10)에서는, 분압비 "R2/R1+R2"나, 분압비 "R4/R3+R4"를 조정함으로써, 출력 전압 Vout를 원하는 레벨로 할 수 있다.

또한, 전원 회로(10)에서는, 인덕터 전류 IL을 검출할 때에 저항(34)을 사용하고 있다. 이로 인해, 예를 들어, 인덕터(40)의 양단부 전압에 기초하여, 인덕터 전류 IL을 검출하는 검출 회로 등을 사용하는 경우보다도, 단순한 구성으로 인덕터 전류 IL을 검출할 수 있다.

이와 같이, 본 실시 형태에서는, 부분 스위칭을 실행시키기 위해, 종래의 출력 전압을 일정하게 유지하는 제어 방법 대신에, 교류 전압을 정류한 정류 전압의 피크값과 출력 전압의 차이를 일정하게 유지하는 제어 회로를 사용하고 있다.

또한, 상기 실시예는 본 발명의 이해를 쉽게 하기 위한 것이며, 본 발명을 한정하여 해석하기 위한 것은 아니다. 본 발명은, 그 취지를 일탈하지 않고, 변경, 개량될 수 있는 동시에, 본 발명에는 그 등가물도 포함된다.

예를 들어, 제어 IC(24)는, 인덕터 전류 IL의 평균 전류 Iav가 기준 전류 Iref보다 커지면, 트랜지스터(41)의 스위칭을 정지하였지만 이에 한정되지 않는다. 예를 들어, 제어 IC(24)는, 인덕터 전류 IL의 피크 전류가 기준 전류 Iref보다 커지면, 트랜지스터(41)의 스위칭을 정지하는 것으로 해도 좋다.

또한, 제어 IC(24, 25)가, 어떠한 방식의 PFC 제어 IC라도, 제어 IC(24)가, 인덕터 전류 IL이 기준 전류 Iref보다 커지면 트랜지스터(41)의 스위칭을 정지하고, 인덕터 전류 IL이 기준 전류 Iref보다 작아지면, 트랜지스터(41)의 스위칭을 행하면, 본 실시 형태와 마찬가지의 효과를 얻을 수 있다.

10 : 전원 회로
15 : 부하
20 : 전파 정류 회로
21 : 승압 회로
22 : 기준 전압 회로
23, 81, 102 : 오차 증폭 회로
24, 25 : 제어 IC
30 내지 34, 53, 54, 61 : 저항
40 : 인덕터
41 : 트랜지스터
42, 50 : 다이오드
43, 51, 62, 90 : 콘덴서
52 : 제너 다이오드
80, 100, 103 : 적분 회로
82 : 승산 회로
83, 108 : 구동 회로
104 : 감산 회로
105 : 콤퍼레이터
106 : 클록 신호 생성 회로
107 : RS 플립플롭
AC, IS, FB, OUT : 단자

Claims

교류 전압으로부터 목적 레벨의 직류 전압을 생성하는 전원 회로이며,
상기 교류 전압을 정류한 정류 전압을 출력하는 정류 회로와,
상기 정류 전압이 인가되는 인덕터와,
상기 인덕터에 직렬로 접속되고, 온으로 되면 상기 인덕터에 흐르는 인덕터 전류를 증가시키는 트랜지스터와,
상기 인덕터에 직렬로 접속되고, 상기 트랜지스터가 오프로 되면 상기 인덕터 전류를 출력하는 다이오드와,
상기 다이오드로부터의 전류가 충전되고, 상기 직류 전압을 생성하는 콘덴서와,
상기 인덕터 전류를 검출하는 검출 회로와,
상기 직류 전압에 따른 귀환 전압 및 검출된 상기 인덕터 전류가 입력되고, 검출된 상기 인덕터 전류가 상기 귀환 전압에 따른 기준 전류보다 작은 경우, 상기 직류 전압의 레벨이 상기 목적 레벨이 되는 동시에 상기 인덕터 전류가 상기 기준 전류가 되도록 상기 트랜지스터의 스위칭을 행하고, 검출된 상기 인덕터 전류가 상기 기준 전류보다 큰 경우, 상기 트랜지스터의 스위칭을 정지하는 스위칭 제어 회로
를 구비하고,
상기 목적 레벨은,
상기 정류 전압이 상승되었을 때에 상기 다이오드가 온으로 되는 레벨이고,
상기 인덕터 및 상기 콘덴서의 각각은,
상기 정류 전압이 상승되어 상기 다이오드가 온으로 되었을 때에, 상기 직류 전압의 레벨이 상기 목적 레벨인 경우의 상기 기준 전류보다 큰 상기 인덕터 전류를 흘리는 인덕턴스값 및 용량값을 갖는 것
을 특징으로 하는 전원 회로.
제1항에 있어서,
상기 정류 전압에 기초하여, 상기 정류 전압의 최대 레벨보다 소정 레벨만큼 낮은 상기 목적 레벨의 기준 전압을 생성하는 전압 생성 회로와,
상기 기준 전압 및 상기 직류 전압의 오차에 따른 오차 전압을 상기 귀환 전압으로서 상기 스위칭 제어 회로에 출력하는 오차 전압 생성 회로를 더 구비하는 것을 특징으로 하는 전원 회로.
제2항에 있어서,
상기 전압 생성 회로는,
상기 정류 전압의 최대 레벨의 전압이 생성되도록, 상기 정류 전압을 정류한 후에 평활화하는 정류 평활 회로와,
상기 정류 평활 회로에 의해 평활화된 전압에 기초하여, 상기 기준 전압을 생성하는 제너 다이오드를 포함하는 것을 특징으로 하는 전원 회로.
제2항 또는 제3항에 있어서,
상기 오차 전압 생성 회로는,
상기 기준 전압을 분압하는 제1 분압 회로와,
상기 제1 분압 회로와 동일한 분압비로 상기 직류 전압을 분압하는 제2 분압 회로와,
상기 제1 분압 회로에 의해 분압된 전압과, 상기 제2 분압 회로에 의해 분압된 전압의 오차를 증폭시켜 상기 오차 전압을 출력하는 오차 증폭 회로를 포함하는 것을 특징으로 하는 전원 회로.
제1항 내지 제3항 중 어느 한 항에 있어서,
상기 검출 회로는,
상기 트랜지스터 및 상기 콘덴서로부터 상기 정류 회로로 흐르는 전류를 상기 인덕터 전류로서 검출하는 저항을 포함하는 것을 특징으로 하는 전원 회로.