KR940007716B1

KR940007716B1 - 연속전류 제어형 p.f.c 회로

Info

Publication number: KR940007716B1
Application number: KR1019920011866A
Authority: KR
Inventors: 최낙춘
Original assignee: 삼성전자 주식회사; 김광호
Priority date: 1992-07-03
Filing date: 1992-07-03
Publication date: 1994-08-24
Also published as: DE4321585A1; JP2675509B2; DE4321585C2; US5612609A; JPH0698536A; KR940002615A

Abstract

내용 없음.

Description

연속전류 제어형 P. F. C 회로

제 1 도는 종래의 불연속전류 제어형 역률개선회로도.

제 2 도는 제 1 도의 동작설명을 위한 상세회로도.

제 3 도는 제 2 도의 주요부분에 대한 동작파형도.

제 4 도는 제 2 도의 동작상태에 따른 전류변화 그래프.

제 5 도는 제 2 도의 동작상태에 따른 전압. 전류 그래프.

제 6 도는 본 발명의 연속전류 제어형 승압콘버터의 기본회로도.

제 7 도는 본 발명의 승압콘버터의 기본회로도 및 콘트롤 바이어스회로도.

제 8 도는 제 6 도의 주요부분에 대한 동작파형도.

제 9 도는 제 6 도에 적용되는 기본전압 파형도.

제10도, 제11도, 제14도, 제16도는 본 발명에 적용되는 비교기 및 래치회로의 레벨변화 상태도.

제12도는 본 발명에 적용되는 제어스위치가 온 되었을 경우의 폐회로도.

제13도는 본 발명에 적용되는 제어스위치가 온 되었을 경우의 전압 전류 파형도.

제15도는 본 발명에 적용되는 제어스위치가 오프되었을 경우의 변압기 2차측 전압과 비교기의 동작 파형도.

제17도는 본 발명의 연속전류제어형 PFC회로의 각단의 출력파형도.

본 발명은 연속전류 제어형 P. F. C(Power Factor Correct : 역률보상)회로에 관한 것으로서, 특히, 전원단에 공급되는 전류를 가변주파수를 이용하여 연속적으로 제어함으로써, 정류된 직류전압과 동일한 정현파를 생성하여 역률을 향상시킬 수 있음은 물론, 정류회로에서 발생되는 고조파 잡음을 제거시킬 수 있는 연속전류제어형 P. F. C회로에 관한 것이다.

일반적으로 전기회로에서의 역률이란, 유효전력을 피상전력으로 계산한 값을 말하며, 피상전력증의 유효 전력의 비율을 나타내는 값이다.

즉, 교류전압 E와 교류전류 I와의 사이에 위상각 θ가 있을 때 피상전력은 EI, 유효전력은 EI_COSθ이므로 EI_COSθ/EI=_COSθ가 역률인 것이다.

종래에는 전원을 공급받는 부하단이나 입력단에 수동소자 즉, 회로부품중 저항기나 콘덴서와 같이 그들의 조합만으로는 증폭기나 발진등의 작용을 할 수 없는 소자를 구성시켜서 역률을 개선하는 방법이 있었으나, 이와같은 수동소자를 이용한 역률개선방법은 부하의 변동에 따라 입력전류의 변동이 발생됨으로써 일단 고정된 시스템에서는 역률개선을 달성한다 하더라도 부하변동이나 입력전압 변동에 따라 능동적으로 입력전류를 정할 수 없게되며, 또 다른 역률개선장치는 제 1 도에 도시한 바와 같이, 승압콘버터(1)를 ZCS방식의 제어회로(10)를 이용해서 불연속적으로 전류를 제어함으로써 역률을 개선하는 방법이 있었다.

구체적인 종래의 기술로는 제 2 도에 도시한 바와 같은 불연속전류 제어형 역률개선장치(제 1 도의 상세회로도)가 있으며 이하, 이에 대해 상세히 설명한다.

상기 제 2 도에 도시한 바와 같은 불연속 전류 제어형 역률개선장치는, 승압콘버터(1)에서 라인 1상에 배치된 변압기(20)의 1차측 전류의 변화상태를 변압기 2차측에서 검출하여 이를 제어하도록 구성되어 있다.

이때, 제어스위치(40)의 온 동작에 의해 상기 변압기(20)의 1차측 전류가 제 3 도b에 도시한 바와 같은 소정의 값을 갖는 기울기(3)로 증가될 경우 2차측 전압(V₂)은 (-)방향으로 전압을 형성한다. 그러면, 입력라인 전압의 크기와 모양을 부하(30)측의 전압(V_out)을 디바이드한 값과 합산해서 구성시킨 제 5 도에 도시한 바와 같은 적정수준의 전압(V_mo)과 변압기(20)의 1차측 전류를 저항(R₃)에 의해 검출하여 전압 비교함으로써 상기 제어스위치(40)를 오프시키게 된다.

상기 제어스위치(40)가 오프되면, 제 3 도c에 도시한 바와 같이, 변압기(20)의 2차측 전압(V₂)이 하이레벨로 제어되고, 이때 제어회로가 리세트되어 변압기(20)의 1차측 전류가 제 3 도b에 도시한 바와 같은 기울기(5)를 가지게 된다.

상기 기울기(5)가 제로로 감소되면 상기 변압기(20)의 2차측 전압(V₂)은 1차측 전류가 상기 기울기(5)의 제로지점 직전까지는 항상 하이레벨 상태로 있게되고 제로지점에 도달하면 그 즉시 로우레벨 신호가 변환된다(제 3 도 C).

이와같은 전압변동을 이용해서 재차 상기 제어스위치(40)를 온시키게 되면, 입력전류는 상술한 제어스위치(40)의 신속한 스위칭 동작에 의해서 제 5 도에 도시한 바와 같이 된다.

즉, 제 5 도에 도시한 바와 같이 제어되는 전류의 피크치가 라인전압의 디바이드된 값을 추종하는 삼각파 형상이 되는 것이다. 이에따라, 상기 삼각파의 평균치는 전압과 동상인 정현파가 된다. 그러나, 이와같은 ZCS방식을 이용한 불연속 전류 제어형 역률 개선장치는, 입력라인전압을 전류에 의해 디바이드한 값을 전류피크치가 추적하면서 불연속적으로 제어되기 때문에 상기 라인전압이 피크치에 도달하게 되면 제 4 도에 도시한 바와 같이 전류변화가 제로에서부터 전압피크까지 최대로 스윙함으로써 전류리플이 증가하는 특성을 나타낸다.

즉, 특히 수신기나 증폭기에 있어서는 전원에 상기 리플이 잔존하게 되면 험의 원인이 되어 그만큼의 효율이 저하될 뿐만 아니라, 험을 제거하여 평탄한 직류로 하기 위해서는 평활회로 따위의 회로를 추가로 사용해야 하기 때문에 원가상승의 요인이 될 수 밖에 없었던 것이다.

따라서, 본 발명은 이와같은 종래의 문제점을 감안해서 이루어진 것으로써, 본 발명의 목적은, 전원단에 입력되는 전류를 연속적으로 제어하여 동위상을 갖는 정현파를 생성토록 함으로써 역률을 개선함과 동시에 고조파 노이즈를 제거시킬 수 있는 연속전류 제어형 PFC회로를 제공하는데 있다.

상기 목적을 달성하기 위한 본 발명에 의한 연속전류 제어형 P. F. C. 회로는, 회로에 입력되는 전류를 연속적으로 제어하여 역률을 보상하기 위한 제어회로에 있어서, AC라인 입력단을 통해서 회로에 입력되는 전류를 전파정류하고, 공급전압을 변압하여 비교동작을 행하도록 함으로써 전류제어 온.오프 동작을 반복하도록 하는 승압콘버터와, 상기 승압콘버터에 의한 전압을 비교증폭하고 배율하여 비교기에 의한 비교결과를 토대로 래치회로의 출력을 레벨변화시킴으로써 전류제어가 행해지도록 하는 제어부로 구성된 것을 특징으로 한다.

이하, 본 발명의 실시예를 도면을 참조하여 상세히 설명한다.

제 6 도는 연속전류 제어형 승압콘버터(110)의 기본회로도로써, AC라인 입력이 연결된 브릿지 정류기(50)의 일측단(-)이 인덕터(L)를 개재해서 다이오드(D₁)의 일측단(+)과 접속되며, 승압콘버터(110)의 출력단과 상기 인덕터(L)와 다이오드(D₁)의 일측단(+) 사이에 변압기(60)가 접속되고, 상기 변압기(60)의 출력단은 제어스위치(70)의 일측단과 접속되고, 이 제어스위치(70)의 타측단은 저항(R₃)을 개재해서 그라운드로 연결함으로서 승압콘버터(110)를 구성하도록 한다. 또한, 상기 다이오드(D₁)의 일측단(-)에는 2개의 저항(R₄, R₅)과 커패시터(C₂)를 병렬로 접속하고, 상기 인덕터(L)의 일측단에는 2개의 저항(R₁, R₂)과 커패시터(C₁)를 병렬로 접속한다.

제 7 도는 상기 제 6 도에 도시한 바와 같은 연속전류 제어형 승압콘버터(110)의 기본회로도에 콘트롤 바이어스회로를 추가한 것으로서, 다이오드(D₁)의 일측단(-)이 커패시터(C₂)와 저항(R₄, R₅)의 병렬접속점에 접속되어서 상기 저항(R₄, R₅)의 접속점인 A점라인을 에러증폭기(81)의 반전단자(-)에 접속하고, 일정한 값을 갖는 기준전압(V_ref)을 상기 에러증폭기(81)의 비반전단자(+)에 입력되도록 설정한다.

상기 에러증폭기(81)의 출력은 멀티플라이어(82)에 입력되도록 접속하고, 상술한 브릿지 정류기(50)와 인덕터(L)의 접속점인 C점라인에서 커패시터(C₁)와 저항(R₁, R₂)을 병렬접속하고, 상기 저항(R₁)과 저항(R₂)의 병렬접속점인 B점 라인에서의 값이 상기 멀티플라이어(82)에 입력되도록 접속시킨다.

상기 멀티플라이어(82)의 출력단에 접속된 전류계(I_mo)의 일측단은 가변저항(Rv)의 일측단과 접속시키고 가변저항기(R_v)의 타측단은 접지시킨다.

또한, 상기 멀티플라이어(82)의 출력단은 비교기(83)의 반전단자(-) 및 비교기(84)의 비반전단자(+)와 접속시켜서 멀티플라이어(82)로 부터의 전압(V_mo)이 입력되도록 하고, 상기 비교기(83)의 비반전 단자(+)에는 상기 변압기(60)를 구성하는 다이오드(D₂)의 일측단(-)을 접속시켜서 변압기(60) 2차측 전압(V_n)이 입력되도록 하며, 상기 비교기(84)의 반전단자(-)에는 제어스위치(70)와 저항(R₃)의 접속점을 접속시켜서 형성된 전압(V_cs)이 입력되도록 한다.

상기 비교기(83)의 출력은 인버터(85)를 개재해서 낸드게이트(86)에 입력되도록 접속시키고, 비교기(84)의 출력은 직접 낸드게이트(87)에 입력되도록 접속시킨다.

상기 각각의 낸드게이트(86)(87)의 다른 입력단은 각각의 출력을 입력으로 공급받는다.

상기 낸드게이트(87)의 출력은 비교기(83)의 출력을 하나의 입력으로 받는 노아게이트(88)에 입력되도록 접속시키고, 이 노아게이트(88)의 출력은 제어스위치(70)의 입력값으로 입력되도록 접속시킨다. 상기 인버터(85), 낸드게이트(86)(87), 노아게이트(8)는 서로 접속되어서 하나의 래치회로(90)를 구성한다.

또한, 상기 브릿지 정류기(50)와 인덕터(L)의 중간에는 저항(R), 다이오드(D₃)를 직렬로 접속시키고, 커패시터(C₄)와 제어블록(89)을 병렬로 접속시켜서 상기 다이오드(D₃)와 접속시킴으로써 내부적으로 전원을 제어할 수 있도록 한다.

한편, 상기 에러증폭기(81), 멀티플라이어(82), 비교기(83)(84) 및 제어블록(89) 및 래치회로(90)는 서로 접속되어서 하나의 제어부(80)를 구성한다.

이와같이 구성접속된 본 발명에 의한 P. F. C. 회로는 고역률을 실현하는 것은 물론, 입력라인 전류를 연속적으로 제어하기 위해서 승압콘버터(110)에 추가적으로 1차측 전류중 제 8 도에 도시한 바와 같은 (-) 기울기 값을 갖는 기울기(8) 전류를 검출할 수 있도록 변압기(60)를 설계하고, 상기 검출된 전류량을 입력라인 전압인 브릿지 정류기(50)에 의해 정류된 정류된 전압 V_ln의 형상과, 출력전압인 V_out의 디바이드된 크기를 가산해서 생성된 값인 V_mo전압과 비교하기 위해서 제어비교기(83)를 구성하였고, 제 8 도에 도시한 바와 같은 (+)기울기 값을 갖는 기울기(7) 전류의 전압 V_mo를 비교하기 위한 비교기(84)와, 승압콘버터(110)의 출력전압 V_out으로 부터 전압을 피드백 받는 에러증폭기(81), 전압 V_mo를 생성하는 멀티플라이어(82), 잡음 등이 원인이 되어 오동작이 발생되는 것을 방지하기 위한 래치회로(90) 등의 제어블록으로 조합되어 있다.

제 6 도에 있어서, AC라인 입력이 브릿지 정류기(50)에 교류파형으로 입력된 이후 제어스위치(70)가 온.오프 동작을 행할 때의 각 주요지점의 파형은 제 8 도에 도시한 바와 같다.

즉, AC라인 입력이 브릿지 정류기(50)에 입력되면, 전파정류에 의해 생성된 전압에 의해 인덕터(L)로 흐르는 전류 (i_L)는 제 8 도d에 도시한 바와 같이, (+)(-) 양방향으로 소정 값의 기울기를 갖는 삼각파형이 되고, 변압기(60)를 구성하는 다이오드(D₂)를 통과함으로써 생성된 2차측 전압(V_n)은 반파톱니파형 즉, 제 8 도b에 도시한 바와 같이 (-)쪽 방향으로 소정값의 기울기를 갖는 톱니파가 된다.

또한, 제어스위치(70)의 입력은 제 8 도a에 도시한 바와 같이, 온오프가 반복되는 하이.로우레벨신호 파형이 되며, 상기 제어스위치(70)와 저항(R₃)의 접속점에서 생성분리되어 비교기(84)의 반전단자(-)에 입력되는 전압(V_CS)은 제 8 도에 도시한 바와 같이, 전압(V_n)에 대한 파형과는 반대로 (+)쪽 방향으로 소정 값의 기울기는 갖는 톱니파형이 된다.

이하, 제 6 도 내지 제15도를 중심으로 동작상태를 상세히 설명한다.

먼저, AC라인 입력단에 AC신호가 입력되어 그 신호가 브릿지 정류기(50)에 의해 전파정류되어 전압(V_In)이 형성되었을 경우, 이 형성된 전압(V_In)에 의해 회로에 흐르게 되는 전류를 제어하기 위하여 제어스위치(70)를 온 시키면 브릿지 정류기(50)의 정류 작용에 의해서 생성된 전류(i_L)는 인덕터(L)를 지나게 되는데, 이때 상기 인덕터 전류(i_L)는 제 8 도d에 도시한 바와 같이 일단 (+)쪽 방향으로 서서히 증가하며 소정 값을 갖는 기울기(7) 형상으로 나타낼 수 있는 값이 된다.

다음에, 상기 제어스위치(709의 입력을 오프시키면 상기 전류(i_L)는 제 8 도d에 도시한 바와 같이 (-)쪽 방향으로 서서히 감소하여 소정값을 갖는 기울기 (8) 형상으로 나타낼 수 있는 값이 된다.

이와같이 상기 전류(i_L)가 소정의 기울기(7,8) 값으로 나타낼 수 있는 값으로 증감함에 따라 제어스위치(70)와 저항(R₃)의 접속점에서 생성분리되어 비교기(84)의 반전단자(-)에 입력되는 전압(V_CS)은 제 8 도d의 기울기(7)로 나타낼 수 있는 값에 비례하는 전압의 형태가 되고, 변압기(60)에 의해 변압되어 생성됨으로써 비교기(83)의 비반전단자(+)에 입력되는 전압(V_n)은 일반적인 변압기의 특성상 제 8 도 d에 도시한 바와같이 (-)쪽 방향으로 그 값이 갑소하는 기울기(8)로 나타낼 수 있는 값에 비례하는 전압형태가 된다.

이에따라, 승압콘버터(110)의 출력저압(V_out)은 다음식에 의해 구할 수 있다.

여기서 V_in: AC라인 입력전압

T_on: 제어스위치 온 타임

T_off: 제어스위치 오프 타임

V_out: 승압콘버터의 출력전압

상기 식으로부터 구해지는 승압콘버터(110)의 출력전압을 부하저항(110)으로 디바이드하여 설정된 전압(V_e)과, 입력라인 전압을 따라서 저항으로 디바이드하여 설정된 전압(V_ml)에 대한 파형을 도시한 도면이 제 9 도a 및 제 9 도b이다.

제 9 도a 및 제 9 도b에 도시한 바와 같이, 승압콘버터(110)의 출력전압(V_out)에 비해 상기 출력전압(V_out)을 저항(R₄, R₅)으로 디바이드한 전압(V_e)이 일정 값만큼 낮으며 AC라인 입력단을 통해 브릿지 정류기(50)에 입력되어 정류된 전압(V_in)에 비해 전압(V_ml)이 일정값 만큼 낮다.

제 6 도 내지 제 8 도, 제 9 도는 승압콘버터(110)를 연속전류형으로 제어하기 위한 각단과, 이 각단에서 검출하는 신호이며, 이 검출신호들을 이용하여 연속적으로 전류를 제어하기위한 제어부(80)와 승압 콘버터가 제 7 도에 도시된 바와 같다.

초기 상태에서, 변압기(60)를 통과하여 생성된 전압(V_n)이 리세트신호가 아니어서 비교기(83)의 비반전단자(+)에 상기 리세트신호가 입력되지 않는다는 조건을 설정하고, 각 단의 전위를 살펴보면, 상기 변압기를(60)를 통과하여 생성된 전압(V_n)이 로우레벨, 제어스위치(70)와 저항(R₃)이 접속된 접속점에서 생성분리되어 비교기(84)의 반전단자(-)에 입력되는 전압(V_CS)이 로우레벨이 되고, 상기 제 9 도b에 도시한 바와 같은 전압(V_m1)은 저항(R₁, R₂)에 의해 디바이드된 크기의 값을 갖게되며, 제 9 도a에 도시한 바와 같은 전압(V_e)도 로우전위가 된다.

이상과 같은 조건하에서는 제 7 도의 회로를 구성하는 래치회로(90)에 의해서 제어스위치(90)가 오프되게 된다.

제10도에 도시한 바와 같이 래치회로(90)의 초기상태에서의 동작은 일단 멀티

플라이어(82)의 출력단에 생성된 전압(V_mo)을 일정전압이라 가정하고, 전압(V_n)이 로우레벨, 전압(V_CS)이 로우레벨이면 비교기(83)의 출력단은 로우레벨이 되고, 인버터(85)의 출력단을 하이레벨이 된다.

즉, 비교기(83)의 반전단자(-)에 일정전압(V_mo이 입력되고, 비바전단자(+)에 로우레벨이 전압(V_n)이 입력되므로 이 비교기(83)의 출력은 로우레벨이 되고, 이 로우레벨의 신호가 역변환장치인 인버터(85)를 통과함으로써 하이레벨 신호로 변환되는 것이다.

한편, 비반전단자(+)에 일정전압(V_mo)이 입력되고, 반전단자(-)에 로우레벨의 전압(V_CS)이 입력되는 비교기(84)의 출력단은 하이레벨이 되고, 이 비교기(84)의 출력값을 입력받음과 동시에 낸드게이트(86)의 출력값을 일측의 입력값으로 입력받는 낸드게이트(87)의 출력은 하이레벨이 된다.

이에따라, 상기 비교기(83)의 출력값(로우레벨)과 낸드게이트(87)의 출력값(하이레벨)을 입력으로 하는 노아게이트(88)의 출력은 로우레벨이 되어 결국 제어스위치(70)의 출력도 로우레벨이 된다.

단, 이때 제10도에 도시한 바와 같이, 내부회로에서 초기조건시 낸드게이트(87)의 출력이 하이레벨이 되도록 설정하고, 낸드게이트(86)의 출력은 로우레벨이 되도록 설정해야 한다.

즉, 이와같이 설정함으로써 외부의 별다른 신호변화가 행해지지 않는한, 래치회로(90)의 출력은 하이레벨로 되지 않고 로우레벨의 상태를 유지하게 된다.

제10도에서 설정된 바와 같은 초기조건이 유지되고 있을 경우, 전압(V_n)으로 리세트신호를 인가하면 래치회로(90)의 출력레벨은 변화하게 된다.

이러한 래치회로(90)의 변화상태가 제11도 (a)(b)에 도시한 바와 같으며, 각각의 비교기(83)(84)의 신호레벨이 변화된다.

일단, 제어스위치(70)가 제10도의 조건하에서 전압(V_n)으로 펄스성의 리세트신호를 받아서 제11도에 도시한 바와같이 온으로 변환되는 조건이 되면, 외부시스템의 인덕터(L)와 변압기(60)의 1차측 및 제어스위치(70), 저항(R₃)을 개재해서 그라운드로 접지되는 폐회로가 구성된다.

이와같이 구성되는 폐회로가 제12도에 도시한 바와 같으며, 여기서 변압기(60)를 통과하는 전류(i_L)는 다음식에 의해 구할 수 있다.

또한, 상기 인덕터(L)에 걸리는 전압은 전압(V_in)과 동일한 값을 가지되, 역전압이 된다.

제어스위치(70)가 온되면 각 단의 파형은 제13도(a)-(c)에 도시한 바와 같아진다.

제어스위치(70)와 그라운드간에 접속되어 있는 저항(R₃)에 걸리는 전압(V_CS)은 상기 전류(i_L)의 크기에 따라 동일한 형상으로 변화하게 되며, 이때 전압(V_n)은 다이오드(D₂)에 의해서 클램프됨으로써 형성되지 않게 된다.

그러면, 상기 전압(V_CS)이 제 7 도에 도시한 바와 같은 비교기(84)의 반전단자(-)에 입력되고, 이 비교기(84)의 비반전단자(+)에는 멀티플라이어(82)의 출력인 전압(V_mo)이 입력된다.

상기 비교기(84)의 비반전단자(+)에 입력되는 전압(V_mo)은 멀티플라이어(82)의 출력단에 접속되어 있는 전류계에 의해 생성된 전류(I_mo)와 가변저항(R_v)에 의해 형성된 전압이다.

이때, 상기 가변저항(R_s)의 저항 값을 필요에 따라 가변시킴으로써 비교기(84)의 비반전단자(+)에 입력되는 전압(V_mo)치도 달라진다. 상기 비교기(84)의 반전단자(-)에 입력되는 전압(V_CS)이 비반전단자(+)에 입력되는 전압(V_mo)보다 크게될 경우 비교기(84)의 출력은 하이레벨에서 로우레벨로 변화되게 된다.

그러면, 이 로우레벨의 신호가 래치회로(90)를 구성하는 낸드게이트(87)의 일측입력단으로 입력되어서 결국은 제어스위치(70)를 오프시키게 된다.

이와같은 상태의 래치회로(90)는 제14도에 도시한 바와 같으며, 비교기(83)에 의한 로우레벨의 출력인 인버터(85)에 의해 하이레벨의 신호로 변화되어 낸드게이트(86)에 입력되고, 비교기(84)에 의한 로우레벨의 출력이 낸드게이트(87)에 입력되어 하이레벨의 신호를 노아게이트(88)에 입력토록 하며, 이노아게이트(88)에 입력되는 상기 로우레벨의 신호와 하이레벨의 신호가 논리작용을 수행하여 결국 로우레벨의 신호가 제어스위치(70)에 입력되어 이 제어스위치(70)를 오프시키는 것이다.

상기 제어스위치(70)가 오프되면 인덕터(L)에 흐르는 전류(i_L)는 하(100)로 흐르게 된다.

이때, 상기 인덕터(L)에 걸리는 전압은 전류(i_L)를 흐르게 하는 방향으로 전압(V_in)과 동일방향이 되며 다음식과 같이 표시될 수 있는 오프전류(i_LOff)를 흐르게 한다.

이 상태에서, 상기 제어스위치(70)가 오프되면 제어스위치(70)에 전류(i_L)가 흐르지 못하므로 저항(R₃)에 의해 생성되는 전압(V_cs)이 제로가 되어 로우레벨 신호가 되고, 이에따라 비교기(84)의 출력은 로우레벨에서 하이레벨의 신호로 변화된다.

상기 제어스위치(70)가 오프되면 변압기(60)의 2차측 전압(V_n)은 제15도b에 도시한 바와 같은 소정의 기울기 값을 갖는 신호를 발생시키게 된다.

상기 소정의 기울기 값을 갖는 전압(V_n)은 변압기(60)의 1차측 전류에 비례하는 량 만큼을 조절해서 생성할 수 있으며, 이와 같은 전압(V_n)은 비교기(83)의 비반전단자(+)에 입력되면 반전단자(-)에 멀티플라이어(82)의 출력전압(V_mo)이 입력되는 비교기(83)에서 상기 전압(V_mo)과 비교되게 된다.

이에따라, 상기 비교기(83)의 출력은 제어스위치(70)가 오프되면서 하이레벨 조건이 되었다가, 상기 비교기(83)의 비반전단자(+)에 입력되는 변압기(60)의 2차측 전압(Vn)이 비교기(83)의 반전단자(-)에 입력되는 전압(V_mo)보다 작아지면 로우레벨신호로 변화되게 된다.

이와같은 신호가 재차 래치회로(90)에 입력되어 래치회로(90)를 구동시키게 되는데, 상기 래치회로(90)가 구동함으로써 제어스위치(70)가 온되며, 이와 같은 일련의 동작은 전압(V_n)이 하이레벨에서 로우레벨로 변환되는 신호가 바로 초기형태의 조건하에서 래치회로(90)를 구동시키는 동작과 동일한 것이다.

이때의 동작상태가 제16도에 도시한 래치회로(90)와 같다.

즉, 비교기(83)에서 출력되는 로우레벨의 신호가 노아게이트(88)에 입력됨과 동시에 인버터(85)에 의해서 하이레벨로 변환된 후 낸드게이트(86)에 입력되고, 비교기(84)에서 출력되는 하이레벨의 신호가 낸드게이트(87)에 입력되어 상기 낸드게이트(86)의 출력을 일측 입력으로 하여 논리작용을 수행한 결과인 로우레벨의 신호를 노아게이트(8)에 입력하면, 이 로우레벨의 신호와 상기 비교기(83)에 의해 출력된 로우레벨의 신호가 논리작용하여 결국 하이레벨의 신호를 노아게이트(88)의 출력단을 통해 제어스위치(70)가 온 되는 것이다.

상술한 바와 같은 동작이 반복되면, 전압(V_mo)의 크기에 맞도록 비교기(83)(84)는 그 비교전위가 달라지게 되면서 만약 전압(V_mo)이 브릿지 정류기(50)에 의해 정류된 전압(V_in)과 동일한(비례하는) 전압이라면 궁극적으로 인덕터(L)과 전류(iL)과 파형은 연속적으로 변환되는 전류파형이 된다.

즉, 제17도 a,b,c에 도시한 바와 같이 되는 것이다.

이와같이 본 발명의 연속전류 제어형 PFC회로에 의하면, 전원단에 입력되는 전압에 대한 전류를 가변주파수를 이용하여 연속적으로 제어하므로 항상 동위상을 갖는 정현파가 생성되어 험 따위의 고조파 노이즈를 제거시킴으로써 동작성능을 향상시키는 커다란 효과가 있는 것이다.

Claims

회로에 입력되는 전류를 연속적으로 제어하여 역률을 보상하기 위한 제어회로에 있어서, AC라인 입력단을 통해서 회로에 입력되는 전류를 전파정류하고, 공급전압을 변압하여 비교동작을 행하도록 함으로써 전류제어 온.오프동작을 반복하도록 하는 승압콘버트(110)와, 상기 승압콘버터(110)에 의한 전압을 비교증폭하고 배율하여 비교기에 의한 비교결과를 토대로 래치회로(90)의 출력을 레벨변화시킴으로써 전류제어가 행해지도록 하는 제어부(80)로 구성된 것을 특징으로 하는 연속전류 제어형 PFC회로.
제 1 항에 있어서, 상기 승압콘버터(110)는 AC라인 입력으로부터 브릿지 정류기(50), 인덕터(L), 다이오드(D₁)를 순차적으로 접속하여 부하(100)에 의해 출력된느 출력전압(V_out)을 얻도록 하고, 상기 인덕터(L)와 다이오드(D₁) 사이에는 변압기(60)를 접속하며 이 변압기(60)의 1차측에 제어스위치(70), 저항(R₃)을 순차적으로 접속시킨 것을 특징으로 하는 연속전류 제어형 PFC회로.
제 1 항에 있어서, 상기 제어부(80)는 상기 승압콘버터(110)의 다이오드(D₁)를 개재해서 커패시터(C₂)와 저항(R₄, R₅)을 병렬로 접속하고, 상기 저항(R₄)과 저항(R₅)의 접속점인 A점 라인에서 생성된 전압(V_e)이 에러증폭기(81)의 반전단자(-)에 입력되도록 접속하며, 상기 에러증폭기(81)의 후단에는 그 출력을 하나의 입력으로 받음과 동시에 승압콘버터(110)의 커패시터(C₁)와 병렬로 접속된 저항(R₁)과 저항(R₂)의 접속점인 B점 라인에서 생성된 전압(V_m1)을 또다른 하나의 입력으로 받도록 멀티플라이어(82)를 접속하며, 상기 멀티플라이어(82)의 출력단에는 전류계(I_mo)와 그라운드 사이에 가변저항(R_v)를 접속하고, 상기 승압콘버터(110)에 접속된 변압기(60)의 2차측 전압(V_n)이 비교기(83)의 비반전단자(+)에 입력되도록 하며, 상기 비교기(83)의 반전단자(-)와 비교기(84)의 비반전단자(+)에는 상기 멀티플라이어(82)의 출력값이 입력되도록 접속함과 동시에 상기 비교기(84)의 반전단자(-)에는 상기 제어스위치(70)와 저항(R₃)의 접속점에서 생성된 전압(Vcs)이 입력되도록 함으로써 양 비교기(83)(84)를 구성하며, 상기 비교기(83)의 출력은 인버터(85)와 노아게이트(88)에 입력되도록 접속함과 동시에 비교기(84)의 출력은 낸드게이트(87)에 입력되도록 접속하여, 상기 인버터(85)의 후단에 접속된 낸드게이트(86)의 출력과 논리작용을 행하여 최종적으로 노아게이트(88)에서 논리작용을 행한후 그 값이 제어스위치(70)에 입력되도록 제어회로(90)를 구성시킨 것을 특징으로 하는 연속전류 제어형 PFC회로.
제 3 항에 있어서, 상기 에러증폭기(81)의 비반전단자(+)에는 기준전압(V_ref)이 설정되어 있는 것을 특징으로 하는 연속전류 제어형 PFC회로.
제 3 항에 있어서, 상기 전압(V_S)은 승압콘버터의 출력전압(V_out)에 비해 일정값만큼 낮도록 설정한 것을 특징으로 하는 연속전류 제어형 PFC회로.
제 3 항에 있어서, 상기 전압(V_m1)은 브릿지 정류기(50)에 의해 정류된 전압(V_in)에 비해 일정값만큼 낮도록 설정한 것을 특징으로 하는 연속전류 제어형 PFC회로.