CN115694161B

CN115694161B - 降低单相电表无感式电源电路视在功率的控制方法及电路

Info

Publication number: CN115694161B
Application number: CN202211713786.2A
Authority: CN
Inventors: 刘建利; 万久森
Original assignee: Hangzhou Deming Electronic Co ltd
Current assignee: Hangzhou Deming Electronic Co ltd
Priority date: 2022-12-30
Filing date: 2022-12-30
Publication date: 2023-04-07
Anticipated expiration: 2042-12-30
Also published as: CN115694161A

Abstract

本发明公开了降低单相电表无感式电源电路视在功率的控制方法及电路，属于电表功率控制技术领域，检测单相电表无感式电源电路输入端的峰值电压；当峰值电压大于等于设定的限制电压时，开关管Q1关闭，输出负载由VDD端供电；振荡器设置有固定的时钟频率，当时钟为高电平时，且峰值电压小于设定的限制电压、VDD端电压也小于最高电压VDD_MAX时，开关管Q1开通，为输出电容充电；当时钟为高电平时，开关管Q1关闭。本发明通过优化开关管Q1的工作控制方式，降低了视在功率、解决了单相电表在使用无感式电源存在的视在功率不高的问题，满足对电表视在功率有更高的要求的部分国家，使得无感式的电表电源应用更加广泛。

Description

降低单相电表无感式电源电路视在功率的控制方法及电路

技术领域

本发明涉及电表功率控制技术领域，具体为降低单相电表无感式电源电路视在功率的控制方法及电路。

背景技术

现有的无感式的电表电源，采用的控制方式是简单的交流电正弦半波，在低电压的时候开通，在高电压关断，这样也是为了无感式电源有更高的效率，因为无感式的电表电源，采用的MOS管作为开关，是LDO的架构，这就导致了输入电压越高的时候开通，压降就会越大，损耗就会越大。并且这样会带来另外一个问题，就是视在功率会变差，而恰恰电表对视在功率有要求，所以这就需要降低无感式的电表电源的视在功率。

附图1为现有的无感式电表电源电路，LACL和ACN为市电的输入端，RV1为470V的压敏电阻,抑制雷击浪涌能量，二极管D1为M7，起到半波整流的作用，R1为限流电阻，RV1为压敏电阻，起到防雷的目的，主控芯片U1采用PN8001,内置高压MOS管，CE1为VDD的储能电容，CE2为输出电容，并且CE1需要远大于CE2电容。芯片的工作原理是，当内部芯片检测到交流电压低于50V时，内置的MOS管导通，给VDD供电，VDD内部再经过LDO给OUT，当检测到电压大于50V时，这个时候内部MOS管关断，输出负载由VDD供电。图2是现有的无感式电表电源半波输入波形和开关控制图，由图2可以看出，MOS管只在很短的时间内导通，同时导通压降也很低，提高了工作效率，但这种的简单控制方式，在谷底0V开通，上升到50Vac就关断，也就导致了功率因数会非常不理想，而视在功率=有功功率/功率因数，因此在有功功率不变的情况下，视在功率会非常差，从而不能满足部分国家电表对视在功率有更高的要求。

根据原理，我们对现有的无感式电源做了仿真验证，图3为现有的无感式电表电源半波输入仿真波形，通过图3我们可以看到在输入电压50Vac以下是有电流的，其余的没有电流，通过波形计算，输入电压有效值222.027Vac，电流有效值为57.764mA，有功功率就是电压波形乘以电流波形的平均值，计算得到平均值为398.89mW，根据计算，视在功率S=VRMS*IRMS=222.072*0.05764=12.8VA，PF=有功功率/视在功率=0.39889W/12.8VA=0.031，计算可知，有功功率能满足要求，但是视在功率无法满足要求。

发明内容

本发明旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本发明提供了降低单相电表无感式电源电路视在功率的控制方法及电路，解决了单相电表在使用无感式电源存在的视在功率高的问题，满足对电表视在功率有更高的要求的部分国家，使得无感式的电表电源应用更加广泛。

为实现上述目的，第一方面，本申请提供了降低单相电表无感式电源电路视在功率的控制方法，包括：检测单相电表无感式电源电路输入端的峰值电压；

当峰值电压大于等于设定的限制电压时，开关管Q1关闭，输出负载由VDD端供电；

振荡器设置有固定的时钟频率，当时钟为高电平时，且峰值电压小于设定的限制电压、VDD端电压也小于最高电压VDD_MAX时，开关管Q1开通，为输出电容充电；

当时钟为高电平时，开关管Q1关闭。

优选地，所述VDD端通过线性稳压电路连接输出电容，通过输出电容向输出负载供电；

所述线性稳压电路包括开关管Q2。

优选地，所述控制方法还包括获取线性稳压电路末端的输出电流，当输出电流超过设定值时，关闭开关管Q2。

优选地，所述控制方法还包括检测谷底零点电压信号，当检测到谷底零点电压信号时，对系统进行复位并将谷底零点电压信号传送至后端MCU。

第二方面，本申请提供了降低单相电表无感式电源电路视在功率的控制电路，包括输入电压检测单元、输入电压导通控制单元、逻辑控制器、VDD端、VDD电压检测单元和输出导通控制单元；

所述输入电压检测单元包括比较器和分压电路，用于检测单相电表无感式电源电路输入端的峰值电压，将其与设定的限制电压进行比较并输出比较结果传至逻辑控制器；

VDD端用于提供VDD电压，VDD电压检测单元用于检测VDD电压的幅值大小，并将检测结果传至逻辑控制器；

输入电压导通控制单元包括开关管Q1，输出导通控制单元包括开关管Q2，逻辑控制器与开关管Q1和开关管Q2电连接，用于控制开关管Q1和开关管Q2的导通；

当输入电压检测单元检测的峰值电压大于等于设定的限制电压时，开关管Q1关闭，开关管Q2开通，输出负载由VDD端供电；

所述逻辑控制器与时钟电路电连接，通过时钟电路向逻辑控制器提供固定的时钟频率；

当时钟为高电平时，且输入电压检测单元检测的峰值电压小于设定的限制电压、VDD端电压也小于最高电压VDD_MAX时，开关管Q1开通，开关管Q2开通，为输出电容充电；

当时钟为高电平时，开关管Q1关闭。

优选地，所述输出导通控制单元包括LDO线性稳压电路，逻辑控制器通过驱动电路与LDO线性稳压电路连接，所述LDO线性稳压电路末端连接有OCP过流保护电路，所述OCP过流保护电路用于采集LDO线性稳压电路末端的输出电流，当输出电流超过设定值时，关闭开关管Q2。

优选地，所述VDD端连接有电容CE1，用于对VDD电压进行储能，所述LDO线性稳压电路末端连接有电容CE2，用于为后端负载提供储能和滤波。

优选地，所述控制电路还包括谷底检测单元，所述谷底检测单元与逻辑控制器和后端MCU电连接，用于检测峰值电压的过零点，当检测到谷底零点电压信号时，对系统进行复位并将谷底零点电压信号传送至后端MCU。

优选地，所述交流市电端连接一整流二极管D1，所述整流二极管D1末端连接分压电路，所述分压电路输出端连接比较器的一输入端，所述比较器的另一输入端作为参考电压。

与现有技术相比，本发明的有益效果是：

本发明提供的视在功率的控制方法通过优化开关管Q1的工作控制方式降低了视在功率，同时也兼顾了效率，解决了单相电表在使用无感式电源存在的视在功率高的问题，满足对电表视在功率有更高的要求的部分国家，使得无感式的电表电源应用更加广泛。同时也提供过零检测信号，无需另外设计检测过零电路，节省了成本，提升了市场竞争力。

本申请的其他特征和优点将在随后的说明书阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请了解本申请的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。

附图说明

图1为现有的无感式电表电源电路图；

图2为现有的无感式电表电源半波输入波形和开关控制图；

图3为现有的无感式电表电源半波输入仿真波形图；

图4为本发明降低单相电表无感式电源电路视在功率的控制方法的流程框图；

图5为本发明降低单相电表无感式电源电路视在功率的控制方法的工作流程图；

图6为本发明降低单相电表无感式电源电路视在功率的控制方法的控制波形图；

图7为本发明降低单相电表无感式电源电路视在功率的控制电路的原理框图；

图8为本发明降低单相电表无感式电源电路视在功率的控制电路中控制开关管Q1导通的前级控制部分的电路原理图；

图9为本发明降低单相电表无感式电源电路视在功率的控制电路中图8中Q4后级输出电压环控制电路原理图；

图10为本发明降低单相电表无感式电源电路视在功率的控制电路中图8中Q4输出电压控制的仿真波形图；

图11为本发明降低单相电表无感式电源电路视在功率的控制电路中图8中X3运放输入输出的特性曲线；

图12为本发明降低单相电表无感式电源电路视在功率的控制电路中图8中Q4输出电流环控制的电路原理图；

图13为本发明降低单相电表无感式电源电路视在功率的控制电路中图8中Q4输入电流被限流后的仿真波形；

图14为本发明降低单相电表无感式电源电路视在功率的控制电路的斩波电流波形；

图15为本发明降低单相电表无感式电源电路视在功率的控制电路中后级LDO控制部分的电路原理图；

图16为本发明降低单相电表无感式电源电路视在功率的控制电路中后级LDO控制部分的仿真波形图；

图17为本发明降低单相电表无感式电源电路视在功率的控制电路中后级OCP过流保护电路的电路原理图；

图18为本发明降低单相电表无感式电源电路视在功率的控制电路中后级输出过载保护时的波形图；

图19为本发明降低单相电表无感式电源电路视在功率的控制电路中谷底检测单元的电路原理图；

图20为本发明降低单相电表无感式电源电路视在功率的控制电路中谷底检测单元的波形图；

图21为本发明降低单相电表无感式电源电路视在功率的控制电路的完整波形图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

如图4所示，第一方面，本发明提供的第一种实施例，降低单相电表无感式电源电路视在功率的控制方法，包括：

检测单相电表无感式电源电路输入端的峰值电压；

当时钟为高电平时，开关管Q1关闭。所述VDD端通过线性稳压电路连接输出电容，通过输出电容向输出负载供电；

所述线性稳压电路包括开关管Q2。所述控制方法还包括获取线性稳压电路末端的输出电流，当输出电流超过设定值时，关闭开关管Q2，起到保护Q2的目的。

所述控制方法还包括检测谷底零点电压信号，当检测到谷底零点电压信号时，对系统进行复位并将谷底零点电压信号传送至后端MCU，无需另外设计过零检测电路。

如图5和图6所示，可知开关Q1的开通条件为：VDD电压低于24V、

交流峰值电压小于195Vac、时钟为高电平；以上三点同时满足，Q1才开通。

开关管Q1关闭条件：以上三点，任何一项不满足，则关闭开关管Q1

LDO线性稳压电路中Q2的开通条件：当发生OCP异常情况时关闭，其他时候都是开通。

该控制方法能够降低视在功率的详细工作原理描述如下：

S=U*I 公式1

其中，S为视在功率，U为电压，I为电流；

P=U*I*cosΦ 公式2

其中，P为有功率功率，U为电压，I为电流，cosΦ为功率因数；

结合公式1和2，有S=P/cosΦ 公式3

因此降低视在功率就提高功率因数即可。提高功率因数，只需要减少无功功率就可以，而减少无功功率，实际就是减少电网能量的浪费，反过来就是提高电网电源的利用率。

第二方面，如图7所示，本申请提供了降低单相电表无感式电源电路视在功率的控制电路，包括输入电压检测单元、输入电压导通控制单元、逻辑控制器、VDD端、VDD电压检测单元和输出导通控制单元；

当时钟为高电平时，开关管Q1关闭。所述输出导通控制单元包括LDO线性稳压电路，逻辑控制器通过驱动电路与LDO线性稳压电路连接，所述LDO线性稳压电路末端连接有OCP过流保护电路，所述OCP过流保护电路用于采集LDO线性稳压电路末端的输出电流，当输出电流超过设定值时，关闭开关管Q2。所述VDD端连接有电容CE1，用于对VDD电压进行储能，所述LDO线性稳压电路末端连接有电容电容CE2，用于为后端负载提供储能和滤波。

图7中LN为交流市电端，OUT+和OUT-是直流输出端，R1和R2是检测交流峰值的电压的分压电阻，构成分压电路。开关管Q1是高端的NMOS管，用于交流斩波开关。电容CE1是VDD端的储能电容，开关管Q1斩波开通后的能量先存储到电容CE1上，同时，当前端开关管Q1关闭的时候，也为后端负载提供能量。开关管Q2为底端的MOS管，可以采用低耐压的NMOS管，可以降低成本，采用低压差的MOS，可以提高效率，开关管Q2工作在线性区，其目的是把VDD上的波动的电压，通过开关管Q2能够稳定的钳位到12V（由电表工作所需要的电压决定）输出，即低压LDO的工作原理，这样就对VDD上的电压不敏感，只要保证VDD上的下限不少12.5Vdc，上限不超过开关管Q2的耐压即可。电容CE2是输出滤波电容，为后端负载提供储能滤波的作用。在输出端上检测过流，当出现过流时，关闭开关管Q2，从而保障系统的可靠性。

优选地，所述控制电路还包括谷底检测单元，所述谷底检测单元与逻辑控制器和后端MCU电连接，用于检测峰值电压的过零点，当检测到谷底零点电压信号时，对系统进行复位并将谷底零点电压信号传送至后端MCU。所述交流市电端连接一整流二极管D1，所述整流二极管D1末端连接分压电路，所述分压电路输出端连接比较器的一输入端，所述比较器的另一输入端作为参考电压。

系统集成谷底检测功能，一个是用于电表系统复位检测电压，每个谷底过零点都复位，另外把这个谷底检测信号输出给后端的MCU，这样电表就无需外搭器件进行额外的过零采样信号，为整个系统进一步的降低成本。开关管Q1关闭的电压设定为限制电压，当检测到275V（本发明提供的具体一种实施例）限制电压时，通过比较器，把低电平信号输送给逻辑控制器，由逻辑控制器关闭开关管Q1，即峰值电压275V~311V之间开关管Q1是关闭的，这也是为了平衡效率，即效率最低处把开关管Q1关闭，关闭后的能量由电容CE2提供，因此电容CE2需要考虑最恶劣的情况。振荡器为固定的时钟频率，当时钟为高电平时，且检测到峰值电压小于设定的限制电压，VDD电压也小于最高VDD_MAX电压24V时，那么开关管Q1就开通，为后端的电容CE2充电，VDD上电压通过开关管Q2输出到电容CE2上。时钟频率在低电平时，不开通。这样在整个半波范围内，除了峰值电压275V以上不开通外，其它地方都参与开通与关断，充分利用了半波里的能量，提高了PF值，视在功率自然就降低了，同时限制了高电压处的开通，提高了工作效率，在视在功率和效率之间，找到一个最佳的平衡，满足电表的供电需求。

图8为本发明的提供的控制开关管Q1导通的前级控制部分的电路原理图，其中，开关管Q1代表整个输入电压导通控制单元的导通和关断，是一个总的概念，V2为正弦波输入，220Vac有效值，50HZ的开关频率，D1为通用1KV的二极管，通过二极管D1得到半波整流波形。电阻R4、R2、R3和比较器U15，组成输入电压检测单元，参考电压REF为2.5V，则OVP电压为[(R4+R2)/R3+1]*REF=[(390K+2.7K)/3.6K+1]*2.5V=275.2V，即输入馒头波电压低于275.2V时，通过比较器输出高电平到与门U4，高于275.2V时，通过比较器输出低电平到与门U4，逻辑四输入与门U4，用于控制Q5的开通和关断，从而控制主开关管Q4的开通和关断，开关管Q4开通时，输入电压导通控制单元导通，电流给电容C1充电，关断时，电容C1给后级放电。

图9为图8中Q4后级输出电压环控制电路原理图，其中，X3是运放，组成的是比较器电路，运放供电电压是5V，电阻R7和二极管D2跨接到运放IN+和运放输出VO两端，组成正反馈电路。计算时，可忽略二极管D2的压降，电阻R22和R20分压后作为基准给运放输入IN+端，其基准值VTH=R20/(R20+R22)*5V=10K/(10K+2.5K)*5V=4V,VTL=(R7//R20)/[(R7//R20)+R22]*5V=(2.34K//10K)/[2.34K//10K+2.5K]*5V=2.156V，因此当Q1输出电压超过(R5/R6+1)*VTH=(18K/3.6K+1)*4V=24时，运放X3输出低电平给4输入逻辑与门U4，从而关闭Q4的主功率管，这个时候就需要C1电容上的能量为后端供电。需要注意的是，由于是半波整流，在正弦波负半周期是没有能量的，同样需要靠C1上的电容能量来为后级负载供电。由于关闭Q4后，C1上的电压会不断的降低，当减少到(R5/R6+1)*VTL=(18K/3.6K+1)

*2.156V=12.936V，输出运放X1再次输出高电平给四输入逻辑与门，再次开通Q1，C1电容电压再次上升，如此往复。运放的滞回电压为24V-12.936V=11.064V，这样输出不会震荡，同时也提高效率。

如图10和图11所示，其中，图10为图8中Q4输出电压控制的仿真波形图，图11为X3运放输入输出的特性曲线，从图10仿真验证的结果和图11的特性曲线看，当电容C1上的电压超过24.008V时，运放输出拉低，当电容C1上的电压下降到到13.074V时，开关管Q1再次开通，电容C1上的电压会上升，回差是24.008-13.074=10.934V，动作电压和回差电压与理论计算值相吻合。

如图12所示，为图8中Q4输出电流环控制的电路原理图，其中，R17为电流采样电阻，阻值为1Ω，R19和R25都为1K电阻，R26和R27都为150K的电阻，这两个电阻的阻值相等，与X4运放组成差分电流采样电路，采集R17上流过的电流，经过运放放大后，再接入由X5组成的比较器IN-端，X5的IN+接参考电压，参考电压约为，由X4组成的差分采样的放大倍数为R27/R19=R26/R25=150倍，因此我们可以计算出流过限流电阻R17的值为Ilimit=2.07V/150/1Ω=0.0138A,即13.8mA的电流，也就是给电容C1最大的峰值充电电流会被限制在13.8mA，由于运放X5输出接的Q4的MOS管的Gate，形成负反馈，当电流大于设定电流Ilimit时，运放X5会减少驱动电流，反之则增大电流，采用限流开关的目的是为了减少每次开关开启时的峰值电流，从而减少电流有效值，进而有助于减少视在功率。

如图13和图14所示，经过差分采样，控制峰值限流后，峰值电流仿真最大值为13.841mA，同样与理论计算值一致。

如图15所示，为后级LDO控制部分的电路原理图，其中，开关管Q2为低耐压的MOS管，X2为运放做的比较器电路，R8和R9采集输出电压，分压后接运放IN-端，运放的IN+接TL431，提供2.5V的基准参考电压，R14是TL431的限流电阻。C5是前馈电容，提供了一个极点，有助于减少输出电压过冲，提高了环路的响应速度。MOS管Q2、运放X2、提供参考基准的TL431以及采样电阻R8和R9组成线性LDO电路，通过计算，Q2-OUT=(R8/R9+1)*2.5V=（3.9K/1K+1）*2.5V=12.25V。

如图16所示，为后级LDO控制部分的仿真波形图，可以看到，VIN输入在13V-24V波动时，经过LDO控制电路后，输出电压波动为12.245V和12.305V之间波动，输出稳压精度为0.44%，满足电表电源需求的1%的精度要求。

如图17所示，为后级OCP过流保护电路的电路原理图，即OCP过流保护电路原理图，其中，U21为比较器，R11和R12电阻采集输出电压，当过载或者短路时，输出电压降低到VOLP=(R11/R12+1)*2.5V=（33K/10K+1）*2.5V=10.75V，R10电阻为40Ω，因此当发生前欠压时，R10两端的电压为12.25V-10.75V=1.5V，这时流过R10的电流为1.5V/40Ω=37.5mA，即当输出电流超过37.5mA时，判断为输出过载或者短路，运放U21的输出为高电平，U3的输出端接Q3的MOS管，通过Q3来关闭Q2，从而保护芯片不会损坏，同时U21的输出也连接着图8中的4输入与门的逻辑控制器，当发生保护时，也同时关闭Q4的MOS管。

如图18所示，为后级输出过载保护时的波形图，从波形图中可以看出，当电流达到37.5mA，运放开始输出高电平，这个时候关闭开关管Q2，输出电压开始下降，从而保护MOS管的目的。

如图19所示，为谷底检测单元的电路原理图，其中，X1为运放做比较器，R16和R15为交流输入检测电阻，运放的IN-以GND为参考，当输入正弦电压为0时开始翻转。

如图20所示，为谷底检测单元的波形图，通过仿真的波形图可以看到，当正弦波过零电压的时候，运放开始翻转，可以提供输出信号给电表MCU处理，省去外搭过零检测电路，可以省去PCB布板空间和减少元器件，从而进一步的降低成本。

图21为控制电路的完整波形图，从仿真波形图的结果中，可以计算出峰值电流为13.84mA，电流有效值为8.447mA,输入正弦波有效值为222.028V，那么视在功率为S=Vrms*IRMS=222.028V*0.008447A=

1.885VA。把电压波形乘以电流波形，可以得到功率波形图，取平均值后即为有功功率，波形计算的有功功率为946.105mW。功率因数PF=有功功率/视在功率=0.946W/1.885VA=0.501。

如表1所示，为本发明与现有电路的参数改进对比表，在同等负载的情况下，本发明的控制电路虽然效率从15.35%下降到6.46%，但是PF方面的提升还是非常明显的，从0.031提升到0.501，视在功率从12.8VA降低到1.885VA，满足1W/5VA的标准。

表1本发明与现有电路的参数改进对比表

项目

输入电压

峰值电流

有效值电流

有功功率

视在功率

PF

输出电压

输出电流

效率

改进前

222.02Vac

289.99mA

57.76mA

0.399W

12.8VA

0.031

12.25V

5mA

15.35%

改进后

222.02Vac

13.84mA

8.447mA

0.946W

1.885VA

0.501

12.25V

5mA

6.46%

本发明提供的控制电路通过优化开关管的工作控制方式，采用电流内环、电压外环的控制方式降低了视在功率，同时也兼顾了效率，解决了单相电表在使用无感式电源存在的视在功率高的问题，满足对电表视在功率有更高的要求的部分国家，使得无感式的电表电源应用更加广泛。同时也提供过零检测信号，无需另外设计检测过零电路，节省了成本，提升了市场竞争力。

在本申请的上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质上实施的计算机程序产品的形式。其中，存储介质可以由任何类型的易失性或非易失性存储设备或者它们的组合实现，如静态随机存取存储器（Static RandomAccess Memory,简称SRAM），电可擦除可编程只读存储器（Electrically ErasableProgrammable Read-Only Memory, 简称EEPROM），可擦除可编程只读存储器（ErasableProgrammable Read Only Memory, 简称EPROM），可编程只读存储器（Programmable Red-Only Memory,简称PROM），只读存储器（Read-OnlyMemory,简称ROM），磁存储器，快闪存储器，磁盘或光盘。这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能。

在本申请所提供的实施例中，应该理解到，所揭露装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

Claims

1.降低单相电表无感式电源电路视在功率的控制方法，其特征在于，包括：

检测单相电表无感式电源电路输入端的峰值电压；

当时钟为高电平时，开关管Q1关闭。

2.根据权利要求1所述的降低单相电表无感式电源电路视在功率的控制方法，其特征在于，所述VDD端通过线性稳压电路连接输出电容，通过输出电容向输出负载供电；

所述线性稳压电路包括开关管Q2。

3.根据权利要求2所述的降低单相电表无感式电源电路视在功率的控制方法，其特征在于，所述控制方法还包括获取线性稳压电路末端的输出电流，当输出电流超过设定值时，关闭开关管Q2。

4.根据权利要求3所述的降低单相电表无感式电源电路视在功率的控制方法，其特征在于，所述控制方法还包括检测谷底零点电压信号，当检测到谷底零点电压信号时，对系统进行复位并将谷底零点电压信号传送至后端MCU。

5.降低单相电表无感式电源电路视在功率的控制电路，其特征在于，包括输入电压检测单元、输入电压导通控制单元、逻辑控制器、VDD端、VDD电压检测单元和输出导通控制单元；

当时钟为高电平时，开关管Q1关闭。

6.根据权利要求5所述的降低单相电表无感式电源电路视在功率的控制电路，其特征在于，所述输出导通控制单元包括LDO线性稳压电路，逻辑控制器通过驱动电路与LDO线性稳压电路连接，所述LDO线性稳压电路末端连接有OCP过流保护电路，所述OCP过流保护电路用于采集LDO线性稳压电路末端的输出电流，当输出电流超过设定值时，关闭开关管Q2。

7.根据权利要求6所述的降低单相电表无感式电源电路视在功率的控制电路，其特征在于，所述VDD端连接有电容CE1，用于对VDD电压进行储能，所述LDO线性稳压电路末端连接有电容CE2，用于为后端负载提供储能和滤波。

8.根据权利要求7所述的降低单相电表无感式电源电路视在功率的控制电路，其特征在于，所述控制电路还包括谷底检测单元，所述谷底检测单元与逻辑控制器和后端MCU电连接，用于检测峰值电压的过零点，当检测到谷底零点电压信号时，对系统进行复位并将谷底零点电压信号传送至后端MCU。

9.根据权利要求5-8中任一项权利要求所述的降低单相电表无感式电源电路视在功率的控制电路，其特征在于，交流市电端连接一整流二极管D1，所述整流二极管D1末端连接分压电路，所述分压电路输出端连接比较器的一输入端，所述比较器的另一输入端作为参考电压。