CN209692346U - 一种过流保护电路模块 - Google Patents

Abstract

本实用新型公开了一种过流保护电路模块，电流采样电路和过流保护延迟电路，电流采样电路包括采样电路、基准电路和比较器，采样电路、基准电路的输出端与比较器的输入端电连接，采样电路用于侦测电路中电流的大小，比较器将采样值与基准值进行比较，在采样值大于基准值时发出过流信号；过流保护延迟电路包括过流保护时间设置单元和过流回路MOS管控制单元，用于控制过流回路中的MOS管及保护时间。本实用新型解决电源的过流、短路等问题，该电路简单，保护时间可自由设定，不需增加辅助电路等优点，提高了电源电路的安全性及稳定性。

Description

一种过流保护电路模块

技术领域

本实用新型属于集成电路技术领域，具体涉及一种过流保护电路模块。

背景技术

电源作为一切电子产品的供电设备，除了性能要满足供电产品的要求外，其自身的保护措施也非常重要，如过压、过流、过热保护等。一旦电子产品出现故障时，如电子产品输入侧短路或输出侧过流或短路时，电源则必须关闭其输出电压，才能保护功率MOSFET和输出装设备等不被烧毁，否则可能引起电子产品的进一步损坏，甚至引起操作人员的触电及火灾等现象。因此，电源的过流保护功能一定要完善。现有技术的主要缺点：

（1）需要单独供电，电源的变压器需增加一组辅助绕组，导致变压器的体积增大。

（2）使用的元器件多，电路复杂，一般采用打嗝模式保护，其过流保护时间不能任意设定。

因此，亟需一种解决电源的过流保护问题，电路简单，保护时间可自由设定的过流保护电路模块。

实用新型内容

为解决现有技术存在的缺陷，本实用新型提供一种过流保护电路模块。

为了解决上述技术问题，本实用新型提供了如下的技术方案：

本实用新型一种过流保护电路模块，电流采样电路和过流保护延迟电路，电流采样电路包括采样电路、基准电路和比较器，采样电路、基准电路的输出端与比较器的输入端电连接，采样电路用于侦测电路中电流的大小，比较器将采样值与基准值进行比较，在采样值大于基准值时发出过流信号给过流保护延迟电路；过流保护延迟电路包括过流保护时间设置单元和过流回路MOS管控制单元，用于控制过流回路中的MOS管及保护时间。

作为本实用新型的一种优选技术方案，电流采样电路具体包括第一电容C1、第二电容C2、比较器U1、第一MOS管Q1、第一电阻R1、第二电阻R2和第三电阻R3，第一电容C1的一端与V+相连，第一电容C1的另一端接地；比较器U1的1脚与第一电阻R1的一端、第二电阻R2的一端、第二电容C2的一端相连，第一电阻R1的另一端与V+相连，第二电阻R2的另一端接地，第二电容C2的另一端与第三电阻R3的一端、比较器U1的3脚、第一MOS管Q1的3脚相连，第三电阻R3的另一端接地；比较器U1的2脚接地；比较器U1的4脚与第二MOS管Q2的1脚相连；比较器U1的5脚与V+相连；

过流保护延迟电路具体包括计时器U2、第二MOS管Q2、第四电阻R4，计时器U2的1脚与V+相连，计时器U2的2脚、4脚和6脚接地，计时器U2的3脚与第四电阻R4的一端、第二MOS管Q2的2脚相连，第四电阻R4的另一端接地，第二MOS管Q2的3脚与V+相连；计时器U2的5脚与第一MOS管Q1的1脚相连，第一MOS管Q1的3脚与第三电阻R3相连，第一MOS管Q1的2脚与负载相连，负载的另一端与V+相连。

作为本实用新型的一种优选技术方案，比较器U1采用TLV1701比较器。

作为本实用新型的一种优选技术方案，计时器U2采用TPL5110-Q1计时器。

作为本实用新型的一种优选技术方案，第一MOS管Q1为N型MOS管，第一MOS管Q1的1脚为栅极，第一MOS管Q1的2脚为漏极，第一MOS管Q1的3脚为源极。

作为本实用新型的一种优选技术方案，第二MOS管Q2为P型MOS管，第二MOS管Q2的1脚为栅极，第二MOS管Q2的2脚为漏极，第二MOS管Q2的3脚为源极。

本实用新型的有益效果是：本实用新型解决电源的过流、短路等问题，该电路简单，保护时间可自由设定，不需增加辅助电路等优点，提高了电源电路的安全性及稳定性。

附图说明

图1是本实用新型提供的一种过流保护电路模块的原理图。

图2是本实用新型提供的一种过流保护电路模块中TLV1701比较器的功能框图；

图3是本实用新型提供的一种过流保护电路模块中TPL5110-Q1计时器的时序图。

图4是本实用新型提供的一种过流保护电路模块的工作流程图。

具体实施方式

以下结合附图对本实用新型的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本实用新型，并不用于限定本实用新型。

在本实用新型的描述中，需要说明的是，除非另有明确的规定和限定，术语“相连”为电连接，应做广义理解。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。

为了达到本实用新型的目的，如图1至图4所示，在本实用新型的其中一种实施方式中提供一种过流保护电路模块，电流采样电路和过流保护延迟电路，电流采样电路包括采样电路、基准电路和比较器，采样电路、基准电路的输出端与比较器的输入端电连接，采样电路用于侦测电路中电流的大小，比较器将采样值与基准值进行比较，在采样值大于基准值时发出过流信号给过流保护延迟电路；过流保护延迟电路包括过流保护时间设置单元和过流回路MOS管控制单元，用于控制过流回路中的MOS管及保护时间。

为了进一步地优化本实用新型的实施效果，在本实用新型的另一种实施方式中，在前述内容的基础上，电流采样电路具体包括第一电容C1、第二电容C2、比较器U1、第一MOS管Q1、第一电阻R1、第二电阻R2和第三电阻R3，第一电容C1的一端与V+相连，第一电容C1的另一端接地；比较器U1的1脚与第一电阻R1的一端、第二电阻R2的一端、第二电容C2的一端相连，第一电阻R1的另一端与V+相连，第二电阻R2的另一端接地，第二电容C2的另一端与第三电阻R3的一端、比较器U1的3脚、第一MOS管Q1的3脚相连，第三电阻R3的另一端接地；比较器U1的2脚接地；比较器U1的4脚与第二MOS管Q2的1脚相连；比较器U1的5脚与V+相连。

电流采样电路的工作原理如下：

电路回路中的电流就第三电阻R3进行采样，采样电压值与第一电阻R1、第二电阻R2分压值进行比较，当回路中的电流值大于设定值时，比较器U1的3脚电压大于1脚的电压，此时比较器U1的4脚输出低电平，从而控制第二MOS管Q2导通，通过计时器U2控制第一MOS管Q1的导通，从而起到过流保护作用。

另外，过流保护延迟电路具体包括计时器U2、第二MOS管Q2、第四电阻R4，计时器U2的1脚与V+相连，计时器U2的2脚、4脚和6脚接地，计时器U2的3脚与第四电阻R4的一端、第二MOS管Q2的2脚相连，第四电阻R4的另一端接地，第二MOS管Q2的3脚与V+相连；计时器U2的5脚与第一MOS管Q1的1脚相连，第一MOS管Q1的3脚与第三电阻R3相连，第一MOS管Q1的2脚与负载相连，负载的另一端与V+相连。

过流保护延迟电路的工作原理如下：

计时器U2设定为单触发模式，当电路过流时，比较器U1的4脚给出低电平，第二MOS管Q2导通，计时器U2的3脚为高电平，此时计时器U2的5脚为低电平，第一MOS管Q1关断，经过设定的保护时间后，计时器U2的5脚恢复高电平，第一MOS管Q1导通，保护消除，计时器U2的5脚控制第一MOS管Q1的通断，第一MOS管Q1的关断时间即为延迟时间，保护时间由第四电阻R4的值决定。

具体地，比较器U1采用TLV1701比较器。

具体地，计时器U2采用TPL5110-Q1计时器。

具体地，第一MOS管Q1为N型MOS管，第一MOS管Q1的1脚为栅极，第一MOS管Q1的2脚为漏极，第一MOS管Q1的3脚为源极。

具体地，第二MOS管Q2为P型MOS管，第二MOS管Q2的1脚为栅极，第二MOS管Q2的2脚为漏极，第二MOS管Q2的3脚为源极。

如图4所示，下面对本实施方式的整体工作流程作进一步说明，具体包括以下步骤：

S1、开始；

S2、电流采样，采样电路侦测电路中电流的大小；

S3、判断是否过流，比较器U1将采样值与基准值进行比较，若采样值大于基准值，发出过流信号给计时器U2，若采样值不大于基准值，则返回步骤S2；

S4、计时器U2触发定时信号，第一MOS管S1关断；

S5、经过计时器U2设定的保护时间后，计时器U2的5脚恢复高电平，第一MOS管Q1导通，保护结束，进入步骤S2继续进行电流采样。

最后应说明的是：以上所述仅为本实用新型的优选实施例而已，并不用于限制本实用新型，尽管参照前述实施例对本实用新型进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (6)

1.一种过流保护电路模块，其特征在于，电流采样电路和过流保护延迟电路，电流采样电路包括采样电路、基准电路和比较器，采样电路、基准电路的输出端与比较器的输入端电连接，采样电路用于侦测电路中电流的大小，比较器将采样值与基准值进行比较，在采样值大于基准值时发出过流信号给过流保护延迟电路；过流保护延迟电路包括过流保护时间设置单元和过流回路MOS管控制单元，用于控制过流回路中的MOS管及保护时间。

2.根据权利要求1所述的过流保护电路模块，其特征在于，电流采样电路具体包括第一电容C1、第二电容C2、比较器U1、第一MOS管Q1、第一电阻R1、第二电阻R2和第三电阻R3，第一电容C1的一端与V+相连，第一电容C1的另一端接地；比较器U1的1脚与第一电阻R1的一端、第二电阻R2的一端、第二电容C2的一端相连，第一电阻R1的另一端与V+相连，第二电阻R2的另一端接地，第二电容C2的另一端与第三电阻R3的一端、比较器U1的3脚、第一MOS管Q1的3脚相连，第三电阻R3的另一端接地；比较器U1的2脚接地；比较器U1的4脚与第二MOS管Q2的1脚相连；比较器U1的5脚与V+相连；

过流保护延迟电路具体包括计时器U2、第二MOS管Q2、第四电阻R4，计时器U2的1脚与V+相连，计时器U2的2脚、4脚和6脚接地，计时器U2的3脚与第四电阻R4的一端、第二MOS管Q2的2脚相连，第四电阻R4的另一端接地，第二MOS管Q2的3脚与V+相连；计时器U2的5脚与第一MOS管Q1的1脚相连，第一MOS管Q1的3脚与第三电阻R3相连，第一MOS管Q1的2脚与负载相连，负载的另一端与V+相连。

3.根据权利要求1所述的过流保护电路模块，其特征在于，比较器U1采用TLV1701比较器。

4.根据权利要求1所述的过流保护电路模块，其特征在于，计时器U2采用TPL5110-Q1计时器。

5.根据权利要求1所述的过流保护电路模块，其特征在于，第一MOS管Q1为N型MOS管，第一MOS管Q1的1脚为栅极，第一MOS管Q1的2脚为漏极，第一MOS管Q1的3脚为源极。

6.根据权利要求1所述的过流保护电路模块，其特征在于，第二MOS管Q2为P型MOS管，第二MOS管Q2的1脚为栅极，第二MOS管Q2的2脚为漏极，第二MOS管Q2的3脚为源极。