KR100532366B1

KR100532366B1 - 전력 계수 정정회로

Info

Publication number: KR100532366B1
Application number: KR1019980008098A
Authority: KR
Inventors: 최낙춘
Original assignee: 페어차일드코리아반도체 주식회사
Priority date: 1998-03-11
Filing date: 1998-03-11
Publication date: 2006-02-09
Also published as: KR19990074481A

Abstract

전력 계수 정정 제어 신호에 의해서 제어되어 교류 입력 신호를 입력하여 이를 정류하고 이의 값을 부스팅하여 필요로 하는 레벨의 직류 신호를 출력 신호로서 출력하는 부스트 전환기, 및 상기 부스트 전환기에 입력되는 교류 입력 신호를 정류하여 얻어지는 입력 신호에 비례하도록 설정되는 제 1 입력 신호, 상기 입력 신호의 변동을 감지하기 위하여 설정되는 제 2 입력 신호, 및 상기 부스트 전환기로부터 출력되는 신호를 조정하여 이에 따라 해당되는 값으로 설정되어 있는 제 3 입력 신호를 입력으로 하는 멀티플라이어부를 구비하고, 상기 입력 신호가 넓은 범위에서 변동하는 경우에도 안정적으로 동작하여 상기 입력 신호에 따라 해당되는 상기 전력 계수 정정 제어 신호를 발생하여 출력하는 제어부를 구비하는 것을 특징으로 하는 전력 계수 정정 회로가 개시되어 있다. 본 발명에 의하면, 멀티플라이어부에 입력되는 입력 신호들이 부스트 전환기에 의해 정류된 입력 신호의 변동에 민감하게 동작하지 않도록 설정되어 있으므로 넓은 범위의 교류 입력 전압의 변동에 대해서도 전력 계수는 물론 출력 전압을 안정하게 조정 할 수 있는 효과를 가진다.

Description

전력 계수 정정 회로{Power factor correction circuit}

본 발명은 전력 계수 정정(PFC: Power Factor Correction) 회로에 관한 것으로서, 특히 넓은 범위의 입력 신호에 대하여 안정적으로 동작하는 전력 계수 정정 회로에 관한 것이다.

일반적으로 전원을 규정할 때에, 주로 목적하는 바의 출력 값, 예를 들면 전압, 전류, 조정(Regulation)치, 등의 값에 주안점을 두어 왔으며, 입력 값에 대한 고려는 무시되어 왔다. 그러나, 고전력 오프 라인(Off-line) 스위칭 전원이 널리 사용됨에 따라 실제적으로 교류(AC) 전원 라인(Power line) 및 일반 전기 시스템에서 대한 입력 값의 영향에 대한 고려가 새로운 문제로 대두되게 되었다. 이러한 문제는 곧바로 스위칭 전원의 입력에서의 전력 계수(Power Factor)에 대한 문제로 연관되어, 이에 대한 원인 및 문제들을 규명하여 해결하기 위한 여러 시도가 있어 왔다.

전력 계수는 교류 전원(AC Power) 시스템에 있어서 리액티브(Reactive) 부하(Load)의 영향을 수치적으로 나타내기 위한 것이다. 순수 저항 소자만을 부하로서 가지는 선형 교류 회로에 있어서, 부하에 흐르는 교류 전류는 교류 전압과 위상이 일치한다. 따라서 부하에 의해서 소비되는 평균 전력은 RMS(Root Mean Square) 전압과 RMS 전류의 곱이 된다. 저항 소자와 리액티브 소자를 부하로서 가지는 선형 교류 회로에 있어서, 부하에 흐르는 교류 전류의 위상은 인덕티브(Inductive) 리액티브 부하에 대해서는 전압의 위상보다 뒤쳐지고, 커패시티브(capacitive) 리액티브 부하에 대해서는 전압의 위상보다 앞지르게 되어 위상이 일치하지 않게 된다. 리액티브 부하에 의해 소비되는 평균 전력은 RMS(Root Mean Square) 전압과 RMS 전류의 곱, 예컨대 시평균전력(Apparent Power)이 아니라 순간적인 전류 값과 전압값의 곱의 평균값이다. 전력 계수는 이러한 리액티브 부하를 포함하는 교류 회로에 있어서 부하에 의해 실제로 소비되는 평균 전력의 시평균전력에 대한 비율로써 나타내어 진다. 즉, 전력 계수는 리액티브 부하를 포함하는 교류 회로에 있어서 부하에 의해 실제로 소비되는 평균 전력이 얼마나 시평균전력에 근사한가를 수치적으로 나타내는 것이다.

전력 계수 정정 회로는 교류 입력 신호로부터 일정한 직류 레벨의 신호를 출력하는 교류 전원 회로에 있어서 이러한 전력 계수를 향상 조정하기 위한 회로이다.

도 1은 종래의 부스트(Booster) 전환기(Converter)를 사용한 전력 계수 정정 회로의 블록도를 나타내고 있다.

도 1을 참조하면, 종래의 부스트(Boost) 전환기(Converter)를 사용한 전력 계수 정정 회로는 부스트 전환기(100), 멀티플라이어부(110), 에러 증폭부(120), 전류 감지 비교기(130), 제로 전류점 감지부(140), 래치부(150), 및 출력 구동부(160)를 구비한다.

부스트 전환기(100)는 전력 계수 정정 제어 신호(PFCON)에 의해서 제어되어 교류 입력 신호(ACin)를 입력하여 이를 정류(Rectifying)하고 부스팅(Boosting)하여 필요로 하는 직류 레벨의 신호를 출력한다.

부스트 전환기(100)는 정류 회로(102), 필터부(104), 스위칭부(106), 및 출력부(108)를 구비한다.

정류 회로(102)는 교류 입력 신호(ACin)를 입력하여 정류하여 이를 입력 신호(Vs)로서 출력한다.

필터부(104)는 정류 회로(102)로부터 출력되는 신호를 입력하여 보다 안정적인 직류 성분의 신호를 얻기 위하여 이를 필터링하여 출력한다.

필터부(104)는 변환 인덕터(Transformer)(L), 다이오우드(D1), 및 커패시턴스 소자(C1)로써 구성되어 있다.

변환 인덕터(L)는 한 단자가 정류 회로(102)의 출력 단자에 접속되어 있다.

다이오우드(D1)는 변환 인덕터(L)의 다른 단자에 에노드 단자가 접속되어 있다.

커패시턴스 소자(C1)는 다이오우드(D1)의 케소드 단자와 접지 단자(GND) 사이에 접속되어 있다.

스위칭부(106)는 전력 계수 정정 제어 신호(PFCON)에 의해 제어되어 입력 신호(ACin)의 변동에 따른 변환 인덕터(L)에 흐르는 전류의 변동을 최대한 감소시키기 위한 것이다.

스위칭부(106)는 트랜지스터(Q1)와 저항 소자(R1)로써 구성되어 있다.

트랜지스터(Q1)는 변환 인덕터(L)의 다른 단자에 한 단자가 접속되어 있으며 전력 계수 정정 제어 신호(PFCON)에 의해서 게이팅 되어 있는 N 형의 바이폴라 트랜지스터이다.

저항 소자(R1)는 트랜지스터(Q1)의 다른 단자와 접지 단자(GND) 사이에 연결되어 있다.

출력부(108)는 소정의 일정한 직류 레벨의 전압(Vo)을 출력하기 위한 것이다.

출력부(108)는 부하 저항 소자들(RL1,RL2), 및 가변 저항 소자(VR)를 구비한다.

부하 저항 소자(RL1)는 다이오우드(D1)의 케소드 단자에 한 단자가 접속되어 있다.

부하 저항 소자(RL2)는 부하 저항 소자(RL1)의 다른 단자에 한 단자가 접속되어 있다.

가변 저항 소자(VR)는 부하 저항 소자(RL2)의 다른 단자와 접지 단자(GND) 사이에 접속되어 있다.

에러 증폭부(120)는 출력 전압(Vo)을 조정(Regulate)하기 위한 것이다.

에러 증폭부(120)는 증폭기(122), 저항 소자(R2), 및 커패시턴스 소자(C2)로써 구성되어 있다.

에러 증폭부(120)의 에러 증폭기(122)는 부스트 전환기(100)의 출력부(108)를 구성하고 있는 부하 저항 소자(RL1)의 다른 단자에 인가되고 출력 전압(Vo)에 비례하는 전압(Vea)을 인버팅 입력 단자로 입력받고 소정의 기준 전압(Vref)을 넌인버팅 입력 단자로 입력받아, 입력 된 두 전압(Vo,Vref)을 비교하여 에러 증폭기의 저항소자(R2) 및 커패시턴스 조자(C2)에 따라 조절된 값으로 출력 전압(Vm2)을 출력한다.

저항 소자(R2)와 커패시턴스 소자(C2)는 증폭기(122)의 인버팅 입력 단자와 출력 단자 사이에 접속되어 피드백(Feedback) 루프를 구성하고 있다.

멀티플라이어부(110)는 에러 증폭부(120)로부터 출력되는 전압(Vm2)을 기준 전압(Vref)에 해당되는 값만큼 강하시켜 얻어지는 전압(Vm2-Vref)과 부스트 전환기(100)의 입력 전압(Vs)에 비례하는 전압(Vm1)을 입력하여 이들을 곱하여 전압(Vm0)으로서 출력한다.

멀티플라이어부(110)는 입력부들(112,114), 및 멀티플라이어(116)를 구비한다.

멀티플라이어(116)는 입력 단자들(IN1,IN2), 및 출력 단자(OUT)를 구비하고 입력 단자들(IN1,IN2)로부터 입력되는 신호들을 곱하여 출력 단자(OUT)로 출력한다. 여기서 멀티플라이어(116)는 소정의 이득(K)을 가지도록 설정되어 있다.

입력부(112)는 부스트 전환기(100)의 정류 회로(102)의 출력 단자와 멀티플라이어(116)의 입력 단자(IN1) 사이에 접속되어 있다. 입력부(112)는 부스트 전환기(100)의 정류 회로(102)의 출력 단자로부터 출력되는 입력 신호(Vs)에 비례하는 신호(Vm1)를 멀티플라이어(116)의 입력 단자(IN1)로 입력시킨다.

입력부(112)는 저항 소자들(R4,R5), 및 커패시턴스 소자(C4)로써 구성되어 있다.

저항 소자(R4)는 부스트 전환기(100)의 정류 회로(102)의 출력 단자와 멀티플라이어(116)의 입력 단자(IN1) 사이에 접속되어 있다.

저항 소자(R5)는 멀티플라이어(116)의 입력 단자(IN1)와 접지 단자(GND) 사이에 접속되어 있다.

커패시턴스 소자(C4)는 멀티플라이어(116)의 입력 단자(IN1)와 접지 단자(GND) 사이에 접속되어 있다.

입력부(114)는 에러 증폭부(120)의 출력 단자와 멀티플라이어(116)의 입력 단자(IN2) 사이에 접속되어 있다.

입력부(114)는 레벨 전이 수단(113)으로써 구성되어 있다.

레벨 전이 수단(113)은 에러 증폭부(120)로부터 출력되는 전압(Vm2)과 기준 전압(Vref)을 입력하여 전압(Vm2)의 레벨을 기준 전압(Vref)에 해당되는 만큼을 강하시켜 출력한다.

전류 감지 비교기(130)는 멀티플라이어부(110)로부터 출력되는 전압(Vm0)을 인버팅 입력 단자로 입력하고, 부스트 전환기(100)의 스위칭부(106)를 구성하고 있는 트랜지스터(Q1)의 소오스 단자에 인가되는 전압(Vcs)을 넌인버팅 입력 단자로 입력하여 이들을 비교하고 이에 따라 해당되는 신호를 전압(Vcso)으로서 출력한다. 전류 감지 비교기(130)는 부스트 전환기(100)의 스위칭부(106)를 구성하고 있는 트랜지스터(Q1)의 소오스 단자에 인가되는 전압(Vcs)이 멀티플라이어부(110)로부터 출력되는 전압(Vm0)과 동일하게 되는 지점을 감지하여 이에 따라 해당되는 펄스 신호를 전압(Vcso)으로서 출력한다.

제로 전류 감지부(140)는 인버팅 입력 단자로부터 소정의 전압(V1)을 입력하고 넌인버팅 입력 단자로부터 부스트 전환기(100)의 변환 인덕터(L)에 흐르는 전류에 의한 전압(Vdet)을 입력하여 이들을 비교하여 이에 따라 해당되는 신호를 출력한다. 제로 전류 감지부(140)는 부스트 전환기(100)의 변환 인덕터(L)에 흐르는 전류에 의한 전압(Vdet)의 폴링 에지(Falling Edge)를 감지하여 이를 제로 전류점으로서 인식하여 이에 따라 해당되는 펄스 신호를 신호(Vc0)로서 출력한다.

래치부(150)는 제로 전류 감지부(140)로부터 출력되는 신호(Vc0)와 전류 감지 비교기(130)로부터 출력되는 신호(Vcso)를 입력하여 이에 따라 해당되는 신호(LO)를 래치 하여 출력한다. 제로 전류 감지부(140)로부터 출력되는 신호(Vc0)와 전류 감지 비교기(130)로부터 출력되는 신호(Vcso)에 따라 래치부(150)로부터 출력되는 신호(LO)의 상태를 아래의 표 1에 나타내었다.

Vc0 Vcso	LO
0 0	1
0 1	LO
1 0	1
1 1	0

출력 구동부(160)는 제로 전류 감지부(140)로부터 출력되는 신호(Vc0)와 래치부(150)로부터 출력되는 신호(LO)를 입력하여 이에 따라 해당되는 출력 신호를 전력 계수 정정 제어 신호(PFCON)로서 구동하여 출력한다.

출력 구동부(160)는 OR 게이트(162), 및 구동 수단(164)으로써 구성되어 있다.

OR 게이트(162)는 제로 전류 감지부(140)로부터 출력되는 신호(Vc0)와 래치부(150)로부터 출력되는 신호(LO)를 입력하여 이들을 논리합 하여 이를 신호(Oout1)로서 출력하고 이의 반전 신호를 신호(Oout2)로서 출력한다.

구동 수단(164)은 OR 게이트(162)로부터 출력되는 신호들(Oout1,Oout2)을 입력하여 이들을 구동하여 이를 전력 계수 정정 제어 신호(PFCON)로서 출력한다.

구동 수단(164)은 트랜지스터들(QN1,QN2)로써 구성되어 있다.

트랜지스터(QN1)는 전원 단자(VCC)와 출력 신호 단자 사이에 접속되어 있으며 OR 게이트(162)로부터 출력되는 신호(Oout1)에 의해서 게이팅 되어 있는 N 형의 바이폴라 트랜지스터이다.

트랜지스터(QN2)는 출력 신호 단자와 전지 단자(GND) 사이에 접속되어 있으며 OR 게이트(162)로부터 출력되는 신호(Oout2)에 의해서 게이팅 되어 있는 N 형의 바이폴라 트랜지스터이다.

제로 전류 감지부(140)로부터 출력되는 신호(Vc0)와 래치부(150)로부터 출력되는 신호(LO)에 따라 출력 구동부(160)로부터 출력되는 전력 계수 정정 제어 신호(PFCON)의 상태를 아래의 표 2에 나타내었다.

Vc0 LO	PFCON
0 0	1
0 1	0
1 0	0
1 1	0

도 2는 도 1의 동작을 설명하기 위한 여러 신호들의 타이밍도이다. 여기서 참조부호, 210은 제로 전류 검출점들을 나타내고 참조부호, 220은 전압(Vm0)의 검출점들을 나타내고 있다. 그리고 참조부호, 230은 입력 평균 전류를 나타내고 있다.

도 1과 도 2를 참조하여 종래의 전력 계수 정정 회로의 동작에 대하여 설명하면 아래와 같다.

멀티플라이어부(110)의 입력 단자(IN1)에 입력되는 전압(Vm1)은 정류된 입력 전압(Vs)에 비례적인 값이다. 에러 증폭부(120)는 부스트 전환기(100)의 출력 전압(Vo)을 조정(Regulate)하기 위하여 피드백 루프를 제공한다. 소정의 이득(K)을 가지는 멀티플라이어(116)의 출력 신호인 전압(Vm0)은 전압(Vm1)과 에러 증폭부(120)로부터 출력되는 전압(Vm2)에 일정 기준 전압(Vref)을 뺀 전압(Vm2-Vref)을 입력으로 하고, 멀티플라이어(116)의 수식에 의해 전압(Vm0)이 입력 전압(Vs)에 비례하고 부스트 전환기(100)의 출력 전압(Vo)을 조정(Regulate)하도록 제어한다. 출력 전압(Vs)과 같은 모양을 가지는 전압(Vm0)은 전류 감지 비교기(130)에 의해 부스트 전환기(100)의 변환 인덕터(L)에 흐르는 스위칭 수단 턴 온(Turn On) 전류(iL(dton))를 검출하기 위한 비교 기준 전압이다. 제로 전류 감지부(140)는 부스트 전환기(100)의 스위칭부(106)를 구성하고 있는 트랜지스터(Q)가 턴 오프(Turn-Off) 시에 변환 인덕터(L)에 흐르는 전류의 제로 점을 검출하여 부스트 전환기(100)의 스위칭부(106)를 구성하고 있는 트랜지스터(Q)룰 턴 온 시키는 역할을 한다.

입력 전압의 변동과 출력 부하의 변동에 대한 출력 전압(Vo)의 조정은 에러 증폭부(120)의 출력 전압(Vm2)의 변동 범위와 멀티플라이어부(110)의 입력 전압들(Vm1,Vm2-Vref)의 수용 범위에 의해 좌우된다. 멀티플라이어(116)의 관계식, Vm0=K*Vm1*(Vm2-Vref)로부터 알 수 있는 바와 같이 전압(Vm0)은 입력 전압(Vs)에 비례하므로 입력 전압(Vs)이 증가하면 전압(Vm0)이 증가하게 된다. 이 때, 에러 증폭부(120)의 출력 전압(Vm2)이 감소하여 출력 전압(Vo)을 조정하게 된다. 이와 같이, 에러 증폭부(120)의 출력 전압(Vm2)은 멀티플라이어부(110)의 한 입력 신호이다 이 입력 신호의 수용범위가 입력 전압(Vs)의 변동 범위와 반비례하게 된다. 그러나, 멀티플라이어부(110)의 설계 특성상 멀티플라이어(116)의 입력 전압 수용 범위는 제한적이다. 따라서 종래의 전력 계수 정정 회로는 입력 전압(Vs)의 변동 범위를 단지 입력 전압(Vs) 자체의 형태만을 입력받기 때문에 입력 전압(Vs)의 크기에 따른 피드포워드(FeedForward) 기능이 없다. 그러므로 입력 전압(Vs)의 변동에 따른 출력 전압(Vo)의 제어 한계에 따른 문제가 있다.

따라서 본 발명의 목적은 전력 계수 정정 회로에 있어서 외부 조건의 변화 없이 멀티플라이어의 수식을 이용하여 넓은 범위의 입력 신호에 대하여 안정적으로 동작하도록 구성되어 있는 전력 계수 정정 회로를 제공하는 데 있다.

상기 목적을 달성하기 위하여 본 발명에 의한 전력 계수 정정 회로는 전력 계수 정정 제어 신호에 의해서 제어되어 교류 입력 신호를 입력하여 이를 정류하고 이의 값을 부스팅하여 필요로 하는 레벨의 직류 신호를 출력 신호로서 출력하는 부스트 전환기; 및 상기 부스트 전환기에 입력되는 교류 입력 신호를 정류하여 얻어지는 입력 신호에 비례하도록 설정되는 제 1 입력 신호, 상기 입력 신호의 변동을 감지하기 위하여 설정되는 제 2 입력 신호, 및 상기 부스트 전환기로부터 출력되는 신호를 조정하여 이에 따라 해당되는 값으로 설정되어 있는 제 3 입력 신호를 입력으로 하는 멀티플라이어부를 구비하고, 상기 입력 신호가 넓은 범위에서 변동하는 경우에도 안정적으로 동작하여 상기 입력 신호에 따라 해당되는 상기 전력 계수 정정 제어 신호를 발생하여 출력하는 제어부를 구비하는 것을 특징으로 한다.

이어서 첨부한 도면들을 참조하여 본 발명의 실시예에 대하여 자세히 설명하기로 한다.

도 3은 본 발명의 실시예에 따른 전력 계수 정정 회로의 블록도를 나타내고 있다.

도 3을 참조하면 본 발명의 실시예에 따른 전력 계수 정정 회로는 부스트 전환기(300) 및 제어부(400)를 구비한다.

부스트 전환기(300)는 전력 계수 정정 제어 신호(PFCON)에 의해서 제어되어 교류 입력 신호(ACin)를 입력하여 이를 정류하고 이의 값을 부스팅하여 필요로 하는 레벨의 직류 신호를 출력 신호(Vo)로서 출력한다.

제어부(400)는 부스트 전환기(300)에 입력되는 교류 입력 신호(ACin)를 정류하여 얻어지는 입력 신호(Vs)에 비례하도록 설정되는 입력 신호(Vm1), 입력 신호(Vs)의 변동을 감지하기 위하여 설정되는 입력 신호(Vcon), 및 부스트 전환기(300)로부터 출력되는 출력 신호(Vo)를 조정하여 이에 따라 해당되는 값으로 설정되어 있는 입력 신호(Vm3)를 입력으로 하는 멀티플라이어부(310)를 구비하고, 입력 신호(Vs)가 넓은 범위에서 변동하는 경우에도 안정적으로 동작하여 입력 신호(Vs)에 따라 해당되는 전력 계수 정정 제어 신호(PFCON)를 발생하여 출력한다.

도 4는 도 3에 있어서 부스트 전환기(300)의 구체적인 일 실시예에 따른 회로의 회로도를 나타내고 있다.

도 4를 참조하면, 도 3에 있어서 부스트 전환기(300)의 구체적인 일 실시예에 따른 회로는 정류 회로(302), 필터부(304), 스위칭부(306), 및 출력부(308)를 구비한다. 여기서 전압(Vdet)은 변환 인덕터(L)의 2차측 단자(nL2)로부터 유도되어 출력되는 신호이다. 그리고 전압(Vm1), 전압(Vcc), 전압(Vcs), 및 전압(Vea)은 각각, 부스트 전환기(300)의 입력측, 변환 인덕터(L)의 2차측 단자(nL2), 스위칭부(306)의 트랜지스터(Q1)의 소오스 단자, 및 출력측으로부터 설정되어 지는 신호이다.

정류 회로(302)는 교류 입력 신호(ACin)를 입력하여 이를 정류하여 입력 신호(Vs)로서 출력한다.

필터부(304)는 정류 회로(302)로부터 출력되는 정류된 입력 신호(Vs)를 입력하여 보다 안정적인 직류 성분의 신호를 얻기 위하여 이를 필터링하여 출력한다..

필터부(304)는 변환 인덕터(Transformer)(L), 다이오우드(D1), 및 커패시턴스 소자(C1)로써 구성되어 있다.

변환 인덕터(L)는 한 단자가 정류 회로(302)의 출력 단자에 접속되어 있다.

스위칭부(306)는 전력 계수 정정 제어 신호(PFCON)에 의해 제어되어 입력 신호(ACin)의 변동에 따른 변환 인덕터(L)에 흐르는 전류의 변동을 최대한 감소시키기 위한 것이다.

스위칭부(306)는 트랜지스터(Q1)와 저항 소자(R1)로써 구성되어 있다.

출력부(308)는 소정의 일정한 직류 레벨을 가지는 출력 전압(Vo)을 출력하기 위한 것이다.

출력부(308)는 부하 저항 소자들(RL1,RL2), 및 가변 저항 소자(VR)를 구비한다.

도 5는 도 3에 있어서 제어부(400)의 구체적인 일 실시예에 따른 회로의 블록도를 나타내고 있다.

도 5를 참조하면, 도 3에 있어서 제어부(400)의 구체적인 일 실시예에 따른 회로는 에러 증폭부(320), 멀티플라이어부(310), 전류 감지 비교기(330), 제로 전류 감지부(340), 래치부(350), 및 출력 구동부(360)를 구비한다.

에러 증폭부(320)는 출력 전압(Vo)을 조정(Regulate)하기 위한 것이다.

에러 증폭부(320)는 증폭기(322), 저항 소자(R2), 및 커패시턴스 소자(C2)로써 구성되어 있다.

에러 증폭부(320)의 에러 증폭기(322)는 부스트 전환기(300)의 출력부(308)를 구성하고 있는 부하 저항 소자(RL1)의 다른 단자에 인가되고 출력 전압(Vo)에 비례하는 전압(Vea)을 인버팅 입력 단자로 입력받고 소정의 기준 전압(Vref)을 넌인버팅 입력 단자로 입력받아, 입력된 두 전압(Vo,Vref)을 비교하여 에러 증폭기의 저항소자(R2) 및 커패시턴스 소자(C2)에 따라 조절된 값으로 출력 전압(Vm2)을 출력한다.

저항 소자(R2)와 커패시턴스 소자(C2)는 증폭기(322)의 인버팅 입력 단자와 출력 단자 사이에 접속되어 피드백(Feedback) 루프를 구성하고 있다.

멀티플라이어부(310)는 입력부들(312,314,316), 및 멀티플라이어(318)를 구비한다.

입력부(312)는 부스트 전환기(300)의 정류 회로(302)의 출력 단자와 입력 단자(IN1) 사이에 접속되어 있으며 부스트 전환기(300)의 정류 회로(302)의 출력 단자로부터 출력되는 입력 신호(Vs)에 비례하는 신호를 입력 신호(Vm1)로서 출력한다.

입력부(312)는 저항 소자들(R4,R5), 및 커패시턴스 소자(C4)로써 구성되어 있다.

저항 소자(R4)는 부스트 전환기(300)의 정류 회로(302)의 출력 단자와 멀티플라이어부(310)의 입력 단자(IN1) 사이에 접속되어 있다.

저항 소자(R5)는 멀티플라이어부(310)의 입력 단자(IN1)와 접지 단자(GND) 사이에 접속되어 있다.

커패시턴스 소자(C4)는 멀티플라이어부(310)의 입력 단자(IN1)와 접지 단자(GND) 사이에 접속되어 있다.

입력부(314)는 부스트 전환기(300)의 필터부(304)를 구성하고 있는 변환 인덕터(L)의 2 차측과 입력 단자(IN2) 사이에 접속되어 있으며, 부스트 전환기(300)의 필터부(304)를 구성하고 있는 변환 인덕터(L)의 2 차측으로부터 전원 전압(Vcc)을 구성하고 전원 전압(Vcc)을 소정의 이득(n)으로 나누어 이를 다시 기준 전압(Vref)으로부터 강하시켜 입력 신호(Vcon)로서 출력한다.

입력부(314)는 다이오우드(D2), 저항 소자(R6), 및 레벨 전이부(313)로써 구성되어 있다.

다이오우드(D2)는 부스트 전환기(300)의 필터부(304)를 구성하고 있는 변환 인덕터(L)의 2 차측 단자에 에노드 단자가 접속되어 있다.

저항 소자(R6)는 다이오우드(D2)의 케소드 단자와 저항 소자(R3)의 다른 단자 사이에 접속되어 있다.

레벨 전이부(313)는 저항 소자(R3)의 다른 단자에 인가되는 전압을 전원 전압(Vcc)으로 하고 이를 소정의 이득(n)으로 나눈 다음 이에 해당되는 값만큼 기준 전압(Vref)으로부터 강하하여 입력 신호(Vcon)로서 출력한다.

입력부(316)는 에러 증폭부(320)의 출력 단자와 입력 단자(IN3) 사이에 접속되어 있으며 에러 증폭부(320)로부터 출력되는 신호(Vm2)를 기준 전압(Vref) 만큼 강하시켜 이를 입력 신호(Vm3)로서 출력한다.

입력부(316)는 에러 증폭부(320)의 출력 단자와 입력 단자(IN3) 사이에 접속되어 있으며 에러 증폭부(320)로부터 출력되는 신호(Vm2)를 기준 전압(Vref) 만큼 강하시켜 이를 입력 신호(Vm3)로서 출력하는 레벨 전이부(315)로써 구성되어 있다.

멀티플라이어(318)는 입력 단자들(IN1,IN2,IN3)로부터 입력 신호들(Vm1,Vcon,Vm3)을 입력하여 입력 신호(Vm1)를 입력 신호(Vm3)와 곱한 다음 입력 신호(Vcon)로써 나누어 이를 신호(Vm0)로서 출력한다.

전류 감지 비교기(330)는 멀티플라이어부(310)로부터 출력되는 전압(Vm0)을 인버팅 입력 단자로 입력하고, 부스트 전환기(300)의 스위칭부(306)를 구성하고 있는 트랜지스터(Q1)의 소오스 단자에 인가되는 전압(Vcs)을 넌인버팅 입력 단자로 입력하여 이들을 비교하고 이에 따라 해당되는 신호를 전압(Vcso)으로서 출력한다. 전류 감지 비교기(330)는 부스트 전환기(300)의 스위칭부(306)를 구성하고 있는 트랜지스터(Q1)의 소오스 단자에 인가되는 전압(Vcs)이 멀티플라이어부(310)로부터 출력되는 전압(Vm0)과 동일하게 되는 지점을 감지하여 이에 따라 해당되는 펄스 신호를 전압(Vcso)으로서 출력한다.

제로 전류 감지부(340)는 인버팅 입력 단자로부터 소정의 전압(V1)을 입력하고 넌인버팅 입력 단자로부터 부스트 전환기(300)의 변환 인덕터(L)에 흐르는 전류에 의한 전압(Vdet)을 입력하여 이들을 비교하여 이에 따라 해당되는 신호를 출력한다. 제로 전류 감지부(340)는 부스트 전환기(300)의 변환 인덕터(L)에 흐르는 전류에 의한 전압(Vdet)의 폴링 에지(Falling Edge)를 감지하여 이를 제로 전류점으로서 인식하여 이에 따라 해당되는 펄스 신호를 신호(Vc0)로서 출력한다.

래치부(350)는 제로 전류 감지부(340)로부터 출력되는 신호(Vc0)와 전류 감지 비교기(330)로부터 출력되는 신호(Vcso)를 입력하여 이에 따라 해당되는 신호(LO)를 래치 하여 출력한다. 제로 전류 감지부(340)로부터 출력되는 신호(Vc0)와 전류 감지 비교기(330)로부터 출력되는 신호(Vcso)에 따라 래치부(350)로부터 출력되는 신호(LO)의 상태를 아래의 표 3에 나타내었다.

Vc0 Vcso	LO
0 0	1
0 1	LO
1 0	1
1 1	0

출력 구동부(360)는 제로 전류 감지부(340)로부터 출력되는 신호(Vc0)와 래치부(350)로부터 출력되는 신호(LO)를 입력하여 이에 따라 해당되는 신호를 전력 계수 정정 제어 신호(PFCON)로서 구동하여 출력한다.

출력 구동부(360)는 OR 게이트(362), 및 구동 수단(364)으로써 구성되어 있다.

OR 게이트(362)는 제로 전류 감지부(340)로부터 출력되는 신호(Vc0)와 래치부(350)로부터 출력되는 신호(LO)를 입력하여 이들을 논리합 하여 이를 신호(Oout1)로서 출력하고 이의 반전 신호를 신호(Oout2)로서 출력한다.

구동 수단(364)은 OR 게이트(362)로부터 출력되는 신호들(Oout1,Oout2)을 입력하여 이들을 구동하여 전력 계수 정정 제어 신호(PFCON)로서 출력한다.

구동 수단(364)은 트랜지스터들(QN1,QN2)로써 구성되어 있다.

트랜지스터(QN1)는 전원 단자(Vcc)와 출력 신호(Vout) 단자 사이에 접속되어 있으며 OR 게이트(362)로부터 출력되는 신호(Oout1)에 의해서 게이팅 되어 있는 N 형의 바이폴라 트랜지스터이다.

트랜지스터(QN2)는 출력 신호(Vout) 단자와 전지 단자(GND) 사이에 접속되어 있으며 OR 게이트(362)로부터 출력되는 신호(Oout2)에 의해서 게이팅 되어 있는 N 형의 바이폴라 트랜지스터이다.

제로 전류 감지부(340)로부터 출력되는 신호(Vc0)와 래치부(350)로부터 출력되는 신호(LO)에 따라 출력 구동부(360)로부터 출력되는 전력 계수 정정 제어 신호(PFCON)의 상태를 아래의 표 4에 나타내었다.

Vc0 LO	PFCON
0 0	1
0 1	0
1 0	0
1 1	0

도 6은 도 5의 동작을 설명하기 위한 여러 신호들의 타이밍도이다. 여기서 참조부호, 610은 제로 전류 검출점들을 나타내고 참조부호, 620은 전압(Vm0)의 검출점들을 나타내고 있다. 그리고 참조부호, 630은 입력 평균 전류를 나타내고 있다.

멀티플라이어부(310)의 입력 단자(IN1)에 입력되는 전압(Vm1)은 정류된 전압(Vs)에 비례적인 값이다. 에러 증폭부(320)는 부스트 전환기(300)의 출력 전압(Vo)을 조정(Regulate)하기 위하여 피드백 루프를 제공한다.

도 1에 나타내고 있는 종래의 회로도에 비해 전원 전압(Vcc)을 검출하여 이를 기준 전압(Vref)에 가감하여 멀티플라이어부(310)의 입력으로 구성하는 것 이외에 외부 조건의 변화는 없다. 전원 전압(Vcc)은 부스트 전환기(300)의 스위칭부(306)를 구성하고 있는 트랜지스터(Q1)의 턴 오프 시에 발생되는 변환 인덕터(L)의 2 차측에 발생되는 전압에 비례하는 전압으로써 아래의 수식과 같이 나타내어진다.

여기서 N은 변환 인덕터(L)의 1, 2 차측 변환 턴(Transformer Turn) 비, 즉 n2/n1을 나타낸다. 그리고 전원 전압(Vcc)은 커패시턴스 소자(C3)에 정류되는 전압이다.

멀티플라이어부(310)에 입력되는 전압을 결정하는 전압(Vcon)은 아래의 식으로 나타내어진다

여기서 n은 전압비(Vcc/Vref)보다 큰 상수이며 수학식 1을 대입하면 아래와 같은 식으로 나타내어진다.

여기서, 인 조건으로 설계한다면 멀티플라이어부(310)에 입력되는 전압(Vcon)은 아래의 수학식과 같이 주어진다.

결과적으로 전압(Vcon)은 정류된 입력 전압(Vs)에 비례하는 전압이 되고 멀티플라이어부(310)로부터 출력은 다음과 같은 식으로 주어진다.

여기서 K는 멀티플라이어부(310)를 구성하고 있는 멀티플라이어(316)의 이득이다. 수학식 5에 수학식 4를 대입하면 다시 멀티플라이어부(310)로부터 출력은 다음과 같은 식으로 주어진다.

수학식 6으로부터 알 수 있는 바와 같이, 멀티플라이어부(310)의 출력(Vm0)이 입력 전압(Vs)의 RMS(Root Mean Square) 치에 반비례적인 관계이다. 이상과 같은 제어는 피드포워드(FeedForward) 기능과 같은 역할을 하고 있는 것이다. 다시 말하면, 입력 전압(Vs)의 변동 량을 감지하는 전압(Vm1)이 입력 전압(Vs)이 커짐에 따라 입력 전압(Vs)의 RMS 값인 (Vs*N(rms))에 비례하는 양으로 나눠지기 때문에 멀티플라이어부(310)에서 합성되는 전압(Vm1)의 변동 량은 작아진다. 결국 입력 전압(Vs)의 변동 량을 감지하는 전압(Vm1)을 피드백 제어하는 에러 증폭부(320)의 출력 전압(Vm2)의 변동 량이 (Vs*N(rms))에 의해 보상되기 때문에 수학식 6에 의한 제어는 넓은 범위의 입력 전압(Vs)에 대해서도 전력 계수는 물론 출력 전압(Vo)을 안정하게 조정(Regulate) 할 수 있게 된다. 즉, 입력 신호(Vs)가 넓은 범위에서 변동하는 경우에도 멀티플라이어(318)의 수식에 의해 전압(Vm0)이 전압(Vs)에 비례하고 부스트 전환기(300)의 출력 전압(Vo)을 조정(Regulate)하도록 제어한다. 출력 전압(Vs)과 같은 모양을 가지는 전압(Vm0)은 전류 감지 비교기(330)에 의해 부스트 전환기(300)의 변환 인덕터(L)에 흐르는 스위칭 수단 턴 온(Turn On) 전류(iL(dton))를 검출하기 위한 비교 기준 전압이다. 제로 전류 감지부(340)는 부스트 전환기(300)의 스위칭부(306)를 구성하고 있는 트랜지스터(Q1)가 턴 오프(Turn-Off) 시에 변환 인덕터(L)에 흐르는 전류의 제로 점을 검출하여 부스트 전환기(300)의 스위칭부(306)를 구성하고 있는 트랜지스터(Q1)룰 턴 온 시키는 역할을 한다.

본 발명에 의하면, 멀티플라이어부에 입력되는 입력 신호들이 부스트 전환기에 의해 정류된 입력 신호의 변동에 민감하게 동작하지 않도록 설정되어 있으므로 넓은 범위의 교류 입력 전압의 변동에 대해서도 전력 계수는 물론 출력 전압을 안정하게 조정 할 수 있는 효과를 가진다.

도 1은 종래의 전력 계수 정정 회로의 회로도이다.

도 2는 도 1의 동작을 설명하기 위한 여러 신호들의 타이밍도이다.

도 3은 본 발명의 실시예에 따른 전력 계수 정정 회로의 블록도이다.

도 4는 도 3에 있어서 부스트 전환기의 구체적인 일 실시예에 따른 회로의 회로도이다.

도 5는 도 3에 있어서 제어기의 구체적인 일 실시예에 따른 회로의 회로도이다.

도 6은 도 4의 동작을 설명하기 위한 여러 신호들의 타이밍도이다.

* 도면의 부호에 대한 자세한 설명

L: 변환 인덕터, D1 내지 D4: 다이오우드들,

R1 내지 R6: 저항 소자들, C1 내지 C4: 커패시턴스 소자들,

Q1 내지 Q3: 트랜지스터들, RL1, RL2: 부하 저항 소자들,

VR: 가변 저항 소자.

Claims

전력 계수 정정 제어 신호에 의해서 제어되어 교류 입력 신호를 입력하여 이를 정류하고 이의 값을 부스팅하여 필요로 하는 레벨의 직류 신호를 출력 신호로서 출력하는 부스트 전환기; 및

상기 부스트 전환기에 입력되는 교류 입력 신호를 정류하여 얻어지는 입력 신호에 비례하도록 설정되는 제 1 입력 신호, 상기 입력 신호의 변동을 감지하기 위하여 설정되는 제 2 입력 신호, 및 상기 부스트 전환기로부터 출력되는 신호를 조정하여 이에 따라 해당되는 값으로 설정되어 있는 제 3 입력 신호를 입력으로 하는 멀티플라이어부를 구비하고, 상기 입력 신호가 넓은 범위에서 변동하는 경우에도 안정적으로 동작하여 상기 입력 신호에 따라 해당되는 상기 전력 계수 정정 제어 신호를 발생하여 출력하는 제어부를 구비하는 것을 특징으로 하는 전력 계수 정정 회로.
제 1 항에 있어서, 상기 부스트 전환기는

상기 교류 입력 신호를 입력하여 이를 정류하여 이를 상기 입력 신호로서 출력하는 정류 회로;

상기 입력 신호를 입력하여 이로부터 보다 안정적인 직류 성분의 신호를 필터링하여 출력하는 필터부;

상기 전력 계수 정정 제어 신호에 의해 제어되어 상기 입력 신호의 변동에 따른 상기 필터부에 의한 필터링의 효과를 최대한 증가시키도록 상기 필터부 내부 회로에 흐르는 전류의 량을 제어하는 스위칭부; 및

상기 필터부로부터 출력되는 신호를 입력하여 이를 상기 출력 신호로서 구동하여 출력하는 출력부를 구비하는 것을 특징으로 하는 전력 계수 정정 회로.
제 2 항에 있어서, 상기 필터부는

한 단자가 상기 정류 회로의 출력 단자에 접속되어 있는 변환 인덕터;

상기 변환 인덕터의 다른 단자에 에노드 단자가 접속되어 있는 제 1 다이오우드; 및

상기 제 1 다이오우드의 케소드 단자와 접지 단자 사이에 접속되어 있는 제 1 커패시턴스 소자를 구비하는 것을 특징으로 하는 전력 계수 정정 회로.
제 3 항에 있어서, 상기 스위칭부는

상기 변환 인덕터의 다른 단자에 한 단자가 접속되어 있으며 상기 전력 계수 정정 제어 신호에 의해서 게이팅 되어 있는 제 1 트랜지스터; 및

상기 트랜지스터의 다른 단자와 상기 접지 단자 사이에 접속되어 있는 제 1 저항 소자를 구비하는 것을 특징으로 하는 전력 계수 정정 회로.
제 4 항에 있어서, 상기 제 1 트랜지스터는 N 형의 바이폴라 트랜지스터인 것을 특징으로 하는 전력 계수 정정 회로.
제 4 항에 있어서, 상기 출력부는

상기 제 1 다이오우드의 케소드 단자에 한 단자가 접속되어 있는 제 1 부하 저항 소자;

상기 제 1 부하 저항 소자의 다른 단자에 한 단자가 접속되어 있는 제 2 부하 저항 소자; 및

상기 제 2 부하 저항 소자의 다른 단자와 상기 접지 단자 사이에 접속되어 있는 가변 저항 소자를 구비하는 것을 특징으로 하는 전력 계수 정정 회로.
제 6 항에 있어서, 상기 전력 계수 정정 회로는

상기 부스트 전환기로부터 출력되는 상기 출력 전압에 비례하는 전압과 소정의 기준 전압을 입력하여 이들을 비교하여 이에 따라 해당되는 신호를 출력하는 에러 증폭부를 더 구비하는 것을 특징으로 하는 전력 계수 정정 회로.
제 7 항에 있어서, 상기 에러 증폭부는

상기 제 1 부하 저항 소자의 다른 단자에 인가되는 전압을 인버팅 입력 단자로 입력하고 상기 기준 전압을 넌인버팅 입력 단자로 입력하여 이들을 비교하여 이에 따라 해당되는 값을 출력하는 증폭기;

상기 증폭기의 인버팅 입력 단자와 상기 증폭기의 출력 단자 사이에 접속되어 피드백 루프를 구성하고 있는 제 2 저항 소자; 및

상기 증폭기의 인버팅 입력 단자와 상기 증폭기의 출력 단자 사이에 접속되어 피드백 루프를 구성하고 있는 제 2 커패시턴스 소자를 구비하는 것을 특징으로 하는 전력 계수 정정 회로.
제 8 항에 있어서, 상기 멀티플라이어부는

상기 부스트 전환기의 정류 회로의 출력 단자와 제 1 입력 단자 사이에 접속되어 있으며 상기 부스트 전환기의 정류 회로의 출력 단자로부터 출력되는 상기 입력 신호에 비례하는 신호를 상기 제 1 입력 신호로서 출력하는 제 1 입력부;

상기 부스트 전환기의 상기 필터부를 구성하고 있는 상기 변환 인덕터의 2 차측과 제 2 입력 단자 사이에 접속되어 있으며 상기 부스트 전환기의 상기 필터부를 구성하고 있는 상기 변환 인덕터의 2 차측으로부터 전원 전압을 구성하고 상기 전원 전압을 소정의 이득으로 나누어 이를 다시 상기 기준 전압으로부터 강하시켜 상기 제 2 입력 신호로서 출력하는 제 2 입력부;

상기 에러 증폭부의 출력 단자와 제 3 입력 단자 사이에 접속되어 있으며 상기 에러 증폭부로부터 출력되는 신호를 상기 기준 전압만큼 강하시켜 이를 상기 제 3 입력 신호로서 출력하는 제 3 입력부; 및

상기 제 1 내지 제 3 입력 단자들로부터 제 1 내지 제 3 입력 신호들을 입력하여 상기 제 1 입력 신호를 상기 제 3 입력 신호와 곱한 다음 상기 제 2 입력 신호로써 나누어 이를 출력하는 멀티플라이어를 구비하는 것을 특징으로 하는 전력 계수 정정 회로.
제 9 항에 있어서, 상기 제 1 입력부는

상기 부스트 전환기의 상기 정류 회로의 출력 단자와 상기 멀티플라이어부의 상기 제 1 입력 단자 사이에 접속되어 있는 제 4 저항 소자;

상기 멀티플라이어부의 상기 제 1 입력 단자와 상기 접지 단자 사이에 접속되어 있는 제 5 저항 소자; 및

상기 멀티플라이어부의 상기 제 1 입력 단자와 상기 접지 단자 사이에 접속되어 있는 제 4 커패시턴스 소자를 구비하는 것을 특징으로 하는 전력 계수 정정 회로.
제 10 항에 있어서, 상기 제 2 입력부는

상기 부스트 전환기의 상기 필터부를 구성하고 있는 상기 변환 인덕터의 2 차측 단자에 에노드 단자가 접속되어 있는 제 2 다이오우드;

상기 제 2 다이오우드의 케소드 단자와 상기 제 3 저항 소자의 다른 단자 사이에 접속되어 있는 제 6 저항 소자; 및

상기 제 3 저항 소자의 다른 단자에 인가되는 전압을 상기 전원 전압으로 하고 이를 소정의 이득으로 나눈 다음 이에 해당되는 값만큼 상기 기준 전압으로부터 강하하여 상기 제 2 입력 신호로서 출력하는 제 1 레벨 전이부를 구비하는 것을 특징으로 하는 전력 계수 정정 회로.
제 11 항에 있어서, 상기 제 3 입력부는 상기 에러 증폭부로부터 출력되는 전압과 상기 기준 전압을 입력하여 상기 에러 증폭부로부터 출력되는 전압의 레벨을 상기 기준 전압에 해당되는 만큼을 강하시켜 상기 제 3 입력 신호로서 출력하는 제 2 레벨 전이부를 구비하는 것을 특징으로 하는 전력 계수 정정 회로.
제 12 항에 있어서, 상기 전력 계수 정정 회로는 상기 멀티플라이어부로부터 출력되는 전압을 인버팅 입력 단자로 입력하고, 상기 부스트 전환기의 상기 스위칭부를 구성하고 있는 상기 트랜지스터의 소오스 단자에 인가되는 전압을 넌인버팅 입력 단자로 입력하여 이들을 비교하고 이에 따라 해당되는 신호를 출력하는 전류 감지 비교기를 더 구비하는 것을 특징으로 하는 전력 계수 정정 회로.
제 13 항에 있어서, 상기 전력 계수 정정 회로는 인버팅 입력 단자로부터 소정의 전압을 입력하고 넌인버팅 입력 단자로부터 상기 부스트 전환기의 상기 변환 인덕터에 흐르는 전류에 의한 전압을 입력하여 이들을 비교하여 이에 따라 해당되는 신호를 출력하는 제로 전류 감지부를 더 구비하는 것을 특징으로 하는 전력 계수 정정 회로.
제 14 항에 있어서, 상기 전력 계수 정정 회로는 상기 제로 전류 감지부로부터 출력되는 신호와 상기 전류 감지 비교기로부터 출력되는 신호를 입력하여 이에 따라 해당되는 신호를 래치 하여 출력하는 래치부를 더 구비하는 것을 특징으로 하는 전력 계수 정정 회로.
제 15 항에 있어서, 상기 전력 계수 정정 회로는 상기 제로 전류 감지부로부터 출력되는 신호와 상기 래치부로부터 출력되는 신호를 입력하여 이에 따라 해당되는 출력 신호를 상기 전력 계수 정정 제어 신호로서 출력하는 출력 구동부를 더 구비하는 것을 특징으로 하는 전력 계수 정정 회로.