KR100588704B1 - 전원회로 및 시험장치 - Google Patents

전원회로 및 시험장치 Download PDF

Info

Publication number
KR100588704B1
KR100588704B1 KR1020037001698A KR20037001698A KR100588704B1 KR 100588704 B1 KR100588704 B1 KR 100588704B1 KR 1020037001698 A KR1020037001698 A KR 1020037001698A KR 20037001698 A KR20037001698 A KR 20037001698A KR 100588704 B1 KR100588704 B1 KR 100588704B1
Authority
KR
South Korea
Prior art keywords
current
electrical path
power supply
electronic device
load
Prior art date
Application number
KR1020037001698A
Other languages
English (en)
Other versions
KR20030036671A (ko
Inventor
하시모토요시히로
Original Assignee
주식회사 아도반테스토
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아도반테스토 filed Critical 주식회사 아도반테스토
Publication of KR20030036671A publication Critical patent/KR20030036671A/ko
Application granted granted Critical
Publication of KR100588704B1 publication Critical patent/KR100588704B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/04—Regulating voltage or current wherein the variable is ac

Abstract

부하에 전압을 공급하는 전원회로로서, 미리 정하여진 전압을 생성하는 전원부와, 전원부와 부하를 전기적으로 접속하는 전기적 경로와, 전기적 경로로부터 전류를 끌어들이는 전류 인입부와, 부하가 받는 전압에 근거하여, 전류 인입부가 전기적 경로로부터 끌어들이는 전류를 제어하는 전류 제어부를 포함하는 전원회로를 제공한다
시험, 전원회로, 장치

Description

전원회로 및 시험장치{Power Supply Circuit and Test Apparatus}
본 발명은, 전압을 공급하는 전원회로 및 전자 장치를 시험하는 시험장치에 관한 것이다. 특히 정전압을 공급하는 전원회로에 관한 것이다. 또한 본 출원은, 하기의 일본 특허 출원에 관련된다. 문헌의 참조에 의한 편입이 인정되는 지정국에 관하여는, 하기의 출원에 기재된 내용을 참조하여 본 출원에 편입시켜 본 출원의 기재의 일부로 한다.
일본특허출원 제2001-171113호 출원일 2001년 6월 6일
종래, 예를 들면 반도체 메모리를 시험하기 위한 시험장치 등에 있어서, 반도체 메모리를 구동시키기 위한 전원은, 반도체 메모리의 파손 등을 막기 위하여, 반도체 메모리에 정전압을 공급하는 전압 발생 회로가 이용되고 있다. 현재, 부하(負荷)에 정전압을 공급하는 장치로서, 예를 들면 일본특허공개 평7-333249호 공보에 개시되어 있는 전압 발생 회로가 알려져 있다. 이 전압 발생 회로에서는, 부하에 전압을 공급하는 공급선에 흐르는 전류의 증감에 근거하여, 공급선으로부터 끌어들이는 전류를 증감시키고 있다.
그러나, 종래의 정전압 발생회로를 고속 동작시키기 위해서는, 고성능의 감산회로 등의 아날로그 회로가 필요하다. 또한, 회로규모의 증대 등의 불편함이 생기고 있었다. 또한, 실제로 저항에 전류가 흐르고 나서 전류를 제어하기 때문에, 동작에 지연이 발생하는 경우가 있었다.
그리하여 본 발명은, 상기의 문제를 해결할 수 있는 전원회로 및 시험장치를 제공하는 것을 목적으로 한다. 이 목적은, 특허청구범위에 있어서 독립항에 기재된 특징의 조합에 의하여 달성된다. 또 종속항은 본 발명의 새로운 구체적인 예를 규정한다.
상기 과제를 해결하기 위하여, 본 발명의 제1의 형태에 있어서는, 부하에 전압을 공급하는 전원회로에 있어서, 미리 정하여진 전압을 부하에 공급하는 전원부와, 전원부와 부하를 전기적으로 접속하는 전기적 경로와, 전기적 경로로부터 전류를 끌어들이는 전류 인입부와, 부하가 받는 전압에 기초해서 전류 인입부가 전기적 경로로부터 끌어들이는 전류를 제어하는 전류 제어부를 포함하는 전원회로를 제공한다.
전류 인입부는 전기적 경로에서 부하와 병렬로 접속되어도 좋다. 전류 인입부와 부하와의 사이에서의 전기적 경로에서 부하와 병렬로 접속되고, 부하가 받는 전류가 증가된 경우에 전기적 경로에 전류를 공급하고, 부하가 받는 전류가 감소한 경우에 전기적 경로로부터 전류를 끌어들이는 제1 전류 변화부를 더 포함하여도 좋다. 제1 전원 변화부는 캐패시터이어도 좋다.
전원부와 전류 인입부와의 사이에서의 전기적 경로의 유도 계수(inductance) 성분은, 전류 인입부와 부하와의 사이에서의 전기적 경로의 유도 계수 성분보다 커도 좋다. 전류 제어부는, 부하가 받는 전압이 미리 정하여진 전압치보다 낮아진 경우에, 전류 인입부가 전기적 경로로부터 끌어들이는 전류를 실질적으로 영(0)이 되게 하여도 좋다. 전류 제어부는, 부하가 받는 전압이 미리 정하여진 전압치보다 높아진 경우에, 전류 인입부가 전기적 경로로부터 끌어들이는 전류를 미리 정하여진 값이 되게 하여도 좋다. 전원부와 전류 인입부와의 사이에서의 전기적 경로에서 전류 인입부와 병렬로 접속되고, 전류 인입부가 끌어들이는 전류가 증가된 경우에 전기적 경로에 전류를 공급하고, 전류 인입부가 끌어들이는 전류가 감소한 경우에 전기적 경로로부터 전류를 끌어들이는 제2 전류 변화부를 더 포함하여도 좋다. 제2 전류 변화부는 캐패시터이어도 좋다.
제2 전류 변화부인 캐패시터는, 제1 전류 변화부인 캐패시터보다 큰 용량을 포함해도 좋다. 전기적 경로는, 전원부와 전류 인입부와의 사이에 배치된 제1 코일과, 전류 인입부와 부하와의 사이에 배치되며 제1 코일보다 유도 계수가 작은 제2 코일을 포함해도 좋다.
전류 인입부는, MOS-FET를 포함해도 좋다. MOS-FET의 드레인 단자는 전기적 경로에 접속되고, 소스 단자는 접지되어도 좋다. MOS-FET를 포화전류 영역에서 구동시키는 수단을 더 포함하여도 좋다. MOS-FET의 드레인 단자에 있어서의 드레인 전압에 근거하여 게이트 단자에 전압을 인가하는 수단을 포함하여도 좋다.
본 발명의 제2의 형태에 있어서는, 전자 장치를 시험하는 시험장치에 있어서, 전자 장치를 시험하기 위한 시험 패턴을 발생하는 패턴 발생부와, 전자 장치가 시험 패턴에 근거하여 출력하는 출력신호에 근거하여 전자 장치의 양부를 판정하는 판정부와, 전자 장치를 구동시키기 위한 전력을 전자 장치에 공급하는 전원회로를 포함하고, 전원회로는, 미리 정하여진 전압을 부하에 공급하는 전원부와, 전원부와 전자 장치를 전기적으로 접속하는 전기적 경로와, 전기적 경로로부터 전류을 끌어들이는 전류 인입부와, 전자 장치가 받는 전압에 기초해서 전류 인입부가 전기적 경로로부터 끌어들이는 전류를 제어하는 전류 제어부를 포함하는 시험장치를 제공한다.
또한, 상기의 발명의 개요는 본 발명에 필요한 특징의 모두를 열거한 것은 아니고, 이러한 특징군의 서브 콤비네이션도 역시 발명이 될 수 있다.
도 1은 본 발명에 관련되는 시험장치 100의 구성의 일례를 나타내는 도면이다.
도 2는 전원회로 30의 구성의 일례를 나타내는 도면이다.
도 3은 전자 장치 12에 공급되는 전류가 변화한 경우에 전원회로 30의 동작을 설명하는 도면이다.
도 4는 전류 제어부 50의 구성의 일례를 나타내는 도면이다.
도 5는 전류 인입부 40의 구성의 일례를 나타내는 도면이다.
이하, 발명의 실시의 형태를 통하여 본 발명을 설명하지만, 이하의 실시 형태는 특허청구범위에 기재된 발명을 한정하는 것은 아니며, 또한 실시 형태 중에서 설명되어 있는 특징의 조합 모두가 발명의 해결 수단에 필수적인 것이라고는 할 수는 없다.
도 1은, 본 발명에 관련되는 시험장치 100의 구성의 일례를 나타낸다. 시험장치 100은, 패턴 발생부 10, 전원회로 30 및 판정부 20을 포함한다. 본 발명에 있어서, 시험되어야 하는 전자 장치 12는, 복수의 반도체 소자를 포함하는 디지털 회로를 포함해도 좋고, 또한 디지털/아날로그 혼재 회로를 포함해도 좋다. 예를 들면, 전자 장치 12는 반도체 메모리이어도 좋다.
패턴 발생부 10은, 전자 장치 12를 시험하기 위한 시험 패턴을 발생하고, 전자 장치 12에 공급한다. 패턴 발생부 10은, 전자 장치 12를 시험하는 시험항목에 따라, 여러 가지 시험 패턴을 생성하는 것이 바람직하다. 예를 들면, 패턴 발생부 10은, 전자 장치 12의 복수의 반도체 소자 전부를 적어도 한번 동작시키는 시험 패턴을 전자 장치 12에 공급하는 것이 바람직하다. 예를 들면, 전자 장치 12가 반도체 메모리인 경우, 패턴 발생부 10은 반도체 메모리의 모든 어드레스(address)에 대하여 정상으로 기입할 수 있는가의 여부를 시험하는 시험 패턴을 전자 장치 12에 공급한다.
전원회로 30은 전자 장치 12를 구동시키기 위한 전력을 전자 장치 12에 공급한다. 전원회로 30은 전자 장치 12에 거의 일정한 전압을 공급한다. 전원회로 30이 전자 장치 12에 거의 일정한 전압을 공급함으로써, 전자 장치 12에 공급되는 전류가 급격하게 변화하는 경우에 있어서도 전자 장치 12를 파손하지 않으면서 시험을 수행할 수 있다.
판정부 20은, 전자 장치 12가 시험 패턴에 근거하여 출력하는 출력신호에 근거하여, 전자 장치 12의 양부를 판정한다. 예를 들면, 패턴 발생부 10은, 전자 장치 12가 시험 패턴에 근거하여 출력하여야 하는 기대치 신호를 생성하고, 판정부 20은 당해 기대치 신호와 당해 출력신호를 비교하여 전자 장치 12의 양부를 판정하여도 좋다. 또한, 전자 장치 12가 반도체 메모리인 경우, 판정부 20은 전자 장치 12의 소정의 어드레스에 소정의 신호가 격납되었는가의 여부에 근거하여, 전자 장치 12의 양부를 판정하여도 좋다. 이 경우, 판정부 20은, 전자 장치 12가 소정의 어드레스에 격납한 신호를 읽어 들이는 수단을 포함하는 것이 바람직하다.
도 2는, 전원회로 30의 구성의 일례를 도시한다. 전원회로 30은 부하인 전자 장치 12에 전압을 공급한다. 전원회로 30은, 전원부 32와, 전기적 경로 36과, 전류 인입부 40과, 전류 제어부 50과, 제1 전류 변화부 34와, 제2 전류 변화부 38을 포함한다. 전원부 32는, 미리 정하여진 전압을 생성한다. 도 2에 나타난 바와 같이, 전원부 32는 직류 전압원이어도 좋다.
전기적 경로 36은, 전원부 32와 전자 장치 12를 전기적으로 접속한다. 전류 인입부 40은, 전기적 경로 36으로부터 전류를 끌어들인다. 예를 들면, 전원부 32가 전류 I1을 생성하고, 전류 인입부 40이 전류 I2를 끌어들이는 경우, 부하에 공급되는 전류 I3은, I3=I1-I2이다. 도 2에 도시된 바와 같이, 전류 인입부 40은 전기적 경로 36에서 전자 장치 12와 병렬로 접속된다. 전류 인입부 40은 전기적 경로 36으로부터 전류를 끌어들이고, 끌어들인 전류를 기준 전위로 출력한다.
전류 제어부 50은, 전자 장치 12가 받는 전압에 근거하여, 전류 인입부 40이 전기적 경로 36으로부터 끌어들이는 전류를 제어한다. 예를 들면, 전류 인입부 40은, 전자 장치 12가 받는 전압이 미리 정하여진 전압치보다 낮아진 경우에, 전류 인입부 40이 전기적 경로로부터 끌어들이는 전류를 실질적으로 영(0)이 되게 하여도 좋다. 또한, 전류 인입부 40은, 전자 장치 12가 받아들이는 전압이 미리 정하여진 전압치보다 높아진 경우에, 전류 인입부 40이 전기적 경로 36으로부터 끌어들이는 전류를 미리 정하여진 값이 되게 하여도 좋다.
제1 전류 변화부 34는, 전류 인입부 40과 전자 장치 12와의 사이에서의 전기적 경로 36에서 전자 장치 12와 병렬로 접속되고, 전자 장치 12가 받는 전류가 증가된 경우에 전기적 경로 36에 전류를 공급하며, 전자 장치 12가 받는 전류가 감소한 경우에 전기적 경로로부터 전류를 끌어들인다. 제1 전류 변화부 34는 캐패시터이어도 좋다. 도 2에 나타난 바와 같이, 제1 전류 변화부 34의 일단은 기준전위로 접속한다.
제2 전류 변화부 38은, 전원부 32와 전류 인입부 40과의 사이에서의 전기적 경로 36에서 전류 인입부 40과 병렬로 접속되고, 전류 인입부 40이 끌어들이는 전류가 증가된 경우에 전기적 경로 36에 전류를 공급하며, 전류 인입부 40이 끌어들이는 전류가 감소한 경우에 전기적 경로 36으로부터 전류를 끌어들인다. 제2 전류 변화부 34는 캐패시터이어도 좋다. 도 2에 나타난 바와 같이, 제2 전류 변화부 38의 일단은 기준전위에 접속된다. 제2 전류 변화부 38인 캐패시터는, 제1 전류 변화부 34인 캐패시터보다 큰 용량을 갖는 것이 바람직하다.
전기적 경로 36은, 전원부 32와 전자 장치 12와의 사이에 유도 계수 성분을 갖는다. 전원부 32와 전류 인입부 40과의 사이에서의 전기적 경로 36의 유도 계수 성분 L2는, 전류 인입부 40과 전자 장치 12와의 사이에서의 전기적 경로 36의 유도 계수 성분 L1보다 큰 것이 바람직하다. 예를 들면, 전기적 경로 36에 있어서의 유도 계수 성분의 대부분이, 배선에 있어서의 유도 계수 성분에 의한 것인 경우, 전류 인입부 40은 전자 장치 12에 가까운 전기적 경로 36에 접속되는 것이 바람직하다. 즉, 전원부 32와 전류 인입부 40과의 사이에서의 전기적 경로 36의 길이는, 전류 인입부 40과 전자 장치 12와의 사이에서의 전기적 경로 36의 길이보다 긴 것이 바람직하다. 예를 들면, 전원부 32와 전류 인입부 40과의 사이에서의 전기적 경로 36의 길이는, 전류 인입부 40과 전자 장치 12와의 사이에서의 전기적 경로 36의 길이의 3배 이상이어도 좋다.
또한, 전기적 경로 36은, 전원부 32와 전류 인입부 40과의 사이에 배치된 제1 코일과, 전류 인입부 40과 전자 장치 12와의 사이에 배치되며 제1 코일보다 유도 계수가 작은 제2 코일을 포함해도 좋다. 즉, 전기적 경로 36에 있어서의 유도 계수를 제1 코일 및 제2 코일에 의하여 조정하여도 좋다. 다음으로, 전원회로 30의 동작에 관하여 설명한다.
도 3은, 전자 장치 12에 공급되는 전류가 변화한 경우의 전원회로 30의 동작을 설명한다. 도 3a는, 전자 장치 12에 공급되는 전류 I0을 나타낸다. 도 3a에 있어서, 횡축은 시간을 나타내고, 종축은 전류의 강도를 나타낸다. 도 3b는, 전자 장치 12가 받는 전압, 즉 제 1 전류 변화부 34와 전기적 경로 36과의 접속점에 있어서의 전압 V0의 변화를 나타낸다. 도 3b에 있어서, 횡축은 도 3a와 동일한 시간을 나타내고, 종축은 전압의 강도를 나타낸다. 도 3c는, 전류 인입부 40이 끌어들이는 전류 I2의 변화를 나타낸다. 도 3c에 있어서, 횡축은 도 3a와 동일한 시간을 나타내고 종축은 전류의 강도를 나타낸다. 도 3c에 도시된 바와 같이, 전류 인입부 40은 정상 상태에 있어서 소정의 전류 IL을 전기적 경로 36으로부터 끌어들인다.
도 3a에 도시된 바와 같이, 타이밍 T1에서 전류 I0이 증가된 경우, 전기적 경로 36에 있어서의 유도 계수 성분에 의하여, 전원부 32, 제2 전류 변화부 38 및 전류 인입부 40에 있어서의 전류의 변화가 늦어진다. 그로 인하여, 우선 제1 전류 변화부 34가, 전류 I0이 증가된 만큼의 전류를 전기적 경로 36에 공급한다. 본 예에 있어서는, 제1 전류 변화부 34인 캐패시터가, 전류 I0이 증가된 만큼의 전류를 전기적 경로 36에 공급한다. 이로 인하여 캐패시터에 축적되는 전하량이 감소하고, 도 3b에 나타난 바와 같이 전압 V0이 작아진다.
전류 제어부 50은, 전압 V0이 소정의 전압치 VL보다 작아진 경우에, 전류 인입부 40이 끌어들이는 전류 I2를 거의 영(0)이 되게 한다. 전류 인입부 40이 끌어들이고 있었던 전류 IL은, 제1 전류 변화부 34인 캐패시터와 전자 장치 12에 공급되고, 캐패시터가 충전되어 전압 V0은 정상치가 된다.
다음으로, 도 3a에 도시된 바와 같이, 타이밍 T2에서 전류 I0이 감소한 경우, 전기적 경로 36에 있어서의 유도 계수 성분에 의하여, 전원부 32, 제2 전류 변화부 38 및 전류 인입부 40에 있어서의 전류의 변화가 지연된다. 그로 인하여, 우선 제1 전류 변화부 34가, 전류 I0이 감소한 만큼의 전류를, 전기적 경로 36으로부터 끌어들인다. 본 예에 있어서는, 제1 전류 변화부 34인 캐패시터가, 전류 I0이 감소한 만큼의 전류를, 전기적 경로 36으로부터 끌어들인다. 이로 인하여, 캐패시터에 축적되는 전하량이 증가되고, 도 3b에 도시된 바와 같이 전압 V0이 커진다.
전류 제어부 50은, 전압 V0이 소정의 전압치 VH보다 커진 경우에, 전류 인입부 40이 끌어들이는 전류 I2를 정상치 IL이 되게 한다. 캐패시터가 축적한 전하는 전류 인입부 40으로 흘러 전압 V0은 정상치가 된다.
본 예에 있어서, 전류 제어부 50은 전류 인입부 40이 끌어들이는 전류를 영(0) 또는 정상치 IL의 어느 하나로 제어하였으나, 다른 예에 있어서는, 전류 제어부 50은 전자 장치 12가 받는 전압 V0에 근거하여 전류 인입부 40이 끌어들이는 전류를 서서히 변화시켜도 좋다.
이상 설명한 전원회로 30에 의하면, 전자 장치 12가 받는 전류가 변화한 경우에, 전원부 32와 전류 인입부 40과의 사이에 있어서의 유도 계수 성분에 의한 지연에 영향을 받지 않고, 전자 장치 12에 거의 일정한 전압을 높은 정밀도로 공급할 수 있다. 또한, 전원부 32로서 고속으로 구동되는 전압원을 이용할 필요가 없다. 전기적 경로 36에 있어서의 유도 계수 성분 L1을 충분히 작게 함으로써, 전자 장치 12와 전원부 32와의 거리가 큰 경우에 있어서도 전자 장치 12가 받는 전압을 거의 일정하게 제어할 수 있다. 전류 인입부 40은 일반적으로 전원부 32보다 매우 작은 규모로 구성할 수 있기 때문에, 전류 인입부 40을 전자 장치 12의 근처에 배치하는 것이 용이하게 되며, 유도 계수 성분 L1을 작게 할 수 있다. 이로 인하여, 예를 들면 대용량의 전원부 32를 사용하여 전자 장치 12의 시험을 수행하는 경우, 전원부 32를 전자 장치 12로부터 충분히 거리를 두고 배치할 수 있으며, 전원부 32에 의한 열, 노이즈(noise) 등의 영향을 받지 않고, 높은 정밀도로 전자 장치 12의 시험을 수행할 수 있다.
도 4는, 전류 제어부 50의 구성의 일례를 나타낸다. 전류 제어부 50은 일례로서 비교기 52 및 비교기 54를 포함한다. 비교기 52는 전자 장치 12가 받는 전압 V0이, 미리 정하여진 전압 VH보다 클 것인지 아닌지를 판정한다. 예를 들면, 비교기 52는 도 4에 도시된 바와 같이 전압 V0으로부터 VH를 뺀 값을 계산하여도 좋다. 일례로서, 비교기 52에 있어서의 산출 결과가 올바른 값인 경우, 전류 제어부 50은 전류 인입부 40이 끌어들이는 전류를 미리 정하여진 전류 IL로 한다.
비교기 52 및 비교기 54는 동작을 안정시키기 위하여 히스테리시스 기능을 포함하는 것이 바람직하다. 히스테리시스 기능이란, 한번 오프상태가 된 경우에 소정의 전압차가 주어지지 않으면 온상태가 되지 않는 기능을 가리킨다.
비교기 54는, 전자 장치 12가 받는 전압 V0이 미리 정하여진 전압 VL보다 작은지의 여부를 판정한다. 예를 들면, 비교기 54는, 도 4에 도시된 바와 같이, 전압 V0으로부터 전압 VL를 뺀 값을 산출하여도 좋다. 일례로서, 비교기 54에 있어서의 산출결과가 마이너스 값인 경우, 전류 제어부 50은, 전류 인입부 40이 끌어들이는 전류를 거의 영(0)이 되게 한다.
도 4에 나타난 바와 같이, 전류 제어부 50은, 비교기 52 및 비교기 54에 미리 정하여진 전압을 주기 위한 전압원 56 및 전압원 58을 포함해도 좋다. 또한, 본 예에 있어서 비교기 52 및 비교기 54는, 소정의 전압 VH및 VL과 전자 장치 12가 받는 전압 V0을 비교하였으나, 다른 예에 있어서는, 비교기 52 및 비교기 54는, 제2 전류 변화부 38과 전기적 경로 36과의 접속점에 있어서의 전압을, 전자 장치 12가 받는 전압 V0을 비교하여도 좋다. 예를 들면, 비교기 52는, 전자 장치 12가 받는 전압 V0과, 제2 전류 변화부 38과 전기적 경로 36의 접속점에 있어서의 전압으로부터 소정의 값을 가산한 값을 비교하여도 좋다. 또한, 비교기 54는, 전자 장치 12가 받는 전압 V0과, 제2 전류 변화부 38과 전기적 경로 36의 접속점에 있어서의 전압으로부터 소정의 값을 감산한 값을 비교하여도 좋다.
또한, 전원회로 30은, 비교기 52 및 비교기 54를 동작시킬 것인지 아닌지를 제어하는 제어신호를 입력하는 수단을 포함해도 좋다. 전원회로 30은, 비교기 52 및 비교기 54를 동작시킬 것인지 아닌지를 제어함으로써, 전자 장치 12에 공급하는 전압을 일정전압으로 제어할 것인지의 여부를 제어하여도 좋다. 예를 들면, 시험장치 100이 전자 장치 12의 정(靜)특성 및 동(動)특성의 시험을 절체(切替)하는 경우에, 전원회로 30은, 전자 장치 12에 공급하는 전압을 일정전압으로 제어할 것인지의 여부를 절체하여도 좋다. 예를 들면, 전자 장치 12가 받는 전압의 변동이 작은 시험을 수행하는 경우에, 전류 제어부 50은 전류 인입부 40이 끌어들이는 전류를 거의 영(0)이 되게 하여도 좋다. 전자 장치 12가 받는 전압의 변동이 작은 경우에 전류 인입부 40이 끌어들이는 전류를 거의 영(0)으로 제어하고, 전자 장치 12가 받는 전압의 변동이 큰 경우에 전자 장치 12가 받는 전압을 거의 일정하게 제어하도록 제어신호를 입력함으로써, 전원회로 30의 전력효율을 향상시킬 수 있다.
도 5는, 전류 인입부 40의 구성의 일례를 도시한다. 전류 인입부 40은, 복수 또는 하나의 MOS-FET 42를 포함해도 좋다. 본 예에 있어서는, 전류 인입부 40이 복수의 MOS-FET 42-1~42-n(단, n은 정수를 나타낸다.)를 포함하는 경우에 관하여 설명한다.
복수의 MOS-FET 42-1~42-n의 드레인 단자는 전기적 경로 36에 접속되고, 소스 단자는 기준전위에 접속된다. 전류 제어부 50(도 4 참조)은, 각각의 MOS-FET 42의 게이트 단자에 인가되는 게이트 전압을 제어함으로써, 전류 인입부 40이 끌어들이는 전류를 제어하여도 좋다. 또한, 전류 인입부 40이 소정의 전류를 끌어들이는 경우, 전류 제어부 50은 MOS-FET 42가 포화전류영역에서 구동되도록 게이트 전압을 제어하여도 좋다. 예를 들면, 전류 제어부 50은, MOS-FET 42의 드레인 단자에 있어서의 드레인 전압, 즉 전류 인입부 40과 전기적 경로 36(도 2 참조)과의 접속점에 있어서의 전압에 근거하여 게이트 단자에 전압을 인가하여도 좋다.
MOS-FET 42의 드레인 단자에 있어서의 전압의 변동범위를 이미 알고 있는 경우, 전류 제어부 50은 게이트 전압을 드레인 단자에 있어서의 전압의 변동범위에 대응한 전압으로 함으로써, MOS-FET 42를 포화전류영역에서 구동시킬 수 있다. 전자 장치 12의 시험 패턴에 근거하여, 전류 인입부 40과 전기적 경로 36의 접속점에 있어서의 전압의 변동범위를 용이하게 추측할 수 있다. MOS-FET 42를 포화전류영역에서 구동시킴으로써, 전류 인입부 40에 있어서의 전류의 인입량을 높은 정밀도로 제어할 수 있다. 또한, 도 5에 나타난 바와 같이, MOS-FET 42를 복수단 접속함으로써, 전류 인입부 40이 임의의 전류를 끌어들일 수 있다.
이상, 본 발명을 그 실시의 형태를 이용하여 설명하였지만, 본 발명의 기술적 범위는 상기 실시의 형태에 기재된 범위에 한정되지는 않는다. 상기 실시 형태에 다양한 변경 또는 개량을 가할 수 있다는 것이 당업자에게 명백하다. 그러한 변경 또는 개량을 가한 형태도 본 발명의 기술적 범위에 포함될 수 있다는 것이, 특허청구범위의 기재로부터 명백하다.
상기 설명으로부터 분명한 것과 같이, 본 발명에 의하면, 부하 전류가 변화한 경우에도, 부하 전압을 고속으로 제어할 수 있다. 이로 인하여, 전자 장치의 시험을 높은 정밀도로 수행할 수 있고, 또한, 시험 중에 있어서의 전자 장치의 파손을 막을 수 있다.

Claims (16)

  1. 부하에 전압을 공급하는 전원회로에 있어서,
    미리 정하여진 전압을 부하에 공급하는 전원부와,
    상기 전원부와 상기 부하를 전기적으로 접속하는 전기적 경로와,
    상기 전기적 경로로부터 전류를 끌어들이는 전류 인입부와,
    상기 부하가 받는 전압에 기초해서, 상기 전류 인입부가 상기 전기적 경로로부터 끌어들이는 전류를 제어하는 전류 제어부를 포함하는 것을 특징으로 하는 전원회로.
  2. 제1항에 있어서,
    상기 전류 인입부는, 상기 전기적 경로에서, 상기 부하와 병렬로 접속하는 전원회로.
  3. 제2항에 있어서,
    상기 전류 인입부와 상기 부하와의 사이에서의 상기 전기적 경로에서 상기 부하와 병렬로 접속하고,
    상기 부하가 받는 전류가 증가된 경우에는 상기 전기적 경로에 전류를 공급하고,
    상기 부하가 받는 전류가 감소한 경우에는 상기 전기적 경로로부터 전류를 끌어들이는 제1 전류 변화부를 더 포함하는 전원회로.
  4. 제3항에 있어서,
    상기 제1 전원 변화부는 캐패시터인 전원회로.
  5. 제2항 내지 제4항의 어느 한 항에 있어서,
    상기 전원부와 상기 전류 인입부와의 사이에서의 상기 전기적 경로의 유도 계수 성분이, 상기 전류 인입부와 상기 부하와의 사이에서의 상기 전기적 경로의 유도 계수 성분보다 큰 전원회로.
  6. 제1항에 있어서,
    상기 전류 제어부는,
    상기 부하가 받는 전압이 미리 정하여진 전압치보다 낮아진 경우에, 상기 전류 인입부가 상기 전기적 경로로부터 끌어들이는 전류를 실질적으로 영(0)이 되게 하는 전원장치.
  7. 제1항에 있어서,
    상기 전류 제어부는,
    상기 부하가 받는 전압이 미리 정하여진 전압치보다 높아진 경우에, 상기 전류 인입부가 상기 전기적 경로로부터 끌어들이는 전류를 미리 정하여진 값이 되게 하는 전원회로.
  8. 제1항에 있어서,
    상기 전원부와 상기 전류 인입부와의 사이에서의 상기 전기적 경로에서 상기 전류 인입부와 병렬로 접속하고,
    상기 전류 인입부가 끌어들이는 전류가 증가된 경우에 상기 전기적 경로로 전류를 공급하고,
    상기 전류 인입부가 끌어들이는 전류가 감소한 경우에 상기 전기적 경로로부터 전류를 끌어들이는 제2 전류 변화부를 더 포함하는 전원회로.
  9. 제8항에 있어서,
    상기 제2 전류 변화부가 캐패시터인 전원회로.
  10. 제9항에 있어서,
    상기 제2 전류 변화부인 상기 캐패시터는, 상기 제1 전류 변화부인 상기 캐패시터보다 큰 용량을 갖는 전원회로.
  11. 제1항에 있어서,
    상기 전기적 경로는,
    상기 전원부와 상기 전류 인입부와의 사이에 배치된 제1 코일과,
    상기 전류 인입부와 상기 부하와의 사이에 배치되며, 상기 제1 코일보다 유도 계수가 작은 제2 코일을 포함하는 전원회로.
  12. 제1항에 있어서,
    상기 전류 인입부는, MOS-FET를 포함하는 전원회로.
  13. 제12항에 있어서,
    상기 MOS-FET의 드레인 단자는 상기 전기적 경로에 접속되고, 소스 단자는 접지된 전원회로.
  14. 제13항에 있어서,
    상기 MOS-FET를 포화 전류 영역에서 구동시키는 수단을 포함하는 전원회로.
  15. 제14항에 있어서,
    상기 MOS-FET의 상기 드레인 단자에 있어서의 드레인 전압에 근거하여 상기 게이트 단자에 전압을 인가하는 수단을 포함하는 전원회로.
  16. 전자 장치를 시험하는 시험장치에 있어서,
    상기 전자 장치를 시험하기 위한 시험 패턴을 발생하는 패턴 발생부와,
    상기 전자 장치가, 상기 시험 패턴에 근거하여 출력하는 출력 신호에 근거하여 상기 전자 장치의 양부를 판정하는 판정부와,
    상기 전자 장치를 구동시키기 위한 전력을 상기 전자 장치에 공급하는 전원회로를 포함하고,
    상기 전원회로는,
    미리 정하여진 전압을 부하에 공급하는 전원부와,
    상기 전원부와 상기 전자 장치를 전기적으로 접속하는 전기적 경로와,
    상기 전기적 경로로부터 전류를 끌어들이는 전류 인입부와,
    상기 전자 장치가 받는 전압에 기초해서, 상기 전류 인입부가 상기 전기적 경로로부터 끌어들이는 전류를 제어하는 전류 제어부를 포함하는 시험장치.
KR1020037001698A 2001-06-06 2002-06-06 전원회로 및 시험장치 KR100588704B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00171113 2001-06-06
JP2001171113 2001-06-06
PCT/JP2002/005607 WO2002101480A1 (fr) 2001-06-06 2002-06-06 Circuit d'alimentation et dispositif de test

Publications (2)

Publication Number Publication Date
KR20030036671A KR20030036671A (ko) 2003-05-09
KR100588704B1 true KR100588704B1 (ko) 2006-06-12

Family

ID=19012931

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037001698A KR100588704B1 (ko) 2001-06-06 2002-06-06 전원회로 및 시험장치

Country Status (4)

Country Link
US (1) US7005867B2 (ko)
JP (1) JP4547147B2 (ko)
KR (1) KR100588704B1 (ko)
WO (1) WO2002101480A1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1791802B (zh) * 2003-05-21 2010-05-12 爱德万测试株式会社 电源装置、测试装置以及电源电压稳定装置
JP4599146B2 (ja) 2004-11-30 2010-12-15 株式会社アドバンテスト 試験装置、及び電源回路
GB0502829D0 (en) * 2005-02-11 2005-03-16 Ibm Connection error avoidance in apparatus connected to a power supply
JP4659493B2 (ja) * 2005-03-23 2011-03-30 株式会社アドバンテスト 電源回路及び試験装置
JP4729404B2 (ja) * 2006-01-18 2011-07-20 株式会社アドバンテスト ノイズ除去装置、電源装置、及び試験装置
WO2007138819A1 (ja) * 2006-06-01 2007-12-06 Advantest Corporation 電源装置、試験装置および安定化装置
US20090121725A1 (en) 2007-11-08 2009-05-14 Advantest Corporation Test apparatus and measurement apparatus
US20110031984A1 (en) * 2009-07-14 2011-02-10 Advantest Corporation Test apparatus
WO2011010349A1 (ja) * 2009-07-23 2011-01-27 株式会社アドバンテスト 試験装置
US7952361B2 (en) * 2009-07-14 2011-05-31 Advantest Corporation Test apparatus
US8558560B2 (en) * 2009-07-23 2013-10-15 Advantest Corporation Test apparatus, additional circuit and test board for judgment based on peak current
US8558559B2 (en) * 2009-07-23 2013-10-15 Advantest Corporation Test apparatus, additional circuit and test board for calculating load current of a device under test
US8504883B2 (en) 2010-08-25 2013-08-06 Macronix International Co., Ltd. System and method for testing integrated circuits
KR20190045579A (ko) * 2017-10-24 2019-05-03 삼성전기주식회사 카메라 모듈의 액츄에이터
KR102139765B1 (ko) * 2017-11-24 2020-07-31 삼성전기주식회사 카메라 모듈의 액츄에이터

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3149447A1 (de) * 1981-12-14 1983-06-23 Braun Ag, 6000 Frankfurt Regelungsschaltung zum konstanthalten der betriebsspannung eines elektrischen verbrauchers
US4677364A (en) * 1985-01-04 1987-06-30 The United States Of America As Represented By The United States Department Of Energy Reactive power compensating system
JPS6366617A (ja) * 1986-09-09 1988-03-25 Toshiba Corp 無効電力補償装置
JPS63242135A (ja) * 1987-03-27 1988-10-07 三菱電機株式会社 無効電力補償装置
JPH02280668A (ja) * 1989-04-21 1990-11-16 Fuji Elelctrochem Co Ltd 電源装置
US5059889A (en) * 1990-03-08 1991-10-22 Texas Instruments Incorporated Parametric measurement unit/device power supply for semiconductor test system
US5150072A (en) * 1991-10-15 1992-09-22 Harris Corporation Distortion correction for an amplifier system
KR940007716B1 (ko) * 1992-07-03 1994-08-24 삼성전자 주식회사 연속전류 제어형 p.f.c 회로
JP3294343B2 (ja) * 1992-11-13 2002-06-24 松下電工株式会社 電源装置
JP2750072B2 (ja) * 1993-07-27 1998-05-13 松下電工株式会社 電力変換装置
JP3072880B2 (ja) 1994-06-02 2000-08-07 株式会社アドバンテスト Ｉｃ試験用電圧発生回路
JPH11234915A (ja) * 1998-02-20 1999-08-27 Fujitsu Ltd 充電可能な電池を備えた電源装置、および複数の電池の充電／放電方法
JP3470649B2 (ja) * 1999-08-30 2003-11-25 日本ビクター株式会社 スイッチングレギュレータ
JP4162810B2 (ja) * 1999-10-08 2008-10-08 株式会社アドバンテスト 半導体デバイス試験装置のタイミング位相校正方法・装置
JP2001124821A (ja) * 1999-10-28 2001-05-11 Ando Electric Co Ltd テストバーンイン装置、及びテストバーンイン装置における制御方法
US6556034B1 (en) * 2000-11-22 2003-04-29 Teradyne, Inc. High speed and high accuracy DUT power supply with active boost circuitry
US6531854B2 (en) * 2001-03-30 2003-03-11 Champion Microelectronic Corp. Power factor correction circuit arrangement
US6717389B1 (en) * 2001-12-21 2004-04-06 Unisys Corporation Method and apparatus for current controlled transient reduction in a voltage regulator

Also Published As

Publication number Publication date
US20040113601A1 (en) 2004-06-17
JPWO2002101480A1 (ja) 2004-09-30
US7005867B2 (en) 2006-02-28
KR20030036671A (ko) 2003-05-09
JP4547147B2 (ja) 2010-09-22
WO2002101480A1 (fr) 2002-12-19

Similar Documents

Publication Publication Date Title
KR100588704B1 (ko) 전원회로 및 시험장치
US7408373B2 (en) Device for probe card power bus voltage drop reduction
US7236905B2 (en) Test apparatus and power supply circuit
US7436200B1 (en) Apparatus for testing a power supply
KR930020449A (ko) 내부전원전압 발생회로
US6556034B1 (en) High speed and high accuracy DUT power supply with active boost circuitry
JP3252827B2 (ja) 電源電圧変動抑制回路
KR20070065900A (ko) 전원 장치 및 시험 장치
CN115940944A (zh) 电流信号采样方法、采样电路和开关电源
KR101063123B1 (ko) 전원 장치, 시험 장치 및 전원 전압 안정화 장치
KR100272951B1 (ko) 전압인가회로
US20060256491A1 (en) Power supply apparatus
CN101106325A (zh) 开关式稳压器
KR100798835B1 (ko) 전압 인가 장치 및 ic 테스터
JP2014211360A (ja) 半導体試験装置
CN113156212B (zh) 交流自平衡电桥的直流偏置输出系统和方法
JP4912263B2 (ja) 負荷システム
KR20230159248A (ko) 전원을 갖는 장치 및 시험 보드
JP2687922B2 (ja) Ｉｃテスタ
KR100885274B1 (ko) 인버터 회로
JP2552753Y2 (ja) 回路基板検査装置のガーディング回路
KR20010060478A (ko) 반도체 메모리장치에서의 기준전압발생회로 배치방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150526

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160525

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170526

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180524

Year of fee payment: 13