JPWO2002101480A1 - 電源回路、及び試験装置 - Google Patents

Abstract

負荷に電圧を供給する電源回路であって、予め定められた電圧を発生する電源部と、電源部と負荷とを電気的に接続する電気的経路と、電気的経路から電流を引き込む電流引き込み部と、負荷が受け取る電圧に基づいて、電流引き込み部が電気的経路から引き込む電流を制御する電流制御部とを備えることを特徴とする電源回路を提供する。

Description

技術分野
本発明は、電圧を供給する電源回路、及び電子デバイスを試験する試験装置に関する。特に、定電圧を供給する電源回路に関する。また本出願は、下記の日本特許出願に関連する。文献の参照による組み込みが認められる指定国については、下記の出願に記載された内容を参照により本出願に組み込み、本出願の記載の一部とする。
特願２００１−１７１１１３ 出願日 ２００１年６月６日
背景技術
従来、例えば半導体メモリを試験するための試験装置等において、半導体メモリを駆動させるための電源は、半導体メモリの破損等を防ぐため、半導体メモリに定電圧を供給する電圧発生回路が用いられている。現在、負荷に定電圧を供給する装置として、例えば特開平７−３３３２４９号公報に開示されている電圧発生回路が知られている。この電圧発生回路では、負荷に電圧を供給する供給線に流れる電流の増減に基づいて、供給線から引き込む電流を増減させている。
しかし、従来の定電圧発生回路を高速動作させるためには、高性能の引き算回路等のアナログ回路が必要となる。また、回路規模の増大等の不都合が生じていた。また、実際に抵抗に電流が流れてから、電流を制御するため、動作に遅れが生じる場合があった。
そこで本発明は、上記の課題を解決することのできる電源回路、及び試験装置を提供することを目的とする。この目的は、請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
発明の開示
上記課題を解決するために、本発明の第１の形態においては、負荷に電圧を供給する電源回路であって、予め定められた電圧を発生する電源部と、電源部と負荷とを電気的に接続する電気的経路と、電気的経路から電流を引き込む電流引き込み部と、負荷が受け取る電圧に基づいて、電流引き込み部が電気的経路から引き込む電流を制御する電流制御部とを備えることを特徴とする電源回路を提供する。
電流引き込み部は、電気的経路に、負荷と並列に接続してよい。電流引き込み部と、負荷との間の電気的経路に、負荷と並列に接続し、負荷が受け取る電流が増大した場合に、電気的経路に電流を供給し、負荷が受け取る電流が減少した場合に、電気的経路から電流を引き込む第１電流変化部を更に備えてよい。第１電源変化部は、コンデンサであってよい。
電源部と電流引き込み部との間の、電気的経路のインダクタンス成分は、電流引き込み部と負荷との間の、電気的経路のインダクタンス成分より大きくてよい。電流制御部は、負荷が受け取る電圧が、予め定められた電圧値より低くなった場合に、電流引き込み部が電気的経路から引き込む電流を実質的に零としてよい。電流制御部は、負荷が受け取る電圧が、予め定められた電圧値より高くなった場合に、電流引き込み部が第電気的経路から引き込む電流を予め定められた値としてよい。電源部と電流引き込み部との間の電気的経路に、電流引き込み部と並列に接続し、電流引き込み部が引き込む電流が増大した場合に、電気的経路に電流を供給し、電流引き込み部が引き込む電流が減少した場合に、電気的経路から電流を引き込む第２電流変化部を更に備えてよい。第２電流変化部は、コンデンサであってよい。
第２電流変化部であるコンデンサは、第１電流変化部であるコンデンサより大きい容量を有してよい。電気的経路は、電源部と電流引き込み部との間に配置された第１コイルと、電流引き込み部と負荷との間に配置された、第１コイルよりインダクタンスの小さい第２コイルとを有してよい。
電流引き込み部は、ＭＯＳ−ＦＥＴを有してよい。ＭＯＳ−ＦＥＴのドレイン端子を電気的経路に接続し、ソース端子を接地してよい。ＭＯＳ−ＦＥＴを、飽和電流領域で駆動させる手段を更に備えてよい。ＭＯＳ−ＦＥＴのドレイン端子におけるドレイン電圧に基づいて、ゲート端子に電圧を印加する手段を備えてよい。
本発明の第２の形態においては、電子デバイスを試験する試験装置であって、電子デバイスを試験するための試験パターンを発生するパターン発生部と、電子デバイスが、試験パターンに基づいて出力する出力信号に基づいて、電子デバイスの良否を判定する判定部と、電子デバイスを駆動させるための電力を、電子デバイスに供給する電源回路とを備え、電源回路は、予め定められた電圧を発生する電源部と、電源部と電子デバイスとを電気的に接続する電気的経路と、電気的経路から電流を引き込む電流引き込み部と、電子デバイスが受け取る電圧に基づいて、電流引き込み部が電気的経路から引き込む電流を制御する電流制御部とを有することを特徴とする試験装置を提供する。
尚、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又、発明となりうる。
発明を実施するための最良の形態
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、又実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図１は、本発明に係る試験装置１００の構成の一例を示す。試験装置１００は、パターン発生部１０、電源回路３０、及び判定部２０を備える。本発明において、試験されるべき電子デバイス１２は、複数の半導体素子を有するディジタル回路を有してよく、またディジタル／アナログ混在回路を有してもよい。例えば、電子デバイス１２は、半導体メモリであってよい。
パターン発生部１０は、電子デバイス１２を試験するための試験パターンを発生し、電子デバイス１２に供給する。パターン発生部１０は、電子デバイス１２を試験する試験項目に応じて、様々な試験パターンを生成することが好ましい。例えば、パターン発生部１０は、電子デバイス１２の複数の半導体素子の全てを少なくとも一度動作させる試験パターンを、電子デバイス１２に供給することが好ましい。例えば、電子デバイス１２が半導体メモリである場合、パターン発生部１０は、半導体メモリの全てのアドレスについて、正常に書き込みできるか否かを試験する試験パターンを、電子デバイス１２に供給する。
電源回路３０は、電子デバイス１２を駆動させるための電力を、電子デバイス１２に供給する。電源回路３０は、電子デバイス１２にほぼ一定となる電圧を供給する。電源回路３０が、電子デバイス１２にほぼ一定となる電圧を供給することにより、電子デバイス１２に供給される電流が急激に変化する場合においても、電子デバイス１２を破損することなく、試験を行うことができる。
判定部２０は、電子デバイス１２が、試験パターンに基づいて出力する出力信号に基づいて、電子デバイス１２の良否を判定する。例えば、パターン発生部１０は、電子デバイス１２が試験パターンに基づいて出力するべき期待値信号を生成し、判定部２０は、当該期待値信号と当該出力信号とを比較し、電子デバイス１２の良否を判定してよい。また、電子デバイス１２が半導体メモリである場合、判定部２０は、電子デバイス１２の所定のアドレスに所定の信号が格納されたか否かに基づいて、電子デバイス１２の良否を判定してよい。この場合、判定部２０は、電子デバイス１２が所定のアドレスに格納した信号を読み込む手段を有することが好ましい。
図２は、電源回路３０の構成の一例を示す。電源回路３０は、負荷である電子デバイス１２に電圧を供給する。電源回路３０は、電源部３２と、電気的経路３６と、電流引き込み部４０と、電流制御部５０と、第１電流変化部３４と、第２電流変化部３８とを備える。電源部３２は、予め定められた電圧を発生する。図２に示すように、電源部３２は、直流電圧源であってよい。
電気的経路３６は、電源部３２と電子デバイス１２とを電気的に接続する。電流引き込み部４０は、電気的経路３６から電流を引き込む。例えば、電源部３２が電流Ｉ_１、を発生し、電流引き込み部４０が電流Ｉ_２を引き込む場合、負荷に供給される電流Ｉ_３は、Ｉ_３＝Ｉ_１−Ｉ_２である。図２に示すように、電流引き込み部４０は、電気的経路３６に、電子デバイス１２と並列に接続する。電流引き込み部４０は、電気的経路３６から電流を引き込み、引き込んだ電流を基準電位に出力する。
電流制御部５０は、電子デバイス１２が受け取る電圧に基づいて、電流引き込み部４０が電気的経路３６から引き込む電流を制御する。例えば、電流引き込み部４０は、電子デバイス１２が受け取る電圧が、予め定められた電圧値より低くなった場合に、電流引き込み部４０が電気的経路から引き込む電流を実質的に零にしてよい。また、電流引き込み部４０は、電子デバイス１２が受け取る電圧が予め定められた電圧値より高くなった場合に、電流引き込み部４０が電気的経路３６から引き込む電流を予め定められた値としてよい。
第１電流変化部３４は、電流引き込み部４０と、電子デバイス１２との間の電気的経路３６に、電子デバイス１２と並列に接続し、電子デバイス１２が受け取る電流が増大した場合に、電気的経路３６に電流を供給し、電子デバイス１２が受け取る電流が減少した場合に、電気的経路から電流を引き込む。第１電流変化部３４は、コンデンサであってよい。図２に示すように、第１電流変化部３４の一端は基準電位に接続する。
第２電流変化部３８は、電源部３２と電流引き込み部４０との間の電気的経路３６に、電流引き込み部４０と並列に接続し、電流引き込み部４０が引き込む電流が増大した場合に、電気的経路３６に電流を供給し、電流引き込み部４０が引き込む電流が減少した場合に、電気的経路３６から電流を引き込む。第２電流変化部３４は、コンデンサであってよい。図２に示すように、第２電流変化部３８の一端は基準電位に接続する。第２電流変化部３８であるコンデンサは、第１電流変化部３４であるコンデンサより大きい容量を有することが好ましい。
電気的経路３６は、電源部３２と電子デバイス１２との間にインダクタンス成分を有する。電源部３２と電流引き込み部４０との間の、電気的経路３６のインダクタンス成分Ｌ_２は、電流引き込み部４０と電子デバイス１２との間の、電気的経路３６のインダクタンス成分Ｌ_１より大きいことが好ましい。例えば、電気的経路３６におけるインダクタンス成分のほとんどが、配線におけるインダクタンス成分によるものである場合、電流引き込み部４０は、電子デバイス１２に近い電気的経路３６に、接続することが好ましい。つまり、電源部３２と電流引き込み部４０との間の、電気的経路３６の長さは、電流引き込み部４０と電子デバイス１２との間の、電気的経路３６の長さより長いことが好ましい。例えば、電源部３２と電流引き込み部４０との間の電気的経路３６の長さは、電流引き込み部４０と電子デバイス１２との間の電気的経路３６の長さの３倍以上であってよい。
また、電気的経路３６は、電源部３２と電流引き込み部４０との間に配置された第１コイルと、電流引き込み部４０と電子デバイス１２との間に配置された、第１コイルよりインダクタンスの小さい第２コイルとを有してよい。つまり、電気的経路３６におけるインダクタンスを、第１コイル及び第２コイルによって調整してよい。次に、電源回路３０の動作について説明する。
図３は、電子デバイス１２に供給される電流が変化した場合の、電源回路３０の動作を説明する。図３（ａ）は、電子デバイス１２に供給される電流Ｉ_Ｏを示す。図３（ａ）において、横軸は時間を表し、縦軸は電流の強度を表す。図３（ｂ）は、電子デバイス１２が受け取る電圧、すなわち第１電流変化部３４と、電気的経路３６との接続点における電圧Ｖ_Ｏの変化を示す。図３（ｂ）において、横軸は図３（ａ）と同一の時間を表し、縦軸は電圧の強度を表す。図３（ｃ）は、電流引き込み部４０が引き込む電流Ｉ_２の変化を示す。図３（ｃ）において、横軸は図３（ａ）と同一の時間を表し、縦軸は電流の強度を表す。図３（ｃ）に示すように、電流引き込み部４０は、定常状態において所定の電流Ｉ_Ｌを、電気的経路３６から引き込む。
図３（ａ）に示すように、タイミングＴ_１で電流Ｉ_Ｏが増大した場合、電気的経路３６におけるインダクタンス成分によって、電源部３２、第２電流変化部３８、及び電流引き込み部４０における、電流の変化が遅れる。そのため、まず第１電流変化部３４が、電流Ｉ_Ｏが増大した分の電流を、電気的経路３６に供給する。本例においては、第１電流変化部３４であるコンデンサが、電流Ｉ_Ｏが増大した分の電流を、電気的経路３６に供給する。このため、コンデンサに蓄積される電荷量が減少し、図３（ｂ）に示すように電圧Ｖ_Ｏが小さくなる。
電流制御部５０は、電圧Ｖ_Ｏが所定の電圧値Ｖ_Ｌより小さくなった場合に、電流引き込み部４０が引き込む電流Ｉ_２をほぼ零にする。電流引き込み部４０が引き込んでいた電流Ｉ_Ｌは、第１電流変化部３４であるコンデンサと、電子デバイス１２に供給され、コンデンサが充電され、電圧Ｖ_Ｏは定常値となる。
次に、図３（ａ）に示すように、タイミングＴ_２で電流Ｉ_Ｏが減少した場合、電気的経路３６におけるインダクタンス成分によって、電源部３２、第２電流変化部３８、及び電流引き込み部４０における、電流の変化が遅れる。そのため、まず第１電流変化部３４が、電流Ｉ_Ｏが減少した分の電流を、電気的経路３６から引き込む。本例においては、第１電流変化部３４であるコンデンサが、電流Ｉ_Ｏが減少した分の電流を、電気的経路３６から引き込む。このため、コンデンサに蓄積される電荷量が増大し、図３（ｂ）に示すように電圧Ｖ_Ｏが大きくなる。
電流制御部５０は、電圧Ｖ_Ｏが所定の電圧値Ｖ_Ｈより大きくなった場合に、電流引き込み部４０が引き込む電流Ｉ_２を、定常値Ｉ_Ｌとする。コンデンサが蓄積した電荷は、電流引き込み部４０に流れ、電圧Ｖ_Ｏは定常値となる。
本例において、電流制御部５０は、電流引き込み部４０が引き込む電流を、零又は定常値Ｉ_Ｌのいずれかに制御したが、他の例においては、電流制御部５０は、電子デバイス１２が受け取る電圧Ｖ_Ｏに基づいて、電流引き込み部４０が引き込む電流を徐々に変化させてよい。
以上説明した電源回路３０によれば、電子デバイス１２が受け取る電流が変化した場合に、電源部３２と電流引き込み部４０との間におけるインダクタンス成分による遅れの影響を受けずに、電子デバイス１２にほぼ一定の電圧を精度よく供給することができる。また、電源部３２として、高速に駆動する電圧源を用いる必要がない。電気的経路３６におけるインダクタンス成分Ｌ_１を十分小さくすることにより、電子デバイス１２と電源部３２との距離が大きい場合であっても、電子デバイス１２が受け取る電圧をほぼ一定に制御することができる。電流引き込み部４０は、一般に電源部３２より非常に小さい規模で構成できるため、電流引き込み部４０を、電子デバイス１２の近くに配置することは容易であり、インダクタンス成分Ｌ_１を小さくすることができる。このため、例えば大容量の電源部３２を使用して電子デバイス１２の試験を行う場合、電源部３２を電子デバイス１２から十分距離を取って配置することができ、電源部３２による熱、ノイズ等の影響を受けずに、精度よく電子デバイス１２の試験を行うことができる。
図４は、電流制御部５０の構成の一例を示す。電流制御部５０は、一例として比較器５２及び比較器５４を有する。比較器５２は、電子デバイス１２が受け取る電圧Ｖ_Ｏが、予め定められた電圧Ｖ_Ｈより大きいか否かを判定する。例えば、比較器５２は図４に示すように電圧Ｖ_ＯからＶ_Ｈを引いた値を算出してよい。一例として、比較器５２における算出結果が正の値である場合、電流制御部５０は、電流引きこみ部４０が引きこむ電流を、予め定められた電流Ｉ_Ｌとする。
比較器５２及び比較器５４は、動作を安定させるためにヒステリシス機能を備えることが好ましい。ヒステリシス機能とは、一度オフ状態となった場合に、所定の電圧差が与えられなければオン状態とならない機能を指す。
比較器５４は、電子デバイス１２が受け取る電圧Ｖ_Ｏが、予め定められた電圧Ｖ_Ｌより小さいか否かを判定する。例えば比較器５４は、図４に示すように電圧Ｖ_Ｏから電圧Ｖ_Ｌを引いた値を算出してよい。一例として、比較器５４における算出結果が負の値である場合、電流制御部５０は、電流引きこみ部４０が引きこむ電流をほぼ零とする。
図４に示すように、電流制御部５０は、比較器５２及び比較器５４に予め定められた電圧を与えるための電圧源５６及び電圧源５８を有してよい。また、本例において比較器５２及び比較器５４は、所定の電圧Ｖ_Ｈ及びＶ_Ｌと、電子デバイス１２が受け取る電圧Ｖ_Ｏとを比較したが、他の例においては、比較器５２及び比較器５４は、第２電流変化部３８と電気的経路３６との接続点における電圧と、電子デバイス１２が受け取る電圧Ｖ_Ｏとを比較してよい。例えば、比較器５２は、電子デバイス１２が受け取る電圧Ｖ_Ｏと、第２電流変化部３８と電気的経路３６との接続点における電圧に所定の値を加算した値とを比較してよい。また、比較器５４は、電子デバイス１２が受け取る電圧Ｖ_Ｏと、第２電流変化部３８と電気的経路３６との接続点における電圧から所定の値を減算した値とを比較してよい。
また、電源回路３０は、比較器５２及び比較器５４を動作させるか否かを制御する制御信号を入力する手段を有してよい。電源回路３０は、比較器５２及び比較器５４を動作させるか否かを制御することにより、電子デバイス１２に供給する電圧を一定電圧に制御するか否かを制御してよい。例えば、試験装置１００が電子デバイス１２の静特性及び動特性の試験を切り替える場合に、電源回路３０は、電子デバイス１２に供給する電圧を一定電圧に制御するか否かを切り替えてよい。例えば、電子デバイス１２が受け取る電圧の変動が小さい試験を行う場合に、電流制御部５０は電流引き込み部４０が引き込む電流をほぼ零としてよい。電子デバイス１２が受け取る電圧の変動が小さい場合に、電流引きこみ部４０が引き込む電流をほぼ零に制御し、電子デバイス１２が受け取る電圧の変動が大きい場合に、電子デバイス１２が受け取る電圧をほぼ一定に制御するように、制御信号を入力することにより、電源回路３０の電力効率を向上させることができる。
図５は、電流引き込み部４０の構成の一例を示す。電流引き込み部４０は、複数又は一つのＭＯＳ−ＦＥＴ４２を有してよい。本例においては、電流引き込み部４０が複数のＭＯＳ−ＦＥＴ４２−１〜４２−ｎ（但しｎは整数を示す）を有する場合について説明する。
複数のＭＯＳ−ＦＥＴ４２−１〜４２−ｎのドレイン端子は電気的経路３６に接続され、ソース端子は基準電位に接続される。電流制御部５０（図４参照）は、それぞれのＭＯＳ−ＦＥＴ４２のゲート端子に印加されるゲート電圧を制御することにより、電流引き込み部４０が引き込む電流を制御してよい。また、電流引き込み部４０が所定の電流を引き込む場合、電流制御部５０は、ＭＯＳ−ＦＥＴ４２を飽和電流領域で駆動させるように、ゲート電圧を制御してよい。例えば、電流制御部５０は、ＭＯＳ−ＦＥＴ４２のドレイン端子におけるドレイン電圧、すなわち電流引き込み部４０と電気的経路３６（図２参照）との接続点における電圧に基づいて、ゲート端子に電圧を印加してよい。
ＭＯＳ−ＦＥＴ４２のドレイン端子における電圧の変動範囲が既知である場合、電流制御部５０は、ゲート電圧をドレイン端子における電圧の変動範囲に対応した電圧とすることにより、ＭＯＳ−ＦＥＴ４２を飽和電流領域で駆動させることができる。電子デバイス１２の試験パターンに基づいて、電流引き込み部４０と電気的経路３６との接続点における電圧の変動範囲は容易に推測することができる。ＭＯＳ−ＦＥＴ４２を飽和電流領域で駆動させることにより、電流引き込み部４０における電流の引き込み量を精度よく制御することができる。また、図５に示すように、ＭＯＳ−ＦＥＴ４２を複数段接続することにより、電流引き込み部４０は、任意の電流を引き込むことができる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
産業上の利用可能性
上記説明から明らかなように、本発明によれば、負荷電流が変化した場合であっても、負荷電圧を高速に制御することができる。このため、電子デバイスの試験を精度よく行うことができ、また、試験中における電子デバイスの破損を防ぐことができる。
【図面の簡単な説明】
図１は、本発明に係る試験装置１００の構成の一例を示す図である。
図２は、電源回路３０の構成の一例を示す図である。
図３は、電子デバイス１２に供給される電流が変化した場合の、電源回路３０の動作を説明する図である。
図４は、電流制御部５０の構成の一例を示す図である。
図５は、電流引き込み部４０の構成の一例を示す図である。

Claims (16)

1. 負荷に電圧を供給する電源回路であって、
   予め定められた電圧を発生する電源部と、
   前記電源部と前記負荷とを電気的に接続する電気的経路と、
   前記電気的経路から電流を引き込む電流引き込み部と、
   前記負荷が受け取る電圧に基づいて、前記電流引き込み部が前記電気的経路から引き込む電流を制御する電流制御部と
   を備えることを特徴とする電源回路。
2. 前記電流引き込み部は、前記電気的経路に、前記負荷と並列に接続することを特徴とする請求項１に記載の電源回路。
3. 前記電流引き込み部と、前記負荷との間の前記電気的経路に、前記負荷と並列に接続し、前記負荷が受け取る電流が増大した場合に、前記電気的経路に電流を供給し、前記負荷が受け取る電流が減少した場合に、前記電気的経路から電流を引き込む第１電流変化部を更に備えることを特徴とする請求項２に記載の電源回路。
4. 前記第１電源変化部は、コンデンサであることを特徴とする請求項３に記載の電源回路。
5. 前記電源部と前記電流引き込み部との間の、前記電気的経路のインダクタンス成分は、前記電流引き込み部と前記負荷との間の、前記電気的経路のインダクタンス成分より大きいことを特徴とする請求項２から４のいずれかに記載の電源回路。
6. 前記電流制御部は、前記負荷が受け取る電圧が、予め定められた電圧値より低くなった場合に、前記電流引き込み部が前記電気的経路から引き込む電流を実質的に零とすることを特徴とする請求項１から５のいずれかに記載の電源回路。
7. 前記電流制御部は、前記負荷が受け取る電圧が、予め定められた電圧値より高くなった場合に、前記電流引き込み部が前記第電気的経路から引き込む電流を予め定められた値とすることを特徴とする請求項１から６のいずれかに記載の電源回路。
8. 前記電源部と前記電流引き込み部との間の前記電気的経路に、前記電流引き込み部と並列に接続し、前記電流引き込み部が引き込む電流が増大した場合に、前記電気的経路に電流を供給し、前記電流引き込み部が引き込む電流が減少した場合に、前記電気的経路から電流を引き込む第２電流変化部を更に備えることを特徴とする請求項１から７のいずれかに記載の電源回路。
9. 前記第２電流変化部は、コンデンサであることを特徴とする請求項８に記載の電源回路。
10. 前記第２電流変化部である前記コンデンサは、前記第１電流変化部である前記コンデンサより大きい容量を有することを特徴とする請求項９に記載の電源回路。
11. 前記電気的経路は、
    前記電源部と前記電流引き込み部との間に配置された第１コイルと、
    前記電流引き込み部と前記負荷との間に配置された、前記第１コイルよりインダクタンスの小さい第２コイルと
    を有することを特徴とする請求項１から１０のいずれかに記載の電源回路。
12. 前記電流引き込み部は、ＭＯＳ−ＦＥＴを有することを特徴とする請求項１から１１のいずれかに記載の電源回路。
13. 前記ＭＯＳ−ＦＥＴのドレイン端子を前記電気的経路に接続し、ソース端子を接地することを特徴とする請求項１２に記載の電源回路。
14. 前記ＭＯＳ−ＦＥＴを、飽和電流領域で駆動させる手段を更に備えることを特徴とする請求項１３に記載の電源回路。
15. 前記ＭＯＳ−ＦＥＴの前記ドレイン端子におけるドレイン電圧に基づいて、ゲート端子に電圧を印加する手段を備えることを特徴とする請求項１４に記載の電源回路。
16. 電子デバイスを試験する試験装置であって、
    前記電子デバイスを試験するための試験パターンを発生するパターン発生部と、
    前記電子デバイスが、前記試験パターンに基づいて出力する出力信号に基づいて、前記電子デバイスの良否を判定する判定部と、
    前記電子デバイスを駆動させるための電力を、前記電子デバイスに供給する電源回路と
    を備え、
    前記電源回路は、
    予め定められた電圧を発生する電源部と、
    前記電源部と前記電子デバイスとを電気的に接続する電気的経路と、
    前記電気的経路から電流を引き込む電流引き込み部と、
    前記電子デバイスが受け取る電圧に基づいて、前記電流引き込み部が前記電気的経路から引き込む電流を制御する電流制御部と
    を有することを特徴とする試験装置。

Images