JP4912263B2 - 負荷システム - Google Patents

負荷システム Download PDF

Info

Publication number
JP4912263B2
JP4912263B2 JP2007239352A JP2007239352A JP4912263B2 JP 4912263 B2 JP4912263 B2 JP 4912263B2 JP 2007239352 A JP2007239352 A JP 2007239352A JP 2007239352 A JP2007239352 A JP 2007239352A JP 4912263 B2 JP4912263 B2 JP 4912263B2
Authority
JP
Japan
Prior art keywords
load
voltage
circuit
load current
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007239352A
Other languages
English (en)
Other versions
JP2009069057A (ja
Inventor
作巳 相澤
征也 福本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Keisoku Giken Co Ltd
Original Assignee
Keisoku Giken Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Keisoku Giken Co Ltd filed Critical Keisoku Giken Co Ltd
Priority to JP2007239352A priority Critical patent/JP4912263B2/ja
Publication of JP2009069057A publication Critical patent/JP2009069057A/ja
Application granted granted Critical
Publication of JP4912263B2 publication Critical patent/JP4912263B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Testing Electric Properties And Detecting Electric Faults (AREA)

Description

本発明は、負荷電流を動的に制御可能な負荷システムに係り、例えば、高速に大電流の負荷試験を行うことが可能な負荷システムに関するものである。
電源装置やバッテリー装置などの研究開発や製造検査においては、負荷のインピーダンスを様々に設定して装置の性能を試験するいわゆる負荷試験が欠かせない。この負荷試験では、一般に、トランジスタ等の可変インピーダンス素子を用いてインピーダンスを任意に調節することができる電子負荷装置が広く利用されている(特許文献1〜4参照)。
特開2002−090404号公報 特開2002−091577号公報 特許3470296号公報明細書 特許3477619号公報明細書
ところで、近年の集積回路は、動作周波数の高速化や低消費電力化を図るために電源電圧が低下する傾向にあり、例えばモバイル用途向けのICには1V以下の電圧で動作するものが登場している。また、一般にCMOS回路では動作周波数を高速化するために寄生キャパシタの高速な充放電が行われるため、回路の動作状態の変化に応じて、瞬時的に大きな電源電流が必要になる。例えば、最近のCPUには、電源装置に対して1000[A/μs]程度の急峻な立ち上がり電流を要求するものがある。
上記のように低電圧かつ大電流で応答の速い電源装置の場合、負荷線の寄生的なインダクタに生じる電圧降下が負荷試験において問題となる。
インダクタに発生する電圧降下は、電流の時間的変化率(dI/dt)とインダクタンス値との積で表わされる。通常の負荷試験において、電源装置と電子負荷装置を接続する負荷線の寄生的なインダクタに生じる電圧降下は殆ど無視できるが、大電流を高速に駆動する場合、その電圧降下が顕著になり、電子負荷装置の動作に影響を与えることがある。負荷電流の立ち上がりにおいて、負荷線のインダクタには電源装置から電子負荷装置へ入力される電圧を低下させる極性を持った電圧降下が発生する。低電圧の電源装置の負荷試験において、上記のような電圧降下が発生すると、電子負荷装置の入力電圧が所定の最低動作電圧より低くなることがある。電子負荷装置は、一般にMOSFETなどのトランジスタを負荷として用いており、トランジスタには制御可能な最低の電圧が定まっていることから、その最低電圧以下においてインピーダンスの制御が不能になる。したがって、電流の立ち上がり時に、負荷線の電圧降下によって電子負荷装置の入力電圧が最低動作電圧より低くなると、負荷電流の制御が不能になって所望の負荷試験を実施できなくなるという問題が生じる。
本発明はかかる事情に鑑みてなされたものであり、その目的は、負荷電流の高速な変化によって負荷線の寄生的なインダクタに電圧降下が生じる場合でも負荷を安定に制御できる負荷システムを提供することにある。
上記の目的を達成するため、本発明に係る負荷システムは、負荷電流を動的に制御可能な負荷部と、前記負荷部が前記負荷電流を動的に制御するとき、前記負荷部に印加される電圧が、前記負荷部の動作可能な範囲に収まるように、前記負荷電流の経路に電圧を発生する電圧発生回路とを有する。
上記の負荷システムによれば、前記負荷部が前記負荷電流を動的に制御するとき、前記負荷部に印加される電圧が、前記負荷部の動作可能な範囲に収まるように、前記負荷電流の経路に前記電圧発生回路が電圧を発生する。前記負荷電流の高速な変化によって負荷線の寄生的なインダクタに電圧降下が生じても、前記電圧発生回路において発生する電圧により当該電圧降下が打ち消されるため、前記負荷部に印加される電圧はその動作可能範囲を逸脱せず、前記負荷部は安定に負荷電流を制御する。
好適に、前記電圧発生回路は、前記負荷部が前記負荷電流を静的に制御するとき、前記電圧の発生を停止する。
これにより、前記負荷電流を静的に制御するときに前記電圧発生回路や前記負荷部で消費される電力が低減する。
好適に、前記電圧発生回路は、前記負荷電流経路に挿入され、前記負荷部が前記負荷電流を動的に制御するときオンし、前記負荷部が前記負荷電流を静的に制御するときオフする電源回路と、前記負荷部が前記負荷電流を静的に制御するとき、前記負荷電流経路における前記電源回路の挿入部を短絡するスイッチ回路とを含む。
これにより、前記負荷電流を静的に制御するときは前記電源回路がオフするため、前記電源回路におけるノイズの発生が防止されるとともに、前記電源回路や前記負荷部における消費電力が低減する。
また、前記負荷電流を静的に制御するときに前記電源回路の挿入部が前記スイッチ回路によって短絡されるため、前記負荷電流経路の抵抗損失が微小になる。
好適に、前記電圧発生回路は、前記負荷部が前記負荷電流を静的に制御するときには、前記動的制御のときに比べて低い電圧を発生する。
これにより、前記負荷電流を静的に制御するときに前記電圧発生回路や前記負荷部で消費される電力が低減する。
なお、上記において「負荷電流を動的に制御するとき」とは、負荷電流を時間的に変化させる制御が実行される期間を指しており、これには次に述べる2通りの意味が含まれている。すなわち、広い意味では、負荷電流を一定に保持する期間と負荷電流を変化させる期間とを含んだ一連の制御が実行される期間を示し、狭い意味では、負荷電流を変化させる期間のみを示す。前者の広い意味に解釈する場合、「負荷電流を静的に制御するとき」とは、「負荷電流を動的に制御するとき」以外で負荷電流を一定に保持する制御が実行される期間を意味する。一方、後者の狭い意味に解釈する場合、「負荷電流を静的に制御するとき」とは、負荷電流を一定に保持する期間のみを意味する。
本発明によれば、負荷電流を動的に制御するとき、負荷部に印加される電圧がその動作可能な範囲に収まるよう負荷電流経路に電圧が発生するため、負荷電流の高速な変化によって負荷線の寄生的なインダクタに電圧降下が生じる場合でも、負荷を安定に制御することができる。
図1は、本発明の実施形態に係る負荷システムの構成の一例を示す図である。
図1に示す負荷システムは、負荷部10と、電圧発生回路20と、制御部30を有する。
負荷部10は、本発明における負荷部の一実施形態である。
電圧発生回路20は、本発明における電圧発生回路の一実施形態である。
負荷部10は、例えばトランジスタ等の可変インピーダンス素子を有しており、制御部30の制御に応じてインピーダンスを変化させる。負荷部10は、例えば図1に示すように正入力端子IN+と負入力端子IN−を有しており、入力端子間のインピーダンスを制御部30の設定に従って調節する。
負荷部10は、負荷の制御モードとして、例えば、所望の電流を流す定電流モードや、所望の抵抗値を保つ定抵抗モード、所望の電圧源を模擬する定電圧モード、所望の電力を消費する定電力モードなどを備える。負荷部10には、例えば、入力端子(IN+,IN−)に流れる電流や入力端子間の電圧、消費電力などの制御対象量を測定する測定回路と、その測定結果に応じて可変インピーダンス素子(トランジスタ等)のインピーダンスを制御する制御回路が設けられている。制御回路は、制御部30による負荷設定値(電流値,抵抗値,電圧値,電力値等)と測定回路の測定結果との差が小さくなるように負荷トランジスタ等のインピーダンスをフィードバック制御する。
なお、負荷部10には、上述した制御が可能な入力電圧(正入力端子IN+と負入力端子IN−に印加される電圧)の範囲が定められている。この入力電圧範囲は、主として、負荷を構成する可変インピーダンス素子(トランジスタ等)の電気的特性に由来する。
この負荷部10は、正の負荷線L1,L2及び負の負荷線L3を介して試験対象の電源装置50に接続されている。正の負荷線(L1,L2)の途中には電圧発生回路20が挿入されている。負荷線L1は電源装置50の正出力端子OUT+と電圧発生回路20の負出力端子を接続し、負荷線L2は負荷部10の正入力端子IN+と電圧発生回路20の正出力端子を接続する。電源装置50は、例えば直流の定電圧電源装置であり、一定の直流電圧を発生する。
電圧発生回路20は、負荷部10が負荷電流を動的に制御するとき、負荷部10の入力電圧(正入力端子IN+と負入力端子IN−に印加される電圧)が上述した入力電圧範囲(負荷部10の動作可能範囲)に収まるように、負荷電流の経路である正の負荷線L1,L2において電圧を発生する。また電圧発生回路20は、負荷部10が負荷電流を静的に制御するとき、電圧の発生を停止する。
電圧発生回路20は、例えば図1に示すように、電源回路201とスイッチ回路202を有する。
電源回路201は、直流の電圧を発生する回路であり、正の負荷線(L1,L2)の途中にスイッチ回路202を介して挿入される。電源回路201の負出力端子は正の負荷線L1に接続され、電源回路201の正出力端子はスイッチ回路202を介して正の負荷線L2に接続される。電源回路201には、例えばスイッチング型やリニア・レギュレータ型の電源回路が用いられる。
スイッチ回路202は、制御部30から入力される制御信号S1に応じて、負荷部10が負荷電流を動的に制御するときは電源回路201の正出力端子を負荷線L2に接続し、負荷部10が負荷電流を静的に制御するときは電源回路201の正出力端子を負荷線L2から切り離して負荷線L1とL2を短絡する。スイッチ回路202は、例えば機械式のリレーや半導体スイッチ素子などが用いられる。
制御部30は、負荷部10における負荷の制御モードや負荷の値を設定する。また、負荷電流の制御の方法(動的制御/静的制御)に応じて電圧発生回路20の電圧の発生を制御するための制御信号S1を出力する。
例えば、制御部30は、不図示の入力装置(操作キー,ダイヤルなど)により入力されるユーザの指示や、不図示の通信インターフェース装置を介して入力される上位装置(ホスト・コンピュータなど)からの指示に従って、負荷部10の動作を制御する。制御部30の制御による動作モードとしては、一定の負荷(例えば一定の負荷電流)を保つように負荷部10の負荷状態を随時設定するモード(静的モード)と、プログラムに従って負荷の状態を順次変化させるモード(動的モード)がある。制御部30の制御信号S1は、例えばこの動作モードを電圧発生回路20に通知する。電圧発生回路20は、動作モードが動的モードのとき電圧を発生し、静的モードのとき電圧の発生を停止する。
ここで、上述した構成を有する図1に示す負荷システムの動作を説明する。
負荷部10は、制御部30により設定された制御モード(定電流モード,定抵抗モード,定電圧モードなど)と負荷の値に従って、入力端子間(IN+,IN−)のインピーダンスをフィードバック制御し、電源装置50の負荷を所望の状態に調節する。
負荷部10を動的モードで動作させる場合、制御部30は、電圧発生回路20によって正の負荷線(L1,L2)の途中に電圧を発生させる。すなわち、電源回路201が正の負荷線(L1,L2)の途中に挿入されるようにスイッチ回路202を制御する。動的モードにおいて負荷電流が急激に立ち上がると、負荷線(L1〜L3)の寄生インダクタには負荷部10の入力電圧が低くなる極性を持った電圧降下が生じる。しかしながら、そのような電圧降下が生じても負荷部10の入力電圧が動作可能範囲より低くならない程度の適切な電圧が電圧発生回路20において発生するため、寄生インダクタによる電圧降下が打ち消され、負荷部10の制御は不安定にならない。
一方、負荷部10を静的モードで動作させる場合、制御部30は、電圧発生回路20における電圧の発生を停止する。すなわち、電源回路201を正の負荷線L2から切り離して、負荷線L1とL2を短絡する。静的モードでは負荷線(L1〜L3)の寄生インダクタに電圧降下が発生しないため、負荷部10に入力される電圧は、電源装置50の出力電圧に対して負荷線(L1〜L3)の寄生抵抗による電圧降下分だけ低い電圧となる。
以上説明したように、図1に示す負荷システムによれば、負荷部10が電源装置50の負荷電流を動的に制御する場合、負荷電流の急激な変化によって負荷線(L1〜L3)の寄生的なインダクタに電圧降下が生じても、電圧発生回路20において発生する電圧がこの電圧降下を打ち消して負荷部10に印加される電圧は所定の動作可能範囲に収まるため、電源装置50の負荷を安定に制御することができる。
また、負荷部10が負荷電流を静的に制御するとき、電圧発生回路20における電圧の発生が停止されるため、電圧発生回路20が常時電圧を発生する場合に比べて負荷部10や電圧発生回路20で消費される電力を低減できる。
更に、負荷部10が負荷電流を静的に制御するとき負荷電流経路における電源回路201の挿入部分(図1の例では負荷線L1とL2の間)がスイッチ回路202によって短絡されるため、負荷電流経路における抵抗損失を減らし、大電流の負荷試験における負荷部10の入力電圧の低下を抑えることができる。
次に、本実施形態の変形例について図面を参照して説明する。
(第1の変形例)
図2は、本実施形態の第1の変形例に係る電圧発生回路を示す図である。
図2に示す電圧発生回路20Aは、電源回路203とスイッチ回路204を有する。
電源回路203は、一定の直流電圧を発生する回路であり、負荷電流の経路(負荷線L1〜L3)に挿入される。すなわち、電源回路203の正出力端子は正の負荷線L2に接続され、負出力端子は正の負荷線L1に接続される。電源回路203は、制御部30の制御信号S1に応じて、負荷部10が負荷電流を動的に制御するときオンし、負荷部10が負荷電流を静的に制御するときオフする。
スイッチ回路204は、負荷電流経路における電源回路203の挿入部分、すなわち負荷線L1とL2の間に電源回路203と並列に接続されており、制御部30の制御信号S1に応じて、負荷部10が負荷電流を動的に制御するときオフし、負荷部10が負荷電流を静的に制御するときオンする。
図2に示す電圧発生回路20Aでは、負荷部10の負荷電流を静的に制御するときに電源回路203がオフするため、電源回路203によるノイズの発生を確実に防止することができる。これにより、例えば電源装置50に負荷を与えながら各種の測定(電圧,電流,電力等)を行う場合において、電源回路203によるノイズの影響を無くして測定精度の向上を図ることができる。また、電源回路203がオフすることにより、電源回路203や負荷部10における消費電力を低減することができる。
更に、負荷部10の負荷電流を静的に制御するときに電源回路203の挿入部(図2の例では負荷線L1とL2の間)がスイッチ回路204によって短絡されるため、負荷電流経路における抵抗損失を減らし、大電流の負荷試験における負荷部10の入力電圧の低下を抑えることができる。
(第2の変形例)
図3は、本実施形態の第2の変形例に係る電圧発生回路を示す図である。
図3に示す電圧発生回路20Bは、負荷線L1とL2の間に接続された電源回路205を有する。電源回路205は、制御部30の制御信号S1に応じて出力電圧の制御が可能であり、負荷部10による負荷電流の制御が静的であるか動的であるかに応じて出力電圧を変化させる。すなわち、電源回路205は、制御部30の制御信号S1に応じて、負荷電流の制御が静的である場合の出力電圧を動的である場合より低くする。
これにより、電圧発生回路20において常に電圧を発生する場合に比べて、負荷部10や電圧発生回路20で消費される電力を低減できる。また、図3に示す電圧発生回路20Bによれば、負荷線L1,L2を短絡するスイッチ回路が不要であるため、回路構成を簡易化できる。
(第3の変形例)
図4は、本実施形態の第3の変形例に係る電圧発生回路を示す図である。
図4に示す電圧発生回路20Cは、キャパシタ206,209と、充電回路207と、スイッチ回路208と、抵抗210と有する。
キャパシタ206は、正の負荷線(L1,L2)の途中にスイッチ回路208を介して挿入される。
充電回路207は、キャパシタ206を充電する。例えば、充電回路207は、キャパシタ206の電圧を検出する回路と、この検出結果に応じて充電動作を制御する制御回路を含む。制御回路は、キャパシタ206の電圧が一定範囲に含まれるように充電を行う。この場合、具体的には、キャパシタ206の電圧が所定の最小値より低くなると充電を開始し、所定の最大値に達すると充電を停止する。最小値と最大値で規定されるキャパシタ206の電圧範囲は、負荷線(L1〜L3)の寄生インダクタの電圧降下によって負荷部10の入力電圧が所定の最低動作電圧より低くならないように設定される。
スイッチ回路208は、制御部30の制御信号S1に応じてキャパシタ206の接続を切り替える回路であり、負荷部10が負荷電流を動的に制御するとき、充電回路207により充電されたキャパシタ206を負荷電流経路に挿入し、負荷部10が負荷電流を静的に制御するとき、キャパシタを負荷電流経路の挿入部から切り離して当該挿入部を短絡する。具体的には、負荷部10が負荷電流を動的に制御するとき、キャパシタ206を負荷線L1とL2の間に接続し、負荷部10が負荷電流を静的に制御するとき、負荷線L2をキャパシタ206から切り離して負荷線L1に短絡する。
キャパシタ209と抵抗210は、負荷線L1とL2の間に直列に接続される。キャパシタ209と抵抗210の直列回路は、スイッチ回路208の切り替えの際、負荷線L1とL2が瞬時的にフローティング状態となって負荷電流が不連続になることを防止するための回路であり、スイッチ回路208において負荷線L1とL2が切り離されたとき一時的に負荷電流の流通経路を確保する。
図4に示す電圧発生回路20Cでは、キャパシタ206の充電電荷を利用して電圧を発生しているため、キャパシタ206の静電容量を十分大きくすれば、動的モードにおいて充電を行うことなく負荷試験を行うことができる。これにより、充電回路207からのノイズの発生を確実に防止できるため、負荷試験の際に実施される各種の測定の精度を向上できる。
また、キャパシタ206の充電電荷を利用して必要な電圧を発生するため、充電回路207の定格出力電力を電源装置50より小さくすることが可能であり、充電回路207を小型化できる。
更に、負荷部10の負荷電流を静的に制御するときにキャパシタ206を負荷電流経路から切り離すため、静的制御時において充電回路207を動作させなくてよくなり、充電回路207の定格出力電力を抑えることができるとともに、負荷部10の消費電力を減らすことができる。
しかも、キャパシタ206の挿入部(図4の例では負荷線L1とL2の間)がスイッチ回路208によって短絡されるため、負荷電流経路における抵抗損失を減らすことができる。
(第4の変形例)
図5は、負荷電流経路に電圧を発生する条件に関する本実施形態の第4の変形例を説明するための図であり、負荷電流の波形と電圧発生回路の動作状態の一例を示す。
これまで説明した電圧発生回路(20,20A〜20C)では、動的モードにおいて電圧を発生し、静的モードにおいて電圧の発生を停止する(若しくは動的モード時より電圧を低下させる)。しかしながら、動的モードにおいても、負荷電流を一定に保つ期間を含む場合があり、その期間においては、負荷線の寄生インダクタに電圧降下が発生しないにも関わらず電圧発生回路が動作することになり、無駄に電力が消費される。
そこで、第4の変形例に係る電圧発生回路は、例えば先に説明したものと同様な構成を有する電圧発生回路(20,20A〜20C)において、負荷電流を一定に保つ期間は動的モードであっても電圧の発生を停止する(若しくは電圧を低下させる)。これにより、電圧発生回路から負荷部10に電圧を供給する期間が短くなるため、電圧発生回路や負荷部10における消費電力を低減できる。特に、キャパシタ206の充電電荷を利用して電圧を発生する図4の電圧発生回路20Cにおいては、負荷電流の供給期間が短くなってキャパシタ206の電荷の消費が減少すると、キャパシタ206の静電容量や充電回路207の駆動能力を小さくできるため、装置サイズの小型化を図ることができる。
また、負荷電流が変化する期間のうち、負荷電流の立下り(すなわち負荷電流を減少させる期間)において負荷線の寄生インダクタに発生する電圧は、負荷部10の入力電圧を高くする極性を持っているため、この期間において負荷部10の入力電圧が最低動作電圧より低くなることはない。
そこで、第4の変形例に係る電圧発生回路においては、図5に示すように、負荷電流が一定の期間のみならず立下りの期間においても電圧発生を停止してよい(若しくは立ち上がり時より電圧を低下させてよい)。すなわち、電圧発生回路は、負荷部10が負荷電流を減少させるときに電圧の発生を停止してよい(または、前記負荷電流の増大時に比べて低い電圧を発生してよい)。これにより、電圧発生回路や負荷部10における消費電力を更に低減可能である。
なお、電圧発生回路において目的の電圧を出力するまでにはある程度の動作時間を要するので、負荷電流を急激に立ち上げる際、その立ち上がりより先に予め電圧発生回路において電圧を発生させておいた方が良い場合がある。そこで、第4の変形例に係る電圧発生回路は、負荷電流を一定に保つ期間であっても、負荷電流を立ち上げる直前においては予め電圧を発生させる(あるいは予め低電圧を高電圧に上昇させる)ようにしてもよい。
(第5の変形例)
図6は、本実施形態の第5の変形例に係る負荷システムを示す図である。
図6に示す負荷システムは、負荷部10と、電圧発生回路20Dと、制御部30と、電圧検出回路40と有する。図6と図1の同一符号は同一の構成要素を示す。
電圧検出回路40は、負荷部10に印加される電圧を検出する。
電圧発生回路20Dは、例えば先に説明したものと同様な構成を有する電圧発生回路(20,20A〜20C)において、電圧検出回路40の検出電圧が所定のしきい値より高い場合、動的モードであっても電圧の発生を停止する(または検出電圧が当該しきい値を超える場合に比べて低い電圧を発生する)。
出力電圧がある程度高い電源装置50の負荷試験においては、負荷部10の最低動作電圧までのマージンが大きいことや、負荷電流の最大値が比較的小さいことなどから、負荷線の寄生インダクタの影響により負荷部10の入力電圧が最低動作電圧以下に落ち込むことはほとんどない。したがって、電圧検出回路40の検出電圧に応じて電圧発生回路20Dの電圧発生を停止する(または低い電圧を発生する)ようにすれば、電圧発生回路20Dや負荷部10における消費電力を効果的に低減できる。
(第6の変形例)
第6の変形例は、負荷電流経路に電圧を発生する条件を限定するものであり、上述した第5の変形例に関連する。
すなわち、第6の変形例に係る電圧発生回路は、例えば先に説明したものと同様な構成を有する電圧発生回路(20,20A〜20D)において、負荷部10に設定される負荷電流の変化率(A/sec)が所定のしきい値より小さい場合、動的モードであっても電圧の発生を停止する(または、変化率が当該しきい値を超える場合に比べて低い電圧を発生する)。
先に説明したように、負荷線の寄生インダクタに発生する電圧降下は負荷電流の変化率(A/sec)に比例する。そのため、動的モードにおいて負荷電流を立ち上げる場合であっても、その変化率が十分小さければ、負荷線の寄生インダクタの影響により負荷部10の入力電圧が最低動作電圧以下に落ち込むことはほとんどない。したがって、負荷部10に設定される負荷電流の変化率に応じて電圧発生回路の電圧発生を停止する(または低い電圧を発生する)ようにすれば、電圧発生回路や負荷部10における消費電力を効果的に低減できる。
(第7の変形例)
図7は、本実施形態の第7の変形例に係る負荷システムを示す図である。
図7に示す負荷システムは、負荷部10と、電圧発生回路20Eと、制御部30と、電圧検出回路40と有する。電圧発生回路20Eは、キャパシタ209,213と、スイッチ回路214,215と、抵抗210と有する。なお、図7と図4,図6の同一符号は同一の構成要素を示す。
キャパシタ213は、スイッチ回路214,215を介して負荷線L1,L2の間に接続される。
スイッチ回路214,215は、制御部30の制御信号S1と電圧検出回路40の検出結果に応じて、キャパシタ213と負荷線L1,L2との接続を切り替える。すなわち、スイッチ回路214は、負荷部10が負荷電流を静的に制御するとき、負荷電流経路にキャパシタ213を挿入し、電圧検出回路40において検出される電圧が所定のしきい値より低くなると負荷電流経路の挿入部からキャパシタ213を切り離して当該挿入部を短絡する。また、負荷部10が負荷電流を動的に制御するとき、静的制御の場合と逆の接続方向でキャパシタ213を負荷電流経路に挿入する。
図7の例において、スイッチ回路214は、キャパシタ213の2つの端子(N1,N2)の一方と負荷線L2とを選択的に接続する。スイッチ回路215は、この2つの端子(N1,N2)の一方と負荷線L1とを選択的に接続する。
キャパシタ209と抵抗210は、先に説明したように、負荷線L1とL2が瞬時的にフローティング状態となって負荷電流が不連続になることを防止する。
図7に示す負荷システムの動作を説明する。
負荷部10が負荷電流を静的に制御するとき、スイッチ回路214はキャパシタ213の端子N2を選択し、スイッチ回路215はキャパシタ213の端子N1を選択する。これにより、キャパシタ213には端子N1が高電位となるように電荷が充電される。キャパシタ213の充電が進むと、負荷部10の入力電圧は徐々に低下し、所定のしきい値に達する。このしきい値は負荷部10の最少動作電圧より若干高い電圧に設定されている。電圧検出回路40の検出電圧がこのしきい値より低くなると、スイッチ回路214はキャパシタ213の端子N1を選択するように切り替わる。これにより、負荷線L1とL2は、スイッチ回路214及び215を介して短絡され、キャパシタ213の端子N2はフローティング状態となる。キャパシタ213に蓄積された電荷はそのまま保持される。
次いで、負荷部10が負荷電流を動的に制御するとき、スイッチ回路215はキャパシタ213の端子N2を選択するように切り替わる。すると、キャパシタ213は、静的制御のときとは逆の方向で負荷線L1,L2に接続され、負荷線L2が負荷線L1より高電位になる。負荷電流の動的制御によって負荷線(L1〜L3)の寄生インダクタに発生する電圧降下は、キャパシタ213の電圧によって打ち消される。
このように、図7に示す負荷システムによれば、図4に示すような充電回路を設けることなくキャパシタ213を充電できるため、回路構成を非常に簡易化することができる。
なお、先に説明した変形例4は、図7に示す負荷システムにも適用可能である。
すなわち、キャパシタ213を負荷線L1とL2の間に接続するのは、動的モードの全期間でもよいし、動的モードにおいて電流を変化させる期間に限定してもよいし、更に、電流を変化させる期間のうち立ち上がりの期間に限定してもよい。
また、先に説明した変形例5,6も、図7に示す負荷システムに適用可能である。
すなわち、キャパシタ213を負荷線L1とL2の間に接続すべき上述の動的制御の期間において、電圧検出回路40の検出電圧が所定のしきい値より高い場合や、負荷電流の変化率の設定値が所定のしきい値より小さい場合には、キャパシタ213を負荷線L1とL2の間に接続せず、負荷線L1とL2を短絡したままにしてよい。
更に、動的モードにおいて負荷電流を減少させるとき(立下り時)は、負荷電流を増大させるとき(立ち上がり時)と逆の接続方向でキャパシタ213を負荷電流経路に挿入してよい。すなわち上述の動作例において、負荷電流の立下り時にスイッチ回路214がキャパシタ213の端子N2を選択し、スイッチ回路215がキャパシタ213の端子N1を選択して、負荷線L1が負荷線L2より高電位になるようにしてもよい。
負荷電流が立ち下がるとき、負荷線の寄生インダクタには負荷部10の入力電圧が高くなる極性を持った電圧が発生する。寄生インダクタに発生する電圧があまり高くなると、負荷部10の入力電圧が定格の上限値を超える可能性がある。そこで、負荷電流の立下り時に、負荷部10の入力電圧が低くなるよう負荷線にキャパシタ213を挿入すれば、負荷部10の入力電圧の上昇を抑えて、これを適正な電圧範囲に収めることができる。
以上、本発明の実施形態について説明したが、本発明は上記の実施形態に限定されるものではなく、更に種々の変形例を含んでいる。
図1に示す負荷システムにおいて電源回路201を負荷電流経路から切り離した場合、電源回路201がオフするように制御を行ってもよい。これにより、電源回路201におけるノイズの発生がなくなり、負荷試験時の各種の電気的測定における測定精度を向上できる。
本発明において電圧発生回路が負荷電流経路に発生する電圧は、動的制御の際に負荷部に設定される負荷電流の変化率や、電圧検出回路により検出される負荷部の入力電圧に応じて変化させてもよい。例えば、負荷電流の変化率の設定値が小さくなるほど、あるいは、負荷部の入力電圧の検出値が高くなるほど、電圧発生回路において発生する電圧を低くしてもよい。これにより、電圧発生回路や負荷部で消費される電力をより一層削減することができる。
また、本発明においては、負荷電流の制御の状態ではなく、負荷部の入力電圧の検出結果に基づいて、電圧発生回路の電圧発生のタイミングを直接的に決定してもよい。すなわち、電圧検出回路により検出される負荷部の入力電圧が一定のしきい値より低下した場合、電圧発生回路が負荷電流経路に電圧を発生するようにしてもよい。
上述の実施形態では、正の負荷線に電圧発生回路を設けているが、負の負荷線に電圧発生回路を設けてもよいし、両方の負荷線に電圧発生回路を設けてもよい。
電圧発生回路は、上述した実施形態のように負荷線の途中に設けてもよいし、負荷部の端子部分や、電源装置の端子部分に設けてもよい。
本発明の実施形態に係る負荷システムの構成の一例を示す図である。 本実施形態の第1の変形例に係る電圧発生回路を示す図である。 本実施形態の第2の変形例に係る電圧発生回路を示す図である。 本実施形態の第3の変形例に係る電圧発生回路を示す図である。 本実施形態の第4の変形例を説明するための図であり、負荷電流の波形と電圧発生回路の動作状態の一例を示す。 本実施形態の第5の変形例に係る負荷システムを示す図である。 本実施形態の第7の変形例に係る負荷システムを示す図である。
符号の説明
10…負荷部、20,20A〜20E…電圧発生回路、201,203,205…電源回路、202,204,208,214,215…スイッチ回路、206,209,213…キャパシタ、210…抵抗、30…制御部、40…電圧検出回路、50…電源装置、L1〜L3…負荷線

Claims (4)

  1. 負荷電流を動的に制御可能な負荷部と、
    前記負荷部が前記負荷電流を動的に制御するとき、前記負荷部に印加される電圧が、前記負荷部の動作可能な範囲に収まるように、前記負荷電流の経路に電圧を発生する電圧発生回路と
    を有する負荷システム。
  2. 前記電圧発生回路は、前記負荷部が前記負荷電流を静的に制御するとき、前記電圧の発生を停止する、
    請求項1に記載の負荷システム。
  3. 前記電圧発生回路は、
    前記負荷電流経路に挿入され、前記負荷部が前記負荷電流を動的に制御するときオンし、前記負荷部が前記負荷電流を静的に制御するときオフする電源回路と、
    前記負荷部が前記負荷電流を静的に制御するとき、前記負荷電流経路における前記電源回路の挿入部を短絡するスイッチ回路と
    を含む、
    請求項2に記載の負荷システム。
  4. 前記電圧発生回路は、前記負荷部が前記負荷電流を静的に制御するときには、前記動的制御のときに比べて低い電圧を発生する、
    請求項1に記載の負荷システム。
JP2007239352A 2007-09-14 2007-09-14 負荷システム Active JP4912263B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007239352A JP4912263B2 (ja) 2007-09-14 2007-09-14 負荷システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007239352A JP4912263B2 (ja) 2007-09-14 2007-09-14 負荷システム

Publications (2)

Publication Number Publication Date
JP2009069057A JP2009069057A (ja) 2009-04-02
JP4912263B2 true JP4912263B2 (ja) 2012-04-11

Family

ID=40605460

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007239352A Active JP4912263B2 (ja) 2007-09-14 2007-09-14 負荷システム

Country Status (1)

Country Link
JP (1) JP4912263B2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003124795A (ja) * 2001-10-12 2003-04-25 Hitachi Ltd 半導体集積回路およびその給電方法
JP3477619B1 (ja) * 2003-06-20 2003-12-10 株式会社計測技術研究所 電子負荷装置

Also Published As

Publication number Publication date
JP2009069057A (ja) 2009-04-02

Similar Documents

Publication Publication Date Title
US8242760B2 (en) Constant-voltage circuit device
US8531851B2 (en) Start-up circuit and method thereof
TWI437404B (zh) Voltage regulator
TWI529511B (zh) Voltage regulator
CN101896874A (zh) 恒压电路
CN101677216A (zh) 基于初始化时段期间的测量选择参数/模式的方法和装置
US8046622B2 (en) Dynamically scaling apparatus for a system on chip power voltage
KR20080011088A (ko) 정전압 전원 회로
US20090189588A1 (en) Power supply circuit having resistance element changing its resistance value to limit current flowing to capacitive load
CN113328734A (zh) 快速阻断开关
US6252384B1 (en) Power-supply voltage fluctuation inhibiting circuit
US8830706B2 (en) Soft-start circuit
KR100797874B1 (ko) 정전압 전원 회로 및 정전압 전원 회로의 제어 방법
JP2020149352A (ja) 電圧ジェネレータ
JPWO2004104606A1 (ja) 電源装置、試験装置及び電源電圧安定化装置
CN114189158A (zh) 信号采样方法、采样电路、集成电路和开关电源
JP2010279177A (ja) バッテリ充電回路
TWI540405B (zh) Voltage regulator
CN209948734U (zh) 自动负载检测电路
JP4912263B2 (ja) 負荷システム
CN101106325A (zh) 开关式稳压器
US20110254515A1 (en) Charge control device
JP2008158744A (ja) レギュレータ回路
JP2014211360A (ja) 半導体試験装置
JP7427949B2 (ja) ゲート駆動回路

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111222

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120117

R150 Certificate of patent or registration of utility model

Ref document number: 4912263

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150127

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250