JP3477619B1 - 電子負荷装置 - Google Patents
電子負荷装置Info
- Publication number
- JP3477619B1 JP3477619B1 JP2003176034A JP2003176034A JP3477619B1 JP 3477619 B1 JP3477619 B1 JP 3477619B1 JP 2003176034 A JP2003176034 A JP 2003176034A JP 2003176034 A JP2003176034 A JP 2003176034A JP 3477619 B1 JP3477619 B1 JP 3477619B1
- Authority
- JP
- Japan
- Prior art keywords
- load
- electronic load
- voltage
- load current
- slew rate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Control Of Voltage And Current In General (AREA)
- Amplifiers (AREA)
Abstract
【要約】
【課題】 複数の電子負荷モジュールを並列接続した構
成による電子負荷装置の動的負荷試験における負荷電流
スルーレートを改善する。 【解決手段】電子負荷装置を構成する個々の電子負荷モ
ジュールに負荷電流スルーレート補正電圧発生手段によ
る電圧を個々の残留インダクタンスに逆比例した補正係
数加算手段により変換した電圧信号を、負荷電流制御用
基準電圧発生手段の生成する電圧と加算する手段を設け
ることにより低電圧動作時の負荷トランジスタ電圧飽和
を回避することにより電子負荷装置の負荷電流スルーレ
ートが改善できる。
成による電子負荷装置の動的負荷試験における負荷電流
スルーレートを改善する。 【解決手段】電子負荷装置を構成する個々の電子負荷モ
ジュールに負荷電流スルーレート補正電圧発生手段によ
る電圧を個々の残留インダクタンスに逆比例した補正係
数加算手段により変換した電圧信号を、負荷電流制御用
基準電圧発生手段の生成する電圧と加算する手段を設け
ることにより低電圧動作時の負荷トランジスタ電圧飽和
を回避することにより電子負荷装置の負荷電流スルーレ
ートが改善できる。
Description
【発明の詳細な説明】
【０００１】
【発明が属する技術分野】本発明は、直流電源装置ある
いは一次電池、二次電池、燃料電池などの負荷試験に使
用される電子負荷装置において、特に負荷電流の高速な
変化に対する被試験電源等の特性を試験するための電子
負荷装置に関する。 【０００２】 【従来の技術】図１により、従来技術による電子負荷装
置と被試験電源の回路構成例と動作原理を説明する。負
荷試験を行う被試験電源２は、被試験電源２の電圧出力
端子から接続ケーブル３を介して電子負荷装置１に接続
され、所定の負荷試験電流ＩＬに対応した電圧Ｅｉｎを
電子負荷装置１の負荷電流設定用基準電圧源Ｖ１に設定
することにより、演算増幅器Ａ１によって負荷電流検出
用シャント抵抗Ｒ１の電圧と当該基準電圧が比較され、
演算増幅器Ａ１の出力電圧によって負荷トランジスタＱ
１のゲートが駆動され式１による負荷電流ＩＬが流れ
る。 【数１】 【０００３】ここで被試験電源２の動的な負荷変動試験
を行う場合には、負荷電流設定用基準電圧を直流電圧で
は無く、二値の負荷電流値に相当する制御電圧出力を交
互に繰り返す梯形波や正弦波状の電圧、若しくは任意の
電圧波形とすることで被試験電源に対する所望の負荷電
流波形を得ることができる。この負荷電流の高速な変化
に対する被試験電源の特性を試験する場合には電子負荷
装置側での高いスルーレートの負荷電流変化が要求され
ることから、当該電子負荷装置の演算増幅器Ａ１と負荷
トランジスタＱ１により構成される負荷電流制御ループ
の周波数特性を可能な限り広帯域にすることによって当
該電子負荷装置の制御応答特性を高速にする必要があ
る。 【０００４】図２は高速負荷電流動作時の問題を説明す
るための回路構成例であり、負荷電流を制御する演算増
幅器Ａ１を差動入力回路とし、設定用基準電圧を梯形波
発生器Ｖ３の出力電圧と負荷電流検出用シャント抵抗Ｒ
１の検出電圧とを分圧抵抗Ｒ３〜Ｒ６により所定の電圧
比で入力する構成とした場合の動作原理図である。 【０００５】高速の負荷電流を流すときの問題点とし
て、被試験電源２から電子負荷装置１の負荷電流制御用
トランジスタＱ１を一巡する電流ループ中に存在する接
続ケーブルや配線に起因するインダクタンスの成分が大
きな障害となる。図２では電子負荷装置内部の往復線路
等価インダクタンスをＬ１・Ｌ２とし、Ｌ１・Ｌ２間の
相互インダクタンスをＭ１とし、被試験電源２と電子負
荷装置１を結ぶ接続ケーブル３の等価インダクタンスを
Ｌ３・Ｌ４とし、Ｌ３・Ｌ４間の相互インダクタンスを
Ｍ３とし、被試験電源２の内部等価インダクタンスをＬ
５として表現している。 【０００６】この被試験電源２から電子負荷装置１の負
荷電流制御用トランジスタＱ１を一巡する電流ループ全
体の等価インダクタンスＬ（以下、残留インダクタンス
と記す）は式２のようになる。 【数２】 なお、図２において当該電流ループにおける各部の往復
線路は発生する磁束が互いに打ち消すように平行線また
はツイスト線として相互インダクタンスの極性をマイナ
スとするような構造としている。 【０００７】負荷電流設定用基準電圧Ｖ３より図３のＡ
に示すような梯形波電圧を与えると、負荷電流制御用ト
ランジスタＱ１には図３のＢに示す負荷電流が流れ、当
該負荷電流が図３のＢに示しているＩ１からＩ２まで時
間差ｔ１にて直線的に増加した場合、被試験電源２から
接続ケーブル３を介して構成される負荷電流ループ全体
の残留インダクタンスＬによる誘起起電力によって図３
のＣのごとく負荷電流制御用トランジスタＱ１のドレイ
ン・ソース間電圧は、負荷電流変化率を電流スルーレー
トとして式３に示すＳとすると式４に示すようにｖ１
［Ｖ］の電圧相当量が減少することになる。 【数３】 【数４】 【０００８】ここで、負荷電流制御用Ｑ１のドレイン・
ソース間電圧Ｖｄｓが低下して零ボルト近くになると電
子負荷回路が定電流負荷として能動的に動作することが
できなくなり、負荷電流ループ内の抵抗成分を無視した
場合、被試験電源２の電圧Ｖ２と電流スルーレートの限
界はｖ１＜Ｖ２であることから、おおよその動作限界は
式５で示される関係となる。 【数５】 仮に被試験電源２の電圧が１［Ｖ］で、負荷電流ループ
内の残留インダクタンスＬが１００［ｎＨ］の場合に
は、式５より電流スルーレートＳの限界は１０［Ａ／μ
Ｓ］となることから、負荷電流ループ内の残留インダク
タンスを如何に低減できるかが最大負荷電流スルーレー
トの増大に重要な要因となる。 【０００９】さらに高い負荷電流スルーレートを得る方
法として、図４に示すように図２に示す電子負荷回路を
複数ブロック並列接続する方法が行われている。このよ
うに電子負荷回路をＮ個ブロック並列接続すると１ブロ
ックごとの残留インダクタンスが同等であっても、全体
としての負荷電流スルーレートはＮ倍に高速化すること
ができる。ただし、被試験電源２から電子負荷装置まで
の並列化されていない外部接続ケーブルについてはその
残留インダクタンスによる電圧降下を改善することはで
きないが、これに対する解決方法としては図５に示すよ
うに各電子負荷回路ブロックの負荷接続線を被試験電源
２の電圧出力端子に直接接続できるような負荷接続端子
の構造にすることで、負荷電流スルーレートを高めるこ
とは従来公知の技術である。また、各電子負荷回路ブロ
ックの負荷電流制御トランジスタの平均負荷電流値を検
出する抵抗回路網手段により、個々の負荷電流制御トラ
ンジススタでの誤差を補償する手段などが従来公知の技
術である。 【００１０】 【特許文献１】特開平０３−９９３０８号広報 （課題
を解決するための手段、第２図） 【特許文献２】特開平１０−１８７２５５号広報 （第
２８−３０項、第１図） 【００１１】 【発明が解決しようとする課題】従来公知の技術によっ
て電子負荷回路ブロックを任意のＮ個分並列化を行うと
き、次のような問題が発生する。並列化した各ブロック
の負荷電流制御用トランジスタに負荷電流を等分に負担
させようとした場合、各負荷電流制御用トランジスタか
ら被試験電源２に接続される負荷端子までの残留インダ
クタンスが等しい時にのみＮ倍の負荷電流スルーレート
が実現されることになる。しかし電子負荷装置を構成す
るＮ個の電子負荷回路ブロックの中に被試験電源装置２
と接続される負荷線の残留インダクタンスの偏りがあれ
ば電子負荷装置としての負荷電流スルーレートは式５に
しめすようにＮ個の電子負荷回路ブロックの内で当該負
荷線の残留インダクタンスが最大の電子負荷ブロックが
電圧飽和を起こすために、ほかの電子負荷回路ブロック
の負荷線の残留インダクタンスが低くいにも係わらず制
限されてしまうことになる。 【００１２】 【課題を解決するための手段】複数の電子負荷回路ブロ
ックを並列接続して高い負荷電流スルーレート特性を有
する電子負荷装置を構成する目的において、個々の電子
負荷回路ブロックの負荷電流設定用基準電圧波形の立ち
上がりスルーレートを当該電子負荷回路ブロックの負荷
電流制御トランジスタから被試験電源に接続される負荷
端子までの残留インダクタンスの違いに応じて任意に負
荷電流スルーレートを制御可能とする負荷電流スルーレ
ート補正用電圧発生手段を設けることにより個々の電子
負荷回路ブロックの負荷電流ループにおける残留インダ
クタンスによる誘起電圧降下をほぼ等しく制御できる構
成とし、複数の電子負荷回路ブロックにより構成される
電子負荷装置全体として最大の負荷電流スルーレートを
得ることができる。 【００１３】 【発明の実施の形態】以下に本発明による実施の形態を
図６と図７を参照しながら説明する。 【００１４】 【実施例】説明を簡単にするために定電流電子負荷モジ
ュール４１〜４３を３個のみに限定して並列に接続する
場合の回路構成例を図６に、また負荷電流設定用基準電
圧発生器１０及び本発明の負荷電流スルーレート補正用
電圧発生器１１の電圧波形例を図７に示す。図６におけ
る係数器２１〜２３は、その入力信号である負荷電流ス
ルーレート補正用電圧発生器１１の電圧出力に対して任
意の係数倍の電圧出力を得るための手段であり、加算器
３１〜３３は負荷電流設定用基準電圧発生器１０の電圧
出力と係数器２１〜２３により任意の係数倍された負荷
電流スルーレート補正用電圧発生器１１の電圧出力とを
加算する手段であり、いずれも従来公知のものでよい。 【００１５】負荷電流を高速に変化させる例として図７
のＡに示すような梯形波波形電圧を負荷電流設定用基準
電圧発生器１０により発生させ、図６の回路構成におい
て当該梯形波波形電圧と相似の負荷電流を得る場合につ
いて説明する。図７のＢに示すように梯形波波形電圧の
立ち上がり時間に同期してほぼ直線状に上昇し、立ち上
がり終了とともに任意時間かつ任意勾配若しくは任意曲
線にて初期電圧に復帰する電圧波形発生器を設け、これ
をスルーレート補正用電圧発生器１１と呼び本発明の効
果を説明する。 【００１６】図６に示す負荷電流設定用基準電圧発生器
１０の出力電圧をＶＡ、スルーレート補正用電圧発生器
１１の出力電圧をＶＢとし、電子負荷モジュール４１〜
４３の入力電圧に対する出力電流の比を相互インダクタ
ンスＧｍ［Ａ／Ｖ］と定義し、係数器２１〜２３の係数
をＫ１〜Ｋ３とすると、電子負荷モジュール４１・４２
・４３の入力電圧Ｖ１・Ｖ２・Ｖ３に対する出力電流Ｉ
Ｌ１・ＩＬ２・ＩＬ３は 【数６】 【数７】 【数８】 と式６〜式８に示すようになり、ここで電子負荷モジュ
ール４１・４２・４３の残留インダクタンスＬ４１・Ｌ
４２・Ｌ４３のインダクタンスの大小の順とは逆に係数
器２１〜２３の係数の大きさＫ１〜Ｋ３を選定するとと
もに、各係数の総和が零近傍になるように決定する。こ
のとき、各電子負荷モジュールの総出力電流ＩＬＯは 【数９】 式９に示すように総出力電流ＩＬＯはスルーレート補正
用電圧発生器の出力電圧ＶＢの影響は受けないことにな
る。 【００１７】具体例として、各電子負荷モジュールの残
留インダクタンスの大小関係がＬ４１＜Ｌ４２＜Ｌ４３
の場合を想定し、残留インダクタンスが最小の電子負荷
モジュール４１に対しては係数器２１に設定する係数Ｋ
１を+０．５に（この係数による加算器３１の出力電圧
波形を図７のＣに示す）、残留インダクタンスが最大で
あるで電子負荷モジュール４３に対しては係数器２３に
設定する係数Ｋ３を−０．５に（この係数による加算器
３３の出力電圧波形を図７のＤに示す）、残留インダク
タンスが中間の値である電子負荷モジュール４２に対し
ては係数器２２に設定する係数Ｋ２を零とする。この例
において、電流立ち上がり時の負荷電流設定用基準電圧
の負荷電流スルーレートは電子負荷モジュール４２の当
該スルーレートを１００％とした場合、電子負荷モジュ
ール４１では当該スルーレートは１５０％に、電子負荷
モジュール４３の当該スルーレートは５０％となる。 【００１８】このように、各電子負荷モジュールの負荷
電流スルーレートを変えたことによって、各電子負荷モ
ジュールにおける負荷電流の上昇過程において、各電子
負荷モジュールの残留インダクタンスによる電圧降下が
等しくなるインダクタンスの許容範囲も、電子負荷モジ
ュール４２に対して電子負荷モジュール４１は６７％
（１／１．５倍）に、電子負荷モジュール４３は２００
％（１／０．５倍）となり、実装上の残留インダクタン
スにばらつきがある場合でも、それに対応した最適な駆
動が可能となる。この他にも各電子負荷モジュールの残
留インダクタンスの比率に応じて係数器に設定する係数
を、当該残留インダクタンスの大小に逆比例し、かつ各
係数の総和が零近傍の値になるように適宜設定すること
で各電子負荷モジュールの残留インダクタンスに応じた
最適な負荷電流スルーレートで駆動することが可能とな
り、従来技術では電子負荷装置を構成する各電子負荷モ
ジュールに均等な負荷電流を配分していたのに比して、
被試験電源との負荷接続端子からの距離が最短距離にあ
って残留インダクタンスが最小の電子負荷モジュールに
対しては過度的に他の電子負荷モジュールに比して大き
な負荷電流スルーレートを負担させ、被試験電源との負
荷接続端子から最遠距離にあって残留インダクタンスが
最大の電子負荷モジュールに対しては軽微な負荷電流ス
ルーレートとすることにより、複数の電子負荷モジュー
ルにより構成される電子負荷装置の平均的な残留インダ
クタンスに見合った最高速の負荷電流スルーレートによ
る負荷試験が可能となる。 【００１９】さらに高速な負荷電流スルーレートを有し
た電子負荷装置を実現するには、図６に示した３個の電
子負荷モジュールによる構成例に限らず、例えば１０〜
１００個の電子負荷モジュールを並列接続すれば、並列
化したモジュール数倍の負荷電流スルーレート高速化を
実現できることになるとともに、電子負荷装置を構成す
る各電子負荷モジュールの残留インダクタンスに応じた
負荷電流スルーレート補正用の係数器に設定する係数を
図６での実施例のように、各電子負荷モジュールの残留
インダクタンスの大小に逆比例した係数を適宜選定し、
かつ選定した係数の総和が零近傍の値とすることにより
本発明による効果を発揮できることは言うまでも無い。 【００２０】次に、負荷電流スルーレート補正用電圧発
生器の電圧波形について述べる。先に示した図７のＢの
波形は、直線的に上昇下降する電圧波形について本発明
による効果を述べているが、電圧波形の上昇過程におい
ては指数関数に近似した直線的な電圧波形であっても、
負荷電流スルーレートが若干変わるものの、本発明によ
る並列接続された電子負荷モジュールに対する負荷電流
スルーレートの改善効果が著しく損なわれるものでは無
い。また、電圧下降時の波形については厳密な電圧波形
の直線性に対する制限は無く、電圧の上昇時間よりも電
圧スルーレートを低めにして電圧上昇時間よりも長い時
間としたほうが良く、また下降時の電圧波形については
直線的に復帰する以外に指数関数的な波形としても電子
負荷モジュールの総出力電流には何の影響も与えない。 【００２１】また、図７のＢでは電圧波形振幅が一定の
値として本発明の効果を述べているが、この他に負荷電
流スルーレートに比例して負荷電流スルーレート補正用
電圧振幅が変化し、負荷電流スルーレートが低い場合に
は負荷電流スルーレート補正電圧がほとんど作用しない
方法を一例にあげて説明する。図８に示す回路構成で、
図９のＡに示す負荷電流波形を決定する梯形波電圧発生
器１０等の信号電圧を入力端子ＴＰ−Ａに入力する。演
算増幅器Ａ８１とコンデンサＣ８１及び抵抗器Ｒ８１に
よって微分器を構成し、ダイオードＤ８２によって一方
の極性の電圧のみを出力する半波整流器として動作させ
ると、その出力電圧波形は図９のＢにしめすようにＴＰ
−Ａに入力した電圧波形の立ち上がり電圧スルーレート
に比例した電圧出力となる。さらに次段は演算増幅器Ａ
８２及び抵抗器Ｒ８２とコンデンサＣ８２によって積分
器として動作する。 【００２２】ここで梯形波電圧が上昇終了時に前段の微
分器出力が無くなると、当該積分器の出力を緩やかにリ
セットするための放電抵抗Ｒ８３を挿入してある。この
結果、出力端子ＴＰ−Ｃの負荷電流スルーレート補正用
電圧出力波形は図９のＣに示すように直線的に上昇する
波形ではなく、指数関数的な波形となるが本発明の効果
はほぼ同様に得ることができる。図９のＡ，Ｂ，Ｃに示
した波形で、実線は負荷電流スルーレートの高い場合
を、点線は負荷電流スルーレートが低い場合の動作例と
して示している。このように負荷電流設定用基準電圧波
形の電圧上昇スルーレートに比例して、当該スルーレー
トが高い場合にその作用があらわれ、当該スルーレート
が低い場合には効果が無いことになるが、本発明におい
ては残留インダクタンスのばらつきの影響を補償する目
的に対しては負荷電流スルーレートの高い時にのみ必要
な作用であり、何ら本発明の目的とする複数の電子負荷
モジュールが並列接続された電子負荷装置における負荷
電流スルーレートの向上を損なうものでは無い。 【００２３】 【発明の効果】以上説明したように複数個の電子負荷モ
ジュールを並列接続して動作させる高い負荷電流スルー
レートの電子負荷装置において、各電子負荷モジュール
から電子負荷装置の負荷端子までの配線長の違い起因す
る残留インダクタンスによって発生する過度的な電圧降
下の影響を最適化できる負荷トランジスタ駆動電圧波形
を得ることができ、従来技術においては当該電子負荷装
置を構成する複数個の電子負荷モジュールの残留インダ
クタンスの最大値により制限されていた負荷電流スルー
レートを、本発明では複数個の電子負荷モジュールの残
留インダクタンスの平均値での負荷電流スルーレートに
まで高めることが可能となるために、結果として複数個
の電子負荷モジュールを並列接続した電子負荷装置とし
ての負荷電流スルーレートの複数倍が実現できる。
いは一次電池、二次電池、燃料電池などの負荷試験に使
用される電子負荷装置において、特に負荷電流の高速な
変化に対する被試験電源等の特性を試験するための電子
負荷装置に関する。 【０００２】 【従来の技術】図１により、従来技術による電子負荷装
置と被試験電源の回路構成例と動作原理を説明する。負
荷試験を行う被試験電源２は、被試験電源２の電圧出力
端子から接続ケーブル３を介して電子負荷装置１に接続
され、所定の負荷試験電流ＩＬに対応した電圧Ｅｉｎを
電子負荷装置１の負荷電流設定用基準電圧源Ｖ１に設定
することにより、演算増幅器Ａ１によって負荷電流検出
用シャント抵抗Ｒ１の電圧と当該基準電圧が比較され、
演算増幅器Ａ１の出力電圧によって負荷トランジスタＱ
１のゲートが駆動され式１による負荷電流ＩＬが流れ
る。 【数１】 【０００３】ここで被試験電源２の動的な負荷変動試験
を行う場合には、負荷電流設定用基準電圧を直流電圧で
は無く、二値の負荷電流値に相当する制御電圧出力を交
互に繰り返す梯形波や正弦波状の電圧、若しくは任意の
電圧波形とすることで被試験電源に対する所望の負荷電
流波形を得ることができる。この負荷電流の高速な変化
に対する被試験電源の特性を試験する場合には電子負荷
装置側での高いスルーレートの負荷電流変化が要求され
ることから、当該電子負荷装置の演算増幅器Ａ１と負荷
トランジスタＱ１により構成される負荷電流制御ループ
の周波数特性を可能な限り広帯域にすることによって当
該電子負荷装置の制御応答特性を高速にする必要があ
る。 【０００４】図２は高速負荷電流動作時の問題を説明す
るための回路構成例であり、負荷電流を制御する演算増
幅器Ａ１を差動入力回路とし、設定用基準電圧を梯形波
発生器Ｖ３の出力電圧と負荷電流検出用シャント抵抗Ｒ
１の検出電圧とを分圧抵抗Ｒ３〜Ｒ６により所定の電圧
比で入力する構成とした場合の動作原理図である。 【０００５】高速の負荷電流を流すときの問題点とし
て、被試験電源２から電子負荷装置１の負荷電流制御用
トランジスタＱ１を一巡する電流ループ中に存在する接
続ケーブルや配線に起因するインダクタンスの成分が大
きな障害となる。図２では電子負荷装置内部の往復線路
等価インダクタンスをＬ１・Ｌ２とし、Ｌ１・Ｌ２間の
相互インダクタンスをＭ１とし、被試験電源２と電子負
荷装置１を結ぶ接続ケーブル３の等価インダクタンスを
Ｌ３・Ｌ４とし、Ｌ３・Ｌ４間の相互インダクタンスを
Ｍ３とし、被試験電源２の内部等価インダクタンスをＬ
５として表現している。 【０００６】この被試験電源２から電子負荷装置１の負
荷電流制御用トランジスタＱ１を一巡する電流ループ全
体の等価インダクタンスＬ（以下、残留インダクタンス
と記す）は式２のようになる。 【数２】 なお、図２において当該電流ループにおける各部の往復
線路は発生する磁束が互いに打ち消すように平行線また
はツイスト線として相互インダクタンスの極性をマイナ
スとするような構造としている。 【０００７】負荷電流設定用基準電圧Ｖ３より図３のＡ
に示すような梯形波電圧を与えると、負荷電流制御用ト
ランジスタＱ１には図３のＢに示す負荷電流が流れ、当
該負荷電流が図３のＢに示しているＩ１からＩ２まで時
間差ｔ１にて直線的に増加した場合、被試験電源２から
接続ケーブル３を介して構成される負荷電流ループ全体
の残留インダクタンスＬによる誘起起電力によって図３
のＣのごとく負荷電流制御用トランジスタＱ１のドレイ
ン・ソース間電圧は、負荷電流変化率を電流スルーレー
トとして式３に示すＳとすると式４に示すようにｖ１
［Ｖ］の電圧相当量が減少することになる。 【数３】 【数４】 【０００８】ここで、負荷電流制御用Ｑ１のドレイン・
ソース間電圧Ｖｄｓが低下して零ボルト近くになると電
子負荷回路が定電流負荷として能動的に動作することが
できなくなり、負荷電流ループ内の抵抗成分を無視した
場合、被試験電源２の電圧Ｖ２と電流スルーレートの限
界はｖ１＜Ｖ２であることから、おおよその動作限界は
式５で示される関係となる。 【数５】 仮に被試験電源２の電圧が１［Ｖ］で、負荷電流ループ
内の残留インダクタンスＬが１００［ｎＨ］の場合に
は、式５より電流スルーレートＳの限界は１０［Ａ／μ
Ｓ］となることから、負荷電流ループ内の残留インダク
タンスを如何に低減できるかが最大負荷電流スルーレー
トの増大に重要な要因となる。 【０００９】さらに高い負荷電流スルーレートを得る方
法として、図４に示すように図２に示す電子負荷回路を
複数ブロック並列接続する方法が行われている。このよ
うに電子負荷回路をＮ個ブロック並列接続すると１ブロ
ックごとの残留インダクタンスが同等であっても、全体
としての負荷電流スルーレートはＮ倍に高速化すること
ができる。ただし、被試験電源２から電子負荷装置まで
の並列化されていない外部接続ケーブルについてはその
残留インダクタンスによる電圧降下を改善することはで
きないが、これに対する解決方法としては図５に示すよ
うに各電子負荷回路ブロックの負荷接続線を被試験電源
２の電圧出力端子に直接接続できるような負荷接続端子
の構造にすることで、負荷電流スルーレートを高めるこ
とは従来公知の技術である。また、各電子負荷回路ブロ
ックの負荷電流制御トランジスタの平均負荷電流値を検
出する抵抗回路網手段により、個々の負荷電流制御トラ
ンジススタでの誤差を補償する手段などが従来公知の技
術である。 【００１０】 【特許文献１】特開平０３−９９３０８号広報 （課題
を解決するための手段、第２図） 【特許文献２】特開平１０−１８７２５５号広報 （第
２８−３０項、第１図） 【００１１】 【発明が解決しようとする課題】従来公知の技術によっ
て電子負荷回路ブロックを任意のＮ個分並列化を行うと
き、次のような問題が発生する。並列化した各ブロック
の負荷電流制御用トランジスタに負荷電流を等分に負担
させようとした場合、各負荷電流制御用トランジスタか
ら被試験電源２に接続される負荷端子までの残留インダ
クタンスが等しい時にのみＮ倍の負荷電流スルーレート
が実現されることになる。しかし電子負荷装置を構成す
るＮ個の電子負荷回路ブロックの中に被試験電源装置２
と接続される負荷線の残留インダクタンスの偏りがあれ
ば電子負荷装置としての負荷電流スルーレートは式５に
しめすようにＮ個の電子負荷回路ブロックの内で当該負
荷線の残留インダクタンスが最大の電子負荷ブロックが
電圧飽和を起こすために、ほかの電子負荷回路ブロック
の負荷線の残留インダクタンスが低くいにも係わらず制
限されてしまうことになる。 【００１２】 【課題を解決するための手段】複数の電子負荷回路ブロ
ックを並列接続して高い負荷電流スルーレート特性を有
する電子負荷装置を構成する目的において、個々の電子
負荷回路ブロックの負荷電流設定用基準電圧波形の立ち
上がりスルーレートを当該電子負荷回路ブロックの負荷
電流制御トランジスタから被試験電源に接続される負荷
端子までの残留インダクタンスの違いに応じて任意に負
荷電流スルーレートを制御可能とする負荷電流スルーレ
ート補正用電圧発生手段を設けることにより個々の電子
負荷回路ブロックの負荷電流ループにおける残留インダ
クタンスによる誘起電圧降下をほぼ等しく制御できる構
成とし、複数の電子負荷回路ブロックにより構成される
電子負荷装置全体として最大の負荷電流スルーレートを
得ることができる。 【００１３】 【発明の実施の形態】以下に本発明による実施の形態を
図６と図７を参照しながら説明する。 【００１４】 【実施例】説明を簡単にするために定電流電子負荷モジ
ュール４１〜４３を３個のみに限定して並列に接続する
場合の回路構成例を図６に、また負荷電流設定用基準電
圧発生器１０及び本発明の負荷電流スルーレート補正用
電圧発生器１１の電圧波形例を図７に示す。図６におけ
る係数器２１〜２３は、その入力信号である負荷電流ス
ルーレート補正用電圧発生器１１の電圧出力に対して任
意の係数倍の電圧出力を得るための手段であり、加算器
３１〜３３は負荷電流設定用基準電圧発生器１０の電圧
出力と係数器２１〜２３により任意の係数倍された負荷
電流スルーレート補正用電圧発生器１１の電圧出力とを
加算する手段であり、いずれも従来公知のものでよい。 【００１５】負荷電流を高速に変化させる例として図７
のＡに示すような梯形波波形電圧を負荷電流設定用基準
電圧発生器１０により発生させ、図６の回路構成におい
て当該梯形波波形電圧と相似の負荷電流を得る場合につ
いて説明する。図７のＢに示すように梯形波波形電圧の
立ち上がり時間に同期してほぼ直線状に上昇し、立ち上
がり終了とともに任意時間かつ任意勾配若しくは任意曲
線にて初期電圧に復帰する電圧波形発生器を設け、これ
をスルーレート補正用電圧発生器１１と呼び本発明の効
果を説明する。 【００１６】図６に示す負荷電流設定用基準電圧発生器
１０の出力電圧をＶＡ、スルーレート補正用電圧発生器
１１の出力電圧をＶＢとし、電子負荷モジュール４１〜
４３の入力電圧に対する出力電流の比を相互インダクタ
ンスＧｍ［Ａ／Ｖ］と定義し、係数器２１〜２３の係数
をＫ１〜Ｋ３とすると、電子負荷モジュール４１・４２
・４３の入力電圧Ｖ１・Ｖ２・Ｖ３に対する出力電流Ｉ
Ｌ１・ＩＬ２・ＩＬ３は 【数６】 【数７】 【数８】 と式６〜式８に示すようになり、ここで電子負荷モジュ
ール４１・４２・４３の残留インダクタンスＬ４１・Ｌ
４２・Ｌ４３のインダクタンスの大小の順とは逆に係数
器２１〜２３の係数の大きさＫ１〜Ｋ３を選定するとと
もに、各係数の総和が零近傍になるように決定する。こ
のとき、各電子負荷モジュールの総出力電流ＩＬＯは 【数９】 式９に示すように総出力電流ＩＬＯはスルーレート補正
用電圧発生器の出力電圧ＶＢの影響は受けないことにな
る。 【００１７】具体例として、各電子負荷モジュールの残
留インダクタンスの大小関係がＬ４１＜Ｌ４２＜Ｌ４３
の場合を想定し、残留インダクタンスが最小の電子負荷
モジュール４１に対しては係数器２１に設定する係数Ｋ
１を+０．５に（この係数による加算器３１の出力電圧
波形を図７のＣに示す）、残留インダクタンスが最大で
あるで電子負荷モジュール４３に対しては係数器２３に
設定する係数Ｋ３を−０．５に（この係数による加算器
３３の出力電圧波形を図７のＤに示す）、残留インダク
タンスが中間の値である電子負荷モジュール４２に対し
ては係数器２２に設定する係数Ｋ２を零とする。この例
において、電流立ち上がり時の負荷電流設定用基準電圧
の負荷電流スルーレートは電子負荷モジュール４２の当
該スルーレートを１００％とした場合、電子負荷モジュ
ール４１では当該スルーレートは１５０％に、電子負荷
モジュール４３の当該スルーレートは５０％となる。 【００１８】このように、各電子負荷モジュールの負荷
電流スルーレートを変えたことによって、各電子負荷モ
ジュールにおける負荷電流の上昇過程において、各電子
負荷モジュールの残留インダクタンスによる電圧降下が
等しくなるインダクタンスの許容範囲も、電子負荷モジ
ュール４２に対して電子負荷モジュール４１は６７％
（１／１．５倍）に、電子負荷モジュール４３は２００
％（１／０．５倍）となり、実装上の残留インダクタン
スにばらつきがある場合でも、それに対応した最適な駆
動が可能となる。この他にも各電子負荷モジュールの残
留インダクタンスの比率に応じて係数器に設定する係数
を、当該残留インダクタンスの大小に逆比例し、かつ各
係数の総和が零近傍の値になるように適宜設定すること
で各電子負荷モジュールの残留インダクタンスに応じた
最適な負荷電流スルーレートで駆動することが可能とな
り、従来技術では電子負荷装置を構成する各電子負荷モ
ジュールに均等な負荷電流を配分していたのに比して、
被試験電源との負荷接続端子からの距離が最短距離にあ
って残留インダクタンスが最小の電子負荷モジュールに
対しては過度的に他の電子負荷モジュールに比して大き
な負荷電流スルーレートを負担させ、被試験電源との負
荷接続端子から最遠距離にあって残留インダクタンスが
最大の電子負荷モジュールに対しては軽微な負荷電流ス
ルーレートとすることにより、複数の電子負荷モジュー
ルにより構成される電子負荷装置の平均的な残留インダ
クタンスに見合った最高速の負荷電流スルーレートによ
る負荷試験が可能となる。 【００１９】さらに高速な負荷電流スルーレートを有し
た電子負荷装置を実現するには、図６に示した３個の電
子負荷モジュールによる構成例に限らず、例えば１０〜
１００個の電子負荷モジュールを並列接続すれば、並列
化したモジュール数倍の負荷電流スルーレート高速化を
実現できることになるとともに、電子負荷装置を構成す
る各電子負荷モジュールの残留インダクタンスに応じた
負荷電流スルーレート補正用の係数器に設定する係数を
図６での実施例のように、各電子負荷モジュールの残留
インダクタンスの大小に逆比例した係数を適宜選定し、
かつ選定した係数の総和が零近傍の値とすることにより
本発明による効果を発揮できることは言うまでも無い。 【００２０】次に、負荷電流スルーレート補正用電圧発
生器の電圧波形について述べる。先に示した図７のＢの
波形は、直線的に上昇下降する電圧波形について本発明
による効果を述べているが、電圧波形の上昇過程におい
ては指数関数に近似した直線的な電圧波形であっても、
負荷電流スルーレートが若干変わるものの、本発明によ
る並列接続された電子負荷モジュールに対する負荷電流
スルーレートの改善効果が著しく損なわれるものでは無
い。また、電圧下降時の波形については厳密な電圧波形
の直線性に対する制限は無く、電圧の上昇時間よりも電
圧スルーレートを低めにして電圧上昇時間よりも長い時
間としたほうが良く、また下降時の電圧波形については
直線的に復帰する以外に指数関数的な波形としても電子
負荷モジュールの総出力電流には何の影響も与えない。 【００２１】また、図７のＢでは電圧波形振幅が一定の
値として本発明の効果を述べているが、この他に負荷電
流スルーレートに比例して負荷電流スルーレート補正用
電圧振幅が変化し、負荷電流スルーレートが低い場合に
は負荷電流スルーレート補正電圧がほとんど作用しない
方法を一例にあげて説明する。図８に示す回路構成で、
図９のＡに示す負荷電流波形を決定する梯形波電圧発生
器１０等の信号電圧を入力端子ＴＰ−Ａに入力する。演
算増幅器Ａ８１とコンデンサＣ８１及び抵抗器Ｒ８１に
よって微分器を構成し、ダイオードＤ８２によって一方
の極性の電圧のみを出力する半波整流器として動作させ
ると、その出力電圧波形は図９のＢにしめすようにＴＰ
−Ａに入力した電圧波形の立ち上がり電圧スルーレート
に比例した電圧出力となる。さらに次段は演算増幅器Ａ
８２及び抵抗器Ｒ８２とコンデンサＣ８２によって積分
器として動作する。 【００２２】ここで梯形波電圧が上昇終了時に前段の微
分器出力が無くなると、当該積分器の出力を緩やかにリ
セットするための放電抵抗Ｒ８３を挿入してある。この
結果、出力端子ＴＰ−Ｃの負荷電流スルーレート補正用
電圧出力波形は図９のＣに示すように直線的に上昇する
波形ではなく、指数関数的な波形となるが本発明の効果
はほぼ同様に得ることができる。図９のＡ，Ｂ，Ｃに示
した波形で、実線は負荷電流スルーレートの高い場合
を、点線は負荷電流スルーレートが低い場合の動作例と
して示している。このように負荷電流設定用基準電圧波
形の電圧上昇スルーレートに比例して、当該スルーレー
トが高い場合にその作用があらわれ、当該スルーレート
が低い場合には効果が無いことになるが、本発明におい
ては残留インダクタンスのばらつきの影響を補償する目
的に対しては負荷電流スルーレートの高い時にのみ必要
な作用であり、何ら本発明の目的とする複数の電子負荷
モジュールが並列接続された電子負荷装置における負荷
電流スルーレートの向上を損なうものでは無い。 【００２３】 【発明の効果】以上説明したように複数個の電子負荷モ
ジュールを並列接続して動作させる高い負荷電流スルー
レートの電子負荷装置において、各電子負荷モジュール
から電子負荷装置の負荷端子までの配線長の違い起因す
る残留インダクタンスによって発生する過度的な電圧降
下の影響を最適化できる負荷トランジスタ駆動電圧波形
を得ることができ、従来技術においては当該電子負荷装
置を構成する複数個の電子負荷モジュールの残留インダ
クタンスの最大値により制限されていた負荷電流スルー
レートを、本発明では複数個の電子負荷モジュールの残
留インダクタンスの平均値での負荷電流スルーレートに
まで高めることが可能となるために、結果として複数個
の電子負荷モジュールを並列接続した電子負荷装置とし
ての負荷電流スルーレートの複数倍が実現できる。
【図面の簡単な説明】
【図１】従来技術による電子負荷装置の回路基本構成図
である。 【図２】接続ケーブルの影響を考慮した従来技術による
回路構成図である。 【図３】図２の回路構成による動作波形図である 【図４】従来技術による複数の電子負荷モジュールによ
る回路構成例である。 【図５】従来技術による複数の電子負荷モジュールによ
る回路構成例である。 【図６】本発明の一実施例における回路構成図である。 【図７】図６の回路構成による動作波形図である。 【図８】補正用電圧発生器の一実施例である。 【図９】図８による動作波形図である。 【符号の説明】 １ 電子負荷装置 ２ 被試験電源等 ３ 接続ケーブル １０ 負荷電流設定用基準電圧発生器 １１ 負荷電流スルーレート補正用電圧発
生器 ２１〜２３ 係数器 ３１〜３３ 加算器 ４１〜４３ 定電流電子負荷モジュール Ａ１〜Ａｎ 演算増幅器 Ｒ 抵抗 Ｃ コンデンサ Ｑ１〜Ｑｎ トランジスタ Ｌ１〜Ｌｎ２ インダクタンス Ｍ１〜Ｍｎ１ 相互インダクタンス Ｖ１〜Ｖ３ 電圧源
である。 【図２】接続ケーブルの影響を考慮した従来技術による
回路構成図である。 【図３】図２の回路構成による動作波形図である 【図４】従来技術による複数の電子負荷モジュールによ
る回路構成例である。 【図５】従来技術による複数の電子負荷モジュールによ
る回路構成例である。 【図６】本発明の一実施例における回路構成図である。 【図７】図６の回路構成による動作波形図である。 【図８】補正用電圧発生器の一実施例である。 【図９】図８による動作波形図である。 【符号の説明】 １ 電子負荷装置 ２ 被試験電源等 ３ 接続ケーブル １０ 負荷電流設定用基準電圧発生器 １１ 負荷電流スルーレート補正用電圧発
生器 ２１〜２３ 係数器 ３１〜３３ 加算器 ４１〜４３ 定電流電子負荷モジュール Ａ１〜Ａｎ 演算増幅器 Ｒ 抵抗 Ｃ コンデンサ Ｑ１〜Ｑｎ トランジスタ Ｌ１〜Ｌｎ２ インダクタンス Ｍ１〜Ｍｎ１ 相互インダクタンス Ｖ１〜Ｖ３ 電圧源
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
G01R 31/00
G05F 1/10
Claims (1)
- (57)【特許請求の範囲】 【請求項１】直流電源装置あるいは、一次電池、二次電
池などの負荷試験に供せられる複数の電子負荷モジュー
ルが並列接続された電子負荷装置において、所定の負荷
電流を駆動するための負荷電流設定用基準電圧源の出力
電圧と、個々の電子負荷モジュールの負荷電流スルーレ
ート補正電圧源の出力電圧を、当該電子負荷モジュール
の負荷電流ループにおける残留インダクタンスの値に逆
比例する負荷電流スルーレート補正係数演算手段により
補正した電圧とを加算する手段により、負荷駆動用トラ
ンジスタを駆動する電子負荷装置において、個々の電子
負荷モジュールの負荷電流スルーレート補正係数演算手
段に設定する係数値が、当該電子負荷モジュールの残留
インダクタンスが最大のモジュールには負の係数を、当
該電子負荷モジュールの残留インダクタンスが最小のモ
ジュールには正の係数を設定し、当該電子負荷装置を構
成する個々の電子負荷モジュールに設定する負荷電流ス
ルーレート補正係数が個々の電子負荷モジュールの残留
インダクタンスによる負荷電流スルーレートに与える影
響を相殺するように配分設定することを特徴とする電子
負荷装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003176034A JP3477619B1 (ja) | 2003-06-20 | 2003-06-20 | 電子負荷装置 |
| US10/818,971 US20040201393A1 (en) | 2003-04-09 | 2004-04-06 | Electronic load apparatus |
| EP04101466A EP1467215A3 (en) | 2003-04-09 | 2004-04-08 | Electronic load apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003176034A JP3477619B1 (ja) | 2003-06-20 | 2003-06-20 | 電子負荷装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP3477619B1 true JP3477619B1 (ja) | 2003-12-10 |
| JP2005010062A JP2005010062A (ja) | 2005-01-13 |
Family
ID=30113034
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003176034A Expired - Lifetime JP3477619B1 (ja) | 2003-04-09 | 2003-06-20 | 電子負荷装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3477619B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108957065A (zh) * | 2018-08-29 | 2018-12-07 | 深圳市鼎阳科技有限公司 | 一种电子负载电路 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4912263B2 (ja) * | 2007-09-14 | 2012-04-11 | 株式会社計測技術研究所 | 負荷システム |
| JP5414122B2 (ja) * | 2010-12-14 | 2014-02-12 | 富士通テレコムネットワークス株式会社 | アンプ回路とそれを備える充電または放電制御回路とその制御方法 |
| TWI749400B (zh) * | 2019-11-18 | 2021-12-11 | 致茂電子股份有限公司 | 電子負載裝置以及具散熱功能的負載模組 |
-
2003
- 2003-06-20 JP JP2003176034A patent/JP3477619B1/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108957065A (zh) * | 2018-08-29 | 2018-12-07 | 深圳市鼎阳科技有限公司 | 一种电子负载电路 |
| CN108957065B (zh) * | 2018-08-29 | 2020-09-01 | 深圳市鼎阳科技股份有限公司 | 一种电子负载电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005010062A (ja) | 2005-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8676525B2 (en) | Current measurement in switched mode power supply | |
| US9069038B2 (en) | Test apparatus | |
| JP5157959B2 (ja) | Ｄ級増幅器 | |
| US9239365B2 (en) | Magnetic element control device, magnetic element control method and magnetic detection device | |
| CN103095120B (zh) | 电源转换器的混合式补偿电路及方法 | |
| US8115537B2 (en) | Method and apparatus for suppressing noise caused by parasitic capacitance and/or resistance in an electronic circuit or system | |
| KR101396295B1 (ko) | 클록 공급장치 | |
| US9852860B2 (en) | Parameter setting circuit of a power conversion apparatus and a method for generating a current | |
| US20170133927A1 (en) | Feed-forward control system with current estimator | |
| US20120086462A1 (en) | Test apparatus | |
| US9645193B2 (en) | Impedance source ranging apparatus and method | |
| JP3477619B1 (ja) | 電子負荷装置 | |
| US10845832B2 (en) | Voltage-to-current converter | |
| US20240201234A1 (en) | Tracking energy consumption using a buck-boosting technique | |
| KR20210145819A (ko) | 보상 회로 및 칩, 방법, 장치, 저장 매체, 전자장치 | |
| US10088858B2 (en) | Power supply apparatus | |
| US11670272B2 (en) | Amplifier for music signal and method of outputting waveform of music signal | |
| JP6529128B2 (ja) | 基準電圧発生回路及びスイッチング電源装置 | |
| US10969244B2 (en) | Semiconductor device | |
| JP4526030B2 (ja) | 帰還型パルス幅変調方式ａｄ変換器 | |
| JP2013088146A (ja) | 試験装置 | |
| JP6657822B2 (ja) | インダクタのシミュレーションモデル | |
| Tran et al. | Design of LC harmonic notch filter for ripple reduction in step-down dc-dc buck converter | |
| RU2495442C1 (ru) | Мостовой измеритель параметров двухполюсников | |
| RU2598977C1 (ru) | Мостовой измеритель параметров двухполюсников |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3477619 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121003 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121003 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121003 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131003 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |