JP6657822B2 - インダクタのシミュレーションモデル - Google Patents

インダクタのシミュレーションモデル Download PDF

Info

Publication number
JP6657822B2
JP6657822B2 JP2015222749A JP2015222749A JP6657822B2 JP 6657822 B2 JP6657822 B2 JP 6657822B2 JP 2015222749 A JP2015222749 A JP 2015222749A JP 2015222749 A JP2015222749 A JP 2015222749A JP 6657822 B2 JP6657822 B2 JP 6657822B2
Authority
JP
Japan
Prior art keywords
current
circuit
inductor
triangular wave
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015222749A
Other languages
English (en)
Other versions
JP2017091346A (ja
Inventor
盛 建新
建新 盛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2015222749A priority Critical patent/JP6657822B2/ja
Publication of JP2017091346A publication Critical patent/JP2017091346A/ja
Application granted granted Critical
Publication of JP6657822B2 publication Critical patent/JP6657822B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、SPICE(Simulation Program with Integrated Circuit Emphasis)等の回路用シミュレータで用いられる、インダクタのシミュレーションモデルに関する。
Christophe Basso, SPICE Analog Behavioral Modeling of Variable Passives, Power Electronics Technology, May 2005, p57
一般的なインダクタのシミュレーションモデルは、インピーダンスアナライザ等の小信号測定機器を用いて回路定数を測定し、その回路定数をパラメータとする等価回路を用いている。
このような従来のインダクタのシミュレーションモデルを、微小な電流しか流れない小電力のシミュレーションに対して用いた場合は特に問題は生じない。しかし、例えばDC−DCコンバータ用のパワーインダクタのような、インダクタに大振幅の交流電流が流れるシミュレーションに用いた場合は問題が生じる。
図1は、基本的なDC−DCコンバータにおいて、パワーインダクタに流れる電流を説明する図である。図1において、横軸は時間t、縦軸は電流iを示す。
インダクタには、振幅IAC、周期T(周波数F)の三角波の交流電流iACに、直流電流IDCが重畳された電流i(=iAC+IDC)が流れる。DC−DCコンバータは、出力電流と出力電圧、インダクタのL値などに応じて、周波数F、振幅IAC、直流電流IDCを変更する。
一般的に、インダクタLのインピーダンスZは、数1式のように表現することができる。
Figure 0006657822
数1式において、実数部のRはインダクタLの抵抗成分、虚数部のLはインダクタLの等価インダクタンス成分、ωは角周波数である。
数1式から、インダクタLは、電力損失に関連する抵抗成分Rと、インダクタンス成分Lの直列回路で表現できることがわかる。
直流電流IDC=0の場合、つまり、電流iが交流電流iACのみの場合、抵抗成分Rは、インダクタの導体抵抗に相当する直流抵抗RDCと、磁性体の渦損失抵抗などに相当する交流抵抗RACとの和で表すことができる。したがって、インダクタの等価回路は、図2(a)のように表すことができる。ここで、直流抵抗RDCは4端子法で実測して、予め求めることができ交流抵抗RACとインダクタンスLは、専用の測定システムで、実測して、予め求めることができる。
ただし、図1に示す電流iがインダクタに流れた場合は、図2(a)の等価回路が適用できない。なぜなら、直流抵抗RDCの損失はすべての電流iに依存するのに対して、交流抵抗RACの損失は、電流iのうち交流成分iACのみに依存する。しかし、図2(a)の等価回路は、直流抵抗RDCにも交流抵抗RACにも同じ電流iが流れることを前提条件としている。その結果、交流損失は正しく計算できない。直流電流IDCがあっても、交流損失を正しく計算できるようにするためには、図2(b)に示すように、実際の交流抵抗RACを見かけの交流抵抗R’ACに置換えた等価回路とすれば良い。
なお、従来のインダクタのシミュレーションモデルで、直流抵抗RDC、交流抵抗RAC、インダクタンスLとも値が固定の受動素子が用いられる。しかし、パワーインダクタなどの大振幅の電流が流れる回路では、インダクタの電流の直流成分IDC、交流成分iACおよび周波数Fが変動すると、直流抵抗RDC、交流抵抗RAC、インダクタンスLとも変動する。これが、シミュレーション結果と、実際の回路の動作とが大きく乖離する原因となっている。
本発明は、
直流電流が重畳された三角波の電流がインダクタに流れる場合のインダクタのシミュレーションモデルであって、
インダクタの等価回路を、直流抵抗と、交流損失に合わせた見掛けの交流抵抗とインダクタンスとの直列回路とし、
インダクタの直流抵抗を、前記三角波の振幅と前記三角波の直流重畳電流とに対する第1の関数、
インダクタの見掛けの交流抵抗を、前記三角波の振幅と前記三角波の直流重畳電流と前記三角波の周波数とに対する第2の関数、
インダクタのインダクタンスを、前記三角波の振幅と前記三角波の直流重畳電流と前記三角波の周波数とに対する第3の関数、
とし、
前記直流抵抗は、前記直流抵抗の両端の電圧値を、前記第1の関数で得られた値で除した数式により制御される第1のビヘイビア電流源とし、
前記見掛けの交流抵抗は、前記交流抵抗の両端の電圧値を、前記第2の関数で得られた値で除した数式により制御される第2のビヘイビア電流源とし、
前記インダクタンスは、前記インダクタンスの両端の電圧の積分値を、前記第3の関数で得られた値で除した数式により制御される第3のビヘイビア電流源とし、
前記三角波の直流重畳電流は、前記第1のビヘイビア電流源に流れる電流値を、平滑化回路で平滑化することにより求められ、
前記三角波の振幅は、前記第1のビヘイビア電流源に流れる電流値から前記三角波の重畳電流の値を減じた値を、ピークホールド回路でピークホールドすることにより求められ、
前記三角波の周波数は、前記第1のビヘイビア電流源に流れる電流値から前記三角波の直流重畳電流の値を減じた値を、波形変換回路でパルス波に変換し、前記パルス波をカウンタ回路でカウントすることにより求められることを特徴とする。
本発明のインダクタのシミュレーションモデルを回路シミュレータに用いることで、パワーインダクタのような、大振幅の電流が流れるインダクタのシミュレーションでも、良好なシミュレーション結果を得ることができる。
インダクタに流れる電流を示すグラフである。 インダクタの等価回路モデルを示す図である。 本発明のインダクタのシミュレーションモデルの第1の実施例である。 本発明のインダクタのシミュレーションモデルの第2の実施例である。 本発明のインダクタのシミュレーションモデルの第3の実施例である。 本発明のインダクタのシミュレーションモデルの第4の実施例である。 シミュレーション結果と実際の結果を比較するグラフである。 シミュレーション結果と実際の結果を比較するグラフである。
以下の実施例では、インダクタのシミュレーションモデルを検討するにあたり、図2(b)に示した等価回路を用いることとする。
(第1の実施例)
振幅IAC、周波数Fの三角波状の交流電流iACに、直流電流IDCが重畳された電流i(=iAC+IDC)がインダクタに流れた場合の、交流抵抗RACおよびインダクタンスLを、専用の測定システムを用いて測定する。この測定したデータを数式処理システム等を用いて、数2式、数3式、数4式を求める。
Figure 0006657822
Figure 0006657822
Figure 0006657822
数2式は、直流抵抗RDCが、振幅IAC、直流電流IDCの近似関数であることを示している。
数3式は、交流抵抗RACが、周波数F、振幅IAC、直流電流IDCの近似関数であることを示している。
数4式は、インダクタンスLが、周波数F、振幅IAC、直流電流IDCの近似関数であることを示している。
ここで、交流抵抗RACと見掛けの交流抵抗R’ACとの関係は次の通りである。
インダクタLの損失PLOSSは、図2(b)に示した抵抗成分Rsの損失と同じなので、電流iの実効値をiLrmsとすると、数5式で表される。
Figure 0006657822
一方、インダクタLの損失PLOSSは、直流抵抗RDCによる直流損失と交流抵抗RACによる交流損失との和であるので、交流電流iACの実効値iACrmsとすると、式6式で表される。
Figure 0006657822
数5式と数6式とから、数7式が得られる。
Figure 0006657822
数7式から、見掛けの交流抵抗R’ACは、交流抵抗RACを補正係数(iACrms/iLrmsで補正した値であることがわかる。
ここで、周期関数が、φ=α+β(t)で表されるとき、周期関数φの実効値φrmsは数8式のようになる。ここで、αは直流成分、β(t)は直流成分を含まない交流成分とする。
Figure 0006657822
交流成分β(t)の平均値は0なので、周期関数の平均値の定義式から、数9式が成り立つ。
Figure 0006657822
また、β(t)の実効値をβrmsとすると、数10式が成り立つ。
Figure 0006657822
数9式および数10式を、数8式に代入して、数11式が得られる。数11は、任意の周期関数に適用可能な一般的な関係式である。
Figure 0006657822
数11式から、電流iの実効値をiLrms、交流電流iACの実効値をiACrmsとすると、電流iの実効値iLrms、交流電流iACの実効値iACrms、直流電流IDCの間には、数12式の関係が成り立つ。
Figure 0006657822
数12式を数7式に代入して、数13式が得られる。
Figure 0006657822
交流電流iACは、三角波なので、数14式が成り立つ。
Figure 0006657822
数14式を数13式に代入して、数15式が得られる。
Figure 0006657822
数15式から、三角波の場合には、交流抵抗RACを補正係数1/(1+3*(IDC/IAC)で補正した値が、見掛けの交流抵抗R’ACであると分かる。
数3式に示したように、交流抵抗RACは、周波数F、振幅IAC、直流電流IDCの関数であると定義したものなので、数15式から、見かけの交流抵抗R’ACもまた、周波数F、振幅IAC、直流電流IDCの関数であることが分かる。すなわち、数16式が成り立つ。
Figure 0006657822
したがって、インダクタに流れる電流iの、周波数F、振幅IAC、直流電流IDCが分かれば、数2式、数4式、数16式から、直流抵抗RDC、見かけの交流抵抗R’AC、インダクタンスLを計算することができる。
なお、数15式において、IDC=0の時は、R’AC=RACとなるので、R=RDC+RACが成り立つ。つまり、図2(a)の等価回路は、図2(b)の等価回路において、IDC=0の場合の例を示している。
DC−DCコンバータにおいて、IDCは負荷に流れた電流(負荷電流)と等しい。一般的に、DC−DCコンバータの負荷電流が非常に小さいときは、R’AC≒RACとなっている。しかし、IDC>>IACのときは、R’AC≒0となるので、R≒RDCとなる。つまり、IDC>>IACの時、インダクタLにおける損失の大部分は、直流抵抗RDCによるものである。なお、DC−DCコンバータの負荷電流が大きいときは、R≒RDCとなっている。
上記した、直流抵抗RDC、見かけの交流抵抗R’AC、インダクタンスLの値を用いてシミュレーションを行う場合は、周波数F、振幅IAC、直流電流IDCの値から、逐次、直流抵抗RDC、見かけの交流抵抗R’ACとインダクタンスLの値を計算し直す必要がある。しかし、SPICEのような回路シミュレータは、抵抗素子やインダクタンス素子などの受動素子のパラメータを、解析中に変更できない。そこで、解析中でも再計算可能な数式で、多様な素子を定義できるビヘイビア電源を使って、受動素子を擬似的に表現する。
ここで、抵抗とインダクタをビヘイビア電流源で表現する方法について説明する。
抵抗Rに流れる電流をI、抵抗の両端の電圧をVとすると、電流I、電圧V、抵抗値Rの関係は数17式のように表される。
Figure 0006657822
したがって、抵抗Rは、V/Rを用いたビヘイビア電流源で表現することができる。
インダクタLに流れる電流I、インダクタLの両端の電圧Vとすると、電流Iと電圧Vの関係は数18式のように表される。
Figure 0006657822
数12式を積分すると、数19式が得られる。
Figure 0006657822
ここで、INTは積分を意味する。
したがって、インダクタは、INT(V)/Lを用いたビヘイビア電流源で表現することができる。
なお、数2式、数4式、数16式のための、周波数F、振幅IAC、直流電流IDCを求める必要がある。周波数F、振幅IAC、直流電流IDCは、それぞれインダクタの電流iから求めることができる。
直流電流IDCは、電流iを平滑化することにより求めることができる。
振幅IACは、電流iから直流電流IDCを減じた値の最大値により求めることができる。
周波数Fは、電流iから直流電流IDCを減じた値と、その値を平滑化した値とを比較して、結果から得られたパルス信号をカウンターで計測することにより求めることができる。
ここで、回路処理の都合により、電流信号は、ビヘイビア電圧源によって、等値の電圧信号に変換されて、周波数F、振幅IAC、直流電流IDCの値が得られる。
上記の結果から、ビヘイビア電源を用いたインダクタのシミュレーションモデルは、図3のように表すことができる。
図3は、本発明のインダクタのシミュレーションモデルの第1の実施例を示す。
図3に示すように、インダクタLのシミュレーションモデルは、
擬似的な受動素子を表現するためのビヘイビア電流源B_RDC、B_R’AC、B_L
電流信号を電圧信号に変換するためのビヘイビア電圧源B_i、B_iAC
平滑回路AVE、ピークホールド回路PEAK、波形変換回路CONV、カウンタ回路COUNTからなる。
ビヘイビア電流源B_RDCは、図2(b)に示した等価回路において、直流抵抗RDCに相当し、
ビヘイビア電流源B_R’ACは、図2(b)に示した等価回路において、交流抵抗R’ACに相当し、
ビヘイビア電流源B_Lは、図2(b)に示した等価回路において、インダクタンスLに相当する。
ビヘイビア電流源B_RDC、B_R’AC、B_Lは、ノード1、2に直列に接続される。ここで、ビヘイビア電流源B_RDC、B_R’ACの間をノードm、ビヘイビア電流源B_R’AC、B_Lの間をノードnとする。
ビヘイビア電流源B_RDCの電流I_RDCは、数20式により表現される。ここで、V(1,m)は、ノード1とノードmとの間の電圧、すなわち、ビヘイビア電流源B_RDCの両端の電圧を示す。
Figure 0006657822
ビヘイビア電流源B_R’ACの電流I_R’ACは、数21式により表現される。ここで、V(m,n)は、ノードmとノードnとの間の電圧、すなわち、ビヘイビア電流源B_R’ACの両端の電圧を示す。
Figure 0006657822
ビヘイビア電流源B_Lの電流I_Lは、数22式により表現される。ここで、電圧V(n,2)は、ノードnとノード2との間の電圧、すなわち、ビヘイビア電流源B_Lの両端の電圧を示し、INTは、積分を示す。
Figure 0006657822
次に、図3のインダクタのシミュレーションモデルの動作について説明する。
(ステップ1)
ビヘイビア電圧源B_iのパラメータVに、電流i(つまり、ビヘイビア電流源B_RDCに流れる電流i(B_RDC))が与えられる。
ビヘイビア電圧源B_iの出力は、iと等値の電圧信号が得られる。
(ステップ2)
ビヘイビア電圧源B_iの出力電圧を、平滑回路AVEで平滑化することにより、直流電流IDCと等値の電圧値が得られる。
(ステップ3)
ビヘイビア電圧源B_iACのパラメータVに、電流iと直流電流IDCとの差(つまり、(i−IDC=i(B_RDC)−IDC))が与えられる。
これにより、ビヘイビア電圧源B_iACの出力は、i−IDC、つまり交流電流iACと等値の電圧信号となる。
(ステップ4)
ビヘイビア電圧源B_iACの出力電圧を、ピークホールド回路PEAKでピークホールドすることにより、振幅IACと等値の電圧値が得られる。
(ステップ5)
ビヘイビア電圧源B_iACの出力電圧を、波形変換回路CONVで三角波から矩形波に変換し、さらに、その矩形波をカウンタ回路COUNTで計測することにより、周波数Fが得られる。
(ステップ6)
ステップ1〜5で得られた周波数F、直流電流IDC、振幅IACを、数2式、数4式、数16式に代入して、直流抵抗RDC、見かけの交流抵抗R’AC、インダクタンスLの値を再び計算することを、繰り返してシミュレーション結果を得ることができる。
なお、平滑回路AVEは、例えば、RC平滑回路などで構成することができる。
ピークホールド回路PEAKは、例えば、コンデンサとダイオードからなるピークホールド回路、または、RC積分回路の出力を倍増する回路などで構成することができる。
波形変換回路CONVは、ビヘイビア電圧源B_iACの出力電圧Vを用いた入力信号と、この入力信号の平均化した信号を比較するコンパレータなどで構成することができる。
波形変換回路CONVの入力信号として、ビヘイビア電圧源B_iの出力電圧Vを使っても同様な結果が得られる。
図3に示したインダクタのシミュレーションモデルは、一つのインダクタが複数の素子および複数の回路で表現されているため、取り扱いが面倒である。この複数の素子および複数の回路を、サブサーキットとしてモジュール化して、このサブサーキットにインダクタの回路図形を割り当てれば、一般的な受動部品と同様に、容易に取り扱うことができる。
なお、上記したインダクタのシミュレーションモデルにおいて、ビヘイビア電流源B_RDC、B_R’AC、B_Lを主回路と呼び、ビヘイビア電圧源B_i、B_iAC、平滑回路AVE、ピークホールド回路PEAK、波形変換回路CONV、カウンタ回路COUNTを補助回路と呼ぶ。この、主回路と補助回路との間は、回路で接続されているわけでなく、シミュレーション時に値のやり取りが同期して行われるだけなので、補助回路は主回路に対して電気的な影響を与えない。
ところで、インダクタに大電流が流れると、温度が上昇し、そのため直流抵抗RDCが多少変化する。
直流抵抗RDCを、導体の抵抗率の温度係数と温度上昇とで補正できれば、より正確な結果を得ることができるが、SPICEのような回路シミュレータは、温度上昇を加味したシミュレーションすることができない。
このような場合は、温度上昇が電流iの実効値iLrmsに依存することを利用すれば、温度上昇を加味したシミュレーションすることができる。
数12式によれば、電流iの実効値iLrmsは、直流電流IDCと交流電流iACの実効値iACrmsとから求めることができる。つまり、直流抵抗RDCも、直流電流IDCと交流電流iACの関数である数2式で表されるということが分かる。
よって、インダクタの温度上昇の、直流電流IDCと交流電流iACの依存性を、予め実測して求めておけば、直流抵抗RDCの温度補正を加味したインダクタのシミュレーションモデルとすることができる。
(第2の実施例)
一般的に、DC−DCコンバータ用のパワーインダクタが使用される周波数は、そのパワーインダクタの自己共振周波数より遥かに低い。例えば、uHオーダーのチップ型のパワーインダクタの場合、自己共振周波数は数10MHz〜100MHzであるが、DC−DCコンバータで常用される周波数は数MHzである。したがってDC−DCコンバータ用のパワーインダクタのシミュレーションでは、共振を考慮しなくても問題ない。しかし、インダクタのシミュレーションモデルをより忠実に表現するため、シミュレーションモデルに浮遊容量を追加してもよい。
図4は、本発明のインダクタのシミュレーションモデルの第2の実施例を示す。
図4に示すように、第1の実施例のノードmとノード2との間に、浮遊容量CSTRAYを並列に接続している。
第2の実施例の図4において、第1の実施例の図3で用いたのと同一符号は同一の構成要素を指すものとし、詳しい説明は省略する。
常用される周波数範囲においては、浮遊容量CSTRAYのインピーダンスは非常に高いため、インダクタの電流iから、浮遊容量CSTRAYに分流される電流は極僅かである。したがって、電流iは、すべてインダクタLに流れると見做して良い。なお、浮遊容量CSTRAYは、自己共振周波数を実測して求めることができる。浮遊容量CSTRAYは、ノード1とノード2との間に接続してもよい。
(第3の実施例)
図5は、本発明のインダクタのシミュレーションモデルの第3の実施例を示す。
インダクタの等価回路は、第1の実施と同じだが、補助回路にビヘイビア電圧源B_iACのみを用いて、周波数F、直流電流IDC、振幅IACを求めて点が異なる。
第3の実施例の図5において、第1の実施例1の図3で用いたのと同一符号は同一の構成要素を指すものとし、詳しい説明は省略する。
第1の実施例と同様に、ビヘイビア電圧源B_iの出力電圧を、平滑回路AVEで平滑化することにより、直流電流IDCを得られる。
第3の実施例では、
電流iの最大値iLmax(=IAC+IDC)は、ビヘイビア電圧源B_iの出力電圧を、ピークホールド回路PAEKでピークホールドして求めている。
また、振幅IACは、IAC=iLmax−IDCなので、最大値iLmaxから直流電流IDCを減じて求めている。
また、周波数Fは、ビヘイビア電圧源B_iの出力電圧Vを、波形変換回路CONVで三角波から矩形波に変換し、さらに、その矩形波をカウンタ回路COUNTで計測することにより求めている。
(第4の実施例)
図6は、本発明のインダクタのシミュレーションモデルの第4の実施例である。
直流抵抗RDCと見掛けの交流抵抗R’ACとで構成した要素を、まとめて一つの抵抗成分R(=RDC+R’AC)とし、ビヘイビア電流源B_Rで表現している点が第1の実施例と異なる。
図6において、ビヘイビア電流源B_Rに流れた電流i(B_R)はインダクタの電流iなので、
ビヘイビア電圧源B_iとビヘイビア電圧源B_iACのパラメータ中のi(B_RDC)が、i(B_R)に置き換えられている。
第4の実施例の図6において、第1の実施例1の図3で用いたのと同一符号は同一の構成要素を指すものとし、詳しい説明は省略する。
ここで、抵抗成分Rは数23式で表される。
Figure 0006657822
ビヘイビア電流源B_Rの電流I_Rは、数24式により表現される。
Figure 0006657822
図7および図8は、直流電流IDCを変化させたときの、交流抵抗RACとインダクタンスLを、シミュレーションモデルから計算したシミュレーション結果と、実際の結果を比較するグラフであり、図7では、F=3MHz、IAC=0.9Aであり、図8では、F=5MHz、IAC=0.7Aである。
図7と図8において、
◇は、実測したL
△は、インダクタのシミュレーションモデルから得られた周波数F、直流電流IDC、振幅IACを用い、近似関数の数4式で計算したL
□は、実測したRac
×は、インダクタのシミュレーションモデルから得られた周波数F、直流電流IDC、振幅IACを用い、近似関数の数3式で計算したRAC
を示している。
図7と図8の結果から、周波数F、直流電流IDC、振幅IACが変わっても、シミュレーション結果と実際の結果が良く一致していることが分かる。
したがって、本願によるインダクタのシミュレーションモデルは、大振幅の電流が流れるインダクタのシミュレーションであっても、精度の高い、良好なシミュレーション結果を得ることができることが分かる。
B_RDC、B_R’AC、B_L ビヘイビア電流源
B_i、B_iAC ビヘイビア電圧源
AVE 平滑回路
PAEK ピークホールド回路
CONV 波形変換回路
COUNT カウンタ回路

Claims (5)

  1. 回路用シミュレータが、直流電流が重畳された三角波の電流がインダクタに流れる場合のシミュレーションを前記インダクタのシミュレーションモデルを用いて実行する方法であって
    前記インダクタのシミュレーションモデルを、
    直流抵抗と、交流損失に合わせた見掛けの交流抵抗とインダクタンスとの直列回路であるインダクタの等価回路であって、前記インダクタの直流抵抗を、前記三角波の振幅と前記三角波の直流重畳電流とに対する第1の関数、インダクタの見掛けの交流抵抗を、前記三角波の振幅と前記三角波の直流重畳電流と前記三角波の周波数とに対する第2の関数、インダクタのインダクタンスを、前記三角波の振幅と前記三角波の直流重畳電流と前記三角波の周波数とに対する第3の関数とした前記等価回路と
    前記直流抵抗の流れる電流を表す、前記直流抵抗の両端の電圧値を、前記第1の関数で得られた値で除した数式により制御される第1のビヘイビア電流源と、
    前記見掛けの交流抵抗を流れる電流を表す、前記交流抵抗の両端の電圧値を、前記第2の関数で得られた値で除した数式により制御される第2のビヘイビア電流源と、
    前記インダクタンスを流れる電流を表す、前記インダクタンスの両端の電圧の積分値を、前記第3の関数で得られた値で除した数式により制御される第3のビヘイビア電流源と、
    前記第1のビヘイビア電流源に流れる電流値が入力される平滑化回路と、
    前記第1のビヘイビア電流源に流れる電流値から前記平滑化回路の出力値を減じた値が入力されるピークホールド回路と、
    前記第1のビヘイビア電流源に流れる電流値から前記平滑化回路の出力値を減じた値が入力される波形変換回路と、
    前記波形変換回路の出力値が入力されるカウンタ回路と、
    で構成し、
    前記回路シミュレータが、
    前記第1のビヘイビア電流源に流れる電流値を、平滑化回路で平滑化して前記三角波の直流重畳電流を求め、
    前記第1のビヘイビア電流源に流れる電流値から前記三角波の直流重畳電流の値を減じた値を、ピークホールド回路でピークホールドして前記三角波の振幅を求め、
    前記第1のビヘイビア電流源に流れる電流値から前記三角波の直流重畳電流の値を減じた値を、波形変換回路でパルス波に変換し、前記パルス波をカウンタ回路でカウントして前記三角波の周波数を求め、
    前記求めた三角波の直流重畳電流、三角波の振幅及び周波数を前記第1から第3の関数に代入して、前記インダクタの等価回路の直流抵抗、見かけの交流抵抗及びインダクタンスを再計算する、
    ことを特徴とするインダクタのシミュレーション方法
  2. 回路用シミュレータが、直流電流が重畳された三角波の電流がインダクタに流れる場合のシミュレーションを、前記インダクタのシミュレーションモデルを用いて実行する方法であって、
    前記インダクタのシミュレーションモデルを、
    直流抵抗と、交流損失に合わせた見掛けの交流抵抗とインダクタンスとの直列回路であるインダクタの等価回路であって、前記インダクタの直流抵抗を、前記三角波の振幅と前記三角波の直流重畳電流とに対する第1の関数、インダクタの見掛けの交流抵抗を、前記三角波の振幅と前記三角波の直流重畳電流と前記三角波の周波数とに対する第2の関数、
    インダクタのインダクタンスを、前記三角波の振幅と前記三角波の直流重畳電流と前記三角波の周波数とに対する第3の関数とした前記等価回路と、
    前記直流抵抗を流れる電流を表す、前記直流抵抗の両端の電圧値を、前記第1の関数で得られた値で除した数式により制御される第1のビヘイビア電流源と、
    前記見掛けの交流抵抗を流れる電流を表す、前記交流抵抗の両端の電圧値を、前記第2の関数で得られた値で除した数式により制御される第2のビヘイビア電流源と、
    前記インダクタンスを流れる電流を表す、前記インダクタンスの両端の電圧の積分値を、前記第3の関数で得られた値で除した数式により制御される第3のビヘイビア電流源と、
    前記第1のビヘイビア電流源に流れる電流値が入力される平滑化回路と、
    前記第1のビヘイビア電流源に流れる電流値が入力されるピークホールド回路と、
    前記第1のビヘイビア電流源に流れる電流値が入力される波形変換回路と、
    前記波形変換回路の出力値が入力されるカウンタ回路と、
    で構成し、
    前記回路シミュレータが、
    前記第1のビヘイビア電流源に流れる電流値を、平滑化回路で平滑化して前記三角波の直流重畳電流を求め、
    前記第1のビヘイビア電流源に流れる電流値を、ピークホールド回路でピークホールドし、前記三角波の直流重畳電流の値を減じて前記三角波の振幅を求め、
    前記第1のビヘイビア電流源に流れる電流値を、波形変換回路でパルス波に変換し、前記パルス波をカウンタ回路でカウントして前記三角波の周波数を求め
    前記求めた三角波の直流重畳電流、三角波の振幅及び周波数を前記第1から第3の関数に代入して、前記インダクタの等価回路の直流抵抗、見かけの交流抵抗及びインダクタンスを再計算する、
    ことを特徴とするインダクタのシミュレーション方法
  3. 前記等価回路は、
    前記見掛けの交流抵抗とインダクタンスとの直列回路に並列に、さらに、インダクタの浮遊容量を備える、
    請求項1乃至請求項2のいずれかに記載のインダクタのシミュレーション方法
  4. 回路用シミュレータが、直流電流が重畳された三角波の電流がインダクタに流れる場合のシミュレーションを、前記インダクタのシミュレーションモデルを用いて実行する方法であって、
    前記インダクタのシミュレーションモデルを、
    直流抵抗と見掛けの交流抵抗との和からなる抵抗と、インダクタンスとの直列回路であるインダクタの等価回路であって、前記抵抗を、前記三角波の振幅と前記三角波の直流重畳電流と前記三角波の周波数とに対する第1の関数、インダクタのインダクタンスを、前記三角波の振幅と前記三角波の直流重畳電流と前記三角波の周波数とに対する第2の関数とした前記等価回路と
    前記抵抗を流れる電流を表す、前記抵抗の両端の電圧値を、前記第1の関数により得られた値で除した数式により制御される第1のビヘイビア電流源と、
    前記インダクタンスを流れる電流を表す、前記インダクタンスの両端の電圧の積分値を、前記第2の関数により得られた値で除した数式により制御される第2のビヘイビア電流源と、
    前記第1のビヘイビア電流源に流れる電流値が入力される平滑化回路と、
    前記第1のビヘイビア電流源に流れる電流値から前記平滑化回路の出力値を減じた値が入力されるピークホールド回路と、
    前記第1のビヘイビア電流源に流れる電流値から前記平滑化回路の出力値を減じた値が入力される波形変換回路と、
    前記波形変換回路の出力値が入力されるカウンタ回路と、
    で構成し、
    前記回路シミュレータが、
    前記第1のビヘイビア電流源に流れる電流値を、平滑化回路で平滑化して前記三角波の直流重畳電流を求め、
    前記第1のビヘイビア電流源に流れる電流値から前記三角波の直流重畳電流の値を減じた値を、ピークホールド回路でピークホールドして前記三角波の振幅を求め、
    前記第1のビヘイビア電流源に流れる電流値から前記三角波の直流重畳電流の値を減じた値を、波形変換回路でパルス波に変換し、前記パルス波をカウンタ回路でカウントして前記三角波の周波数を求め、
    前記求めた三角波の直流重畳電流、三角波の振幅及び周波数を前記第1及び第2の関数に代入して、前記インダクタの等価回路の直流抵抗、見かけの交流抵抗及びインダクタンスを再計算する、
    ことを特徴とするインダクタのシミュレーション方法
  5. 前記等価回路は、
    前記抵抗と前記インダクタンスとの直列回路とに並列に、インダクタの浮遊容量を備える、
    請求項4に記載のインダクタのシミュレーション方法
JP2015222749A 2015-11-13 2015-11-13 インダクタのシミュレーションモデル Active JP6657822B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015222749A JP6657822B2 (ja) 2015-11-13 2015-11-13 インダクタのシミュレーションモデル

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015222749A JP6657822B2 (ja) 2015-11-13 2015-11-13 インダクタのシミュレーションモデル

Publications (2)

Publication Number Publication Date
JP2017091346A JP2017091346A (ja) 2017-05-25
JP6657822B2 true JP6657822B2 (ja) 2020-03-04

Family

ID=58770753

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015222749A Active JP6657822B2 (ja) 2015-11-13 2015-11-13 インダクタのシミュレーションモデル

Country Status (1)

Country Link
JP (1) JP6657822B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113191033B (zh) * 2021-04-21 2023-03-28 上海工程技术大学 一种针对boost电路电感器件的电感仿真方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10269255A (ja) * 1997-03-27 1998-10-09 Kenwood Corp 電気回路用シミュレーション方法
KR100773244B1 (ko) * 2006-12-27 2007-11-05 동부일렉트로닉스 주식회사 인덕터 등가 회로
JP5773102B2 (ja) * 2013-05-14 2015-09-02 株式会社村田製作所 インダクタのシミュレーション方法並びにインダクタのシミュレーション装置およびその使用方法

Also Published As

Publication number Publication date
JP2017091346A (ja) 2017-05-25

Similar Documents

Publication Publication Date Title
KR101616036B1 (ko) 인덕터의 시뮬레이션 방법 및 인덕터의 비선형 등가 회로 모델
US9563728B2 (en) Equivalent circuit model, program, and recording medium
DE102015122484A1 (de) System und Verfahren zum Messen von Leistung in einem Leistungsfaktorwandler
CN107076789B (zh) 测量和确定噪声参数的系统和方法
US20110173585A1 (en) Battery characteristic evaluator
US20030046045A1 (en) Method and apparatus for analysing and modeling of analog systems
US20180096088A1 (en) Method of constructing and method of simulating equivalent circuit for capacitor, and simulation device therefor
JP6657822B2 (ja) インダクタのシミュレーションモデル
TWI394972B (zh) 電池電量的估測方法與系統
Narayanan et al. A novel single-element inductance-to-digital converter with automatic offset eliminator
JP6570981B2 (ja) 測定装置および測定方法
US7212934B1 (en) String resistance detector
US10184967B2 (en) Method of determining capacitance value of capacitor while taking applied alternating voltage into consideration, and program
Lee et al. A Josephson voltage-traceable DC high-voltage divider evaluation using the binary step-up method
CN112630541B (zh) 电感品质因数测量方法及相应的电感品质因数测量电路
Sánchez-López et al. A SPICE-compatible nonlinear CCII macromodel
Onikienko et al. Conductive EMI of class D audio amplifiers prediction system
JP7043178B2 (ja) 受動素子の等価回路のシミュレーション方法及びその装置
US6842014B2 (en) Methods for determining inductance and resistance of an inductor
Gulko et al. Analysis of the Instrumentation Amplifiers Errors by Simulation Modeling
Sona Augmented Thevenin model for the harmonic analysis of switching circuits
CN102023260B (zh) 用于改进电容测量的方法、电容计、使用电容计来测量电容的设备
JP2011085445A (ja) 電池特性模擬装置
Chawda et al. An automated flow for design validation of switched mode power supply
Fang et al. Loop finder analysis for analog circuits

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20160920

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20170111

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20170116

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170203

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180806

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190702

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190822

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200120

R150 Certificate of patent or registration of utility model

Ref document number: 6657822

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150