JP6657822B2 - インダクタのシミュレーションモデル - Google Patents
インダクタのシミュレーションモデル Download PDFInfo
- Publication number
- JP6657822B2 JP6657822B2 JP2015222749A JP2015222749A JP6657822B2 JP 6657822 B2 JP6657822 B2 JP 6657822B2 JP 2015222749 A JP2015222749 A JP 2015222749A JP 2015222749 A JP2015222749 A JP 2015222749A JP 6657822 B2 JP6657822 B2 JP 6657822B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- inductor
- triangular wave
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
インダクタには、振幅IAC、周期T(周波数F)の三角波の交流電流iACに、直流電流IDCが重畳された電流iL(=iAC+IDC)が流れる。DC−DCコンバータは、出力電流と出力電圧、インダクタのL値などに応じて、周波数F、振幅IAC、直流電流IDCを変更する。
一般的に、インダクタLのインピーダンスZは、数1式のように表現することができる。
数1式から、インダクタLは、電力損失に関連する抵抗成分RSと、インダクタンス成分LSの直列回路で表現できることがわかる。
直流電流が重畳された三角波の電流がインダクタに流れる場合のインダクタのシミュレーションモデルであって、
インダクタの等価回路を、直流抵抗と、交流損失に合わせた見掛けの交流抵抗とインダクタンスとの直列回路とし、
インダクタの直流抵抗を、前記三角波の振幅と前記三角波の直流重畳電流とに対する第1の関数、
インダクタの見掛けの交流抵抗を、前記三角波の振幅と前記三角波の直流重畳電流と前記三角波の周波数とに対する第2の関数、
インダクタのインダクタンスを、前記三角波の振幅と前記三角波の直流重畳電流と前記三角波の周波数とに対する第3の関数、
とし、
前記直流抵抗は、前記直流抵抗の両端の電圧値を、前記第1の関数で得られた値で除した数式により制御される第1のビヘイビア電流源とし、
前記見掛けの交流抵抗は、前記交流抵抗の両端の電圧値を、前記第2の関数で得られた値で除した数式により制御される第2のビヘイビア電流源とし、
前記インダクタンスは、前記インダクタンスの両端の電圧の積分値を、前記第3の関数で得られた値で除した数式により制御される第3のビヘイビア電流源とし、
前記三角波の直流重畳電流は、前記第1のビヘイビア電流源に流れる電流値を、平滑化回路で平滑化することにより求められ、
前記三角波の振幅は、前記第1のビヘイビア電流源に流れる電流値から前記三角波の重畳電流の値を減じた値を、ピークホールド回路でピークホールドすることにより求められ、
前記三角波の周波数は、前記第1のビヘイビア電流源に流れる電流値から前記三角波の直流重畳電流の値を減じた値を、波形変換回路でパルス波に変換し、前記パルス波をカウンタ回路でカウントすることにより求められることを特徴とする。
振幅IAC、周波数Fの三角波状の交流電流iACに、直流電流IDCが重畳された電流iL(=iAC+IDC)がインダクタに流れた場合の、交流抵抗RACおよびインダクタンスLSを、専用の測定システムを用いて測定する。この測定したデータを数式処理システム等を用いて、数2式、数3式、数4式を求める。
数3式は、交流抵抗RACが、周波数F、振幅IAC、直流電流IDCの近似関数であることを示している。
数4式は、インダクタンスLSが、周波数F、振幅IAC、直流電流IDCの近似関数であることを示している。
インダクタLの損失PLOSSは、図2(b)に示した抵抗成分Rsの損失と同じなので、電流iLの実効値をiLrmsとすると、数5式で表される。
したがって、インダクタは、INT(VL)/Lを用いたビヘイビア電流源で表現することができる。
直流電流IDCは、電流iLを平滑化することにより求めることができる。
振幅IACは、電流iLから直流電流IDCを減じた値の最大値により求めることができる。
周波数Fは、電流iLから直流電流IDCを減じた値と、その値を平滑化した値とを比較して、結果から得られたパルス信号をカウンターで計測することにより求めることができる。
ここで、回路処理の都合により、電流信号は、ビヘイビア電圧源によって、等値の電圧信号に変換されて、周波数F、振幅IAC、直流電流IDCの値が得られる。
図3は、本発明のインダクタのシミュレーションモデルの第1の実施例を示す。
擬似的な受動素子を表現するためのビヘイビア電流源B_RDC、B_R’AC、B_LS、
電流信号を電圧信号に変換するためのビヘイビア電圧源B_iL、B_iAC、
平滑回路AVE、ピークホールド回路PEAK、波形変換回路CONV、カウンタ回路COUNTからなる。
ビヘイビア電流源B_R’ACは、図2(b)に示した等価回路において、交流抵抗R’ACに相当し、
ビヘイビア電流源B_LSは、図2(b)に示した等価回路において、インダクタンスLSに相当する。
ビヘイビア電圧源B_iLのパラメータV1に、電流iL(つまり、ビヘイビア電流源B_RDCに流れる電流i(B_RDC))が与えられる。
ビヘイビア電圧源B_iLの出力電圧を、平滑回路AVEで平滑化することにより、直流電流IDCと等値の電圧値が得られる。
ビヘイビア電圧源B_iACのパラメータV2に、電流iLと直流電流IDCとの差(つまり、(iL−IDC=i(B_RDC)−IDC))が与えられる。
これにより、ビヘイビア電圧源B_iACの出力は、iL−IDC、つまり交流電流iACと等値の電圧信号となる。
ビヘイビア電圧源B_iACの出力電圧を、ピークホールド回路PEAKでピークホールドすることにより、振幅IACと等値の電圧値が得られる。
ビヘイビア電圧源B_iACの出力電圧を、波形変換回路CONVで三角波から矩形波に変換し、さらに、その矩形波をカウンタ回路COUNTで計測することにより、周波数Fが得られる。
ステップ1〜5で得られた周波数F、直流電流IDC、振幅IACを、数2式、数4式、数16式に代入して、直流抵抗RDC、見かけの交流抵抗R’AC、インダクタンスLSの値を再び計算することを、繰り返してシミュレーション結果を得ることができる。
ピークホールド回路PEAKは、例えば、コンデンサとダイオードからなるピークホールド回路、または、RC積分回路の出力を倍増する回路などで構成することができる。
波形変換回路CONVは、ビヘイビア電圧源B_iACの出力電圧V2を用いた入力信号と、この入力信号の平均化した信号を比較するコンパレータなどで構成することができる。
波形変換回路CONVの入力信号として、ビヘイビア電圧源B_iLの出力電圧V1を使っても同様な結果が得られる。
直流抵抗RDCを、導体の抵抗率の温度係数と温度上昇とで補正できれば、より正確な結果を得ることができるが、SPICEのような回路シミュレータは、温度上昇を加味したシミュレーションすることができない。
このような場合は、温度上昇が電流iLの実効値iLrmsに依存することを利用すれば、温度上昇を加味したシミュレーションすることができる。
よって、インダクタの温度上昇の、直流電流IDCと交流電流iACの依存性を、予め実測して求めておけば、直流抵抗RDCの温度補正を加味したインダクタのシミュレーションモデルとすることができる。
一般的に、DC−DCコンバータ用のパワーインダクタが使用される周波数は、そのパワーインダクタの自己共振周波数より遥かに低い。例えば、uHオーダーのチップ型のパワーインダクタの場合、自己共振周波数は数10MHz〜100MHzであるが、DC−DCコンバータで常用される周波数は数MHzである。したがってDC−DCコンバータ用のパワーインダクタのシミュレーションでは、共振を考慮しなくても問題ない。しかし、インダクタのシミュレーションモデルをより忠実に表現するため、シミュレーションモデルに浮遊容量を追加してもよい。
図4に示すように、第1の実施例のノードmとノード2との間に、浮遊容量CSTRAYを並列に接続している。
第2の実施例の図4において、第1の実施例の図3で用いたのと同一符号は同一の構成要素を指すものとし、詳しい説明は省略する。
図5は、本発明のインダクタのシミュレーションモデルの第3の実施例を示す。
インダクタの等価回路は、第1の実施と同じだが、補助回路にビヘイビア電圧源B_iACのみを用いて、周波数F、直流電流IDC、振幅IACを求めて点が異なる。
第3の実施例の図5において、第1の実施例1の図3で用いたのと同一符号は同一の構成要素を指すものとし、詳しい説明は省略する。
電流iLの最大値iLmax(=IAC+IDC)は、ビヘイビア電圧源B_iLの出力電圧を、ピークホールド回路PAEKでピークホールドして求めている。
また、振幅IACは、IAC=iLmax−IDCなので、最大値iLmaxから直流電流IDCを減じて求めている。
また、周波数Fは、ビヘイビア電圧源B_iLの出力電圧V1を、波形変換回路CONVで三角波から矩形波に変換し、さらに、その矩形波をカウンタ回路COUNTで計測することにより求めている。
図6は、本発明のインダクタのシミュレーションモデルの第4の実施例である。
直流抵抗RDCと見掛けの交流抵抗R’ACとで構成した要素を、まとめて一つの抵抗成分RS(=RDC+R’AC)とし、ビヘイビア電流源B_RSで表現している点が第1の実施例と異なる。
ビヘイビア電圧源B_iLとビヘイビア電圧源B_iACのパラメータ中のi(B_RDC)が、i(B_RS)に置き換えられている。
第4の実施例の図6において、第1の実施例1の図3で用いたのと同一符号は同一の構成要素を指すものとし、詳しい説明は省略する。
図7と図8において、
◇は、実測したLS、
△は、インダクタのシミュレーションモデルから得られた周波数F、直流電流IDC、振幅IACを用い、近似関数の数4式で計算したLS、
□は、実測したRac、
×は、インダクタのシミュレーションモデルから得られた周波数F、直流電流IDC、振幅IACを用い、近似関数の数3式で計算したRAC、
を示している。
したがって、本願によるインダクタのシミュレーションモデルは、大振幅の電流が流れるインダクタのシミュレーションであっても、精度の高い、良好なシミュレーション結果を得ることができることが分かる。
B_iL、B_iAC ビヘイビア電圧源
AVE 平滑回路
PAEK ピークホールド回路
CONV 波形変換回路
COUNT カウンタ回路
Claims (5)
- 回路用シミュレータが、直流電流が重畳された三角波の電流がインダクタに流れる場合のシミュレーションを前記インダクタのシミュレーションモデルを用いて実行する方法であって、
前記インダクタのシミュレーションモデルを、
直流抵抗と、交流損失に合わせた見掛けの交流抵抗とインダクタンスとの直列回路であるインダクタの等価回路であって、前記インダクタの直流抵抗を、前記三角波の振幅と前記三角波の直流重畳電流とに対する第1の関数、インダクタの見掛けの交流抵抗を、前記三角波の振幅と前記三角波の直流重畳電流と前記三角波の周波数とに対する第2の関数、インダクタのインダクタンスを、前記三角波の振幅と前記三角波の直流重畳電流と前記三角波の周波数とに対する第3の関数とした前記等価回路と、
前記直流抵抗の流れる電流を表す、前記直流抵抗の両端の電圧値を、前記第1の関数で得られた値で除した数式により制御される第1のビヘイビア電流源と、
前記見掛けの交流抵抗を流れる電流を表す、前記交流抵抗の両端の電圧値を、前記第2の関数で得られた値で除した数式により制御される第2のビヘイビア電流源と、
前記インダクタンスを流れる電流を表す、前記インダクタンスの両端の電圧の積分値を、前記第3の関数で得られた値で除した数式により制御される第3のビヘイビア電流源と、
前記第1のビヘイビア電流源に流れる電流値が入力される平滑化回路と、
前記第1のビヘイビア電流源に流れる電流値から前記平滑化回路の出力値を減じた値が入力されるピークホールド回路と、
前記第1のビヘイビア電流源に流れる電流値から前記平滑化回路の出力値を減じた値が入力される波形変換回路と、
前記波形変換回路の出力値が入力されるカウンタ回路と、
で構成し、
前記回路シミュレータが、
前記第1のビヘイビア電流源に流れる電流値を、平滑化回路で平滑化して前記三角波の直流重畳電流を求め、
前記第1のビヘイビア電流源に流れる電流値から前記三角波の直流重畳電流の値を減じた値を、ピークホールド回路でピークホールドして前記三角波の振幅を求め、
前記第1のビヘイビア電流源に流れる電流値から前記三角波の直流重畳電流の値を減じた値を、波形変換回路でパルス波に変換し、前記パルス波をカウンタ回路でカウントして前記三角波の周波数を求め、
前記求めた三角波の直流重畳電流、三角波の振幅及び周波数を前記第1から第3の関数に代入して、前記インダクタの等価回路の直流抵抗、見かけの交流抵抗及びインダクタンスを再計算する、
ことを特徴とするインダクタのシミュレーション方法。 - 回路用シミュレータが、直流電流が重畳された三角波の電流がインダクタに流れる場合のシミュレーションを、前記インダクタのシミュレーションモデルを用いて実行する方法であって、
前記インダクタのシミュレーションモデルを、
直流抵抗と、交流損失に合わせた見掛けの交流抵抗とインダクタンスとの直列回路であるインダクタの等価回路であって、前記インダクタの直流抵抗を、前記三角波の振幅と前記三角波の直流重畳電流とに対する第1の関数、インダクタの見掛けの交流抵抗を、前記三角波の振幅と前記三角波の直流重畳電流と前記三角波の周波数とに対する第2の関数、
インダクタのインダクタンスを、前記三角波の振幅と前記三角波の直流重畳電流と前記三角波の周波数とに対する第3の関数とした前記等価回路と、
前記直流抵抗を流れる電流を表す、前記直流抵抗の両端の電圧値を、前記第1の関数で得られた値で除した数式により制御される第1のビヘイビア電流源と、
前記見掛けの交流抵抗を流れる電流を表す、前記交流抵抗の両端の電圧値を、前記第2の関数で得られた値で除した数式により制御される第2のビヘイビア電流源と、
前記インダクタンスを流れる電流を表す、前記インダクタンスの両端の電圧の積分値を、前記第3の関数で得られた値で除した数式により制御される第3のビヘイビア電流源と、
前記第1のビヘイビア電流源に流れる電流値が入力される平滑化回路と、
前記第1のビヘイビア電流源に流れる電流値が入力されるピークホールド回路と、
前記第1のビヘイビア電流源に流れる電流値が入力される波形変換回路と、
前記波形変換回路の出力値が入力されるカウンタ回路と、
で構成し、
前記回路シミュレータが、
前記第1のビヘイビア電流源に流れる電流値を、平滑化回路で平滑化して前記三角波の直流重畳電流を求め、
前記第1のビヘイビア電流源に流れる電流値を、ピークホールド回路でピークホールドし、前記三角波の直流重畳電流の値を減じて前記三角波の振幅を求め、
前記第1のビヘイビア電流源に流れる電流値を、波形変換回路でパルス波に変換し、前記パルス波をカウンタ回路でカウントして前記三角波の周波数を求め、
前記求めた三角波の直流重畳電流、三角波の振幅及び周波数を前記第1から第3の関数に代入して、前記インダクタの等価回路の直流抵抗、見かけの交流抵抗及びインダクタンスを再計算する、
ことを特徴とするインダクタのシミュレーション方法。 - 前記等価回路は、
前記見掛けの交流抵抗とインダクタンスとの直列回路に並列に、さらに、インダクタの浮遊容量を備える、
請求項1乃至請求項2のいずれかに記載のインダクタのシミュレーション方法。 - 回路用シミュレータが、直流電流が重畳された三角波の電流がインダクタに流れる場合のシミュレーションを、前記インダクタのシミュレーションモデルを用いて実行する方法であって、
前記インダクタのシミュレーションモデルを、
直流抵抗と見掛けの交流抵抗との和からなる抵抗と、インダクタンスとの直列回路であるインダクタの等価回路であって、前記抵抗を、前記三角波の振幅と前記三角波の直流重畳電流と前記三角波の周波数とに対する第1の関数、インダクタのインダクタンスを、前記三角波の振幅と前記三角波の直流重畳電流と前記三角波の周波数とに対する第2の関数とした前記等価回路と、
前記抵抗を流れる電流を表す、前記抵抗の両端の電圧値を、前記第1の関数により得られた値で除した数式により制御される第1のビヘイビア電流源と、
前記インダクタンスを流れる電流を表す、前記インダクタンスの両端の電圧の積分値を、前記第2の関数により得られた値で除した数式により制御される第2のビヘイビア電流源と、
前記第1のビヘイビア電流源に流れる電流値が入力される平滑化回路と、
前記第1のビヘイビア電流源に流れる電流値から前記平滑化回路の出力値を減じた値が入力されるピークホールド回路と、
前記第1のビヘイビア電流源に流れる電流値から前記平滑化回路の出力値を減じた値が入力される波形変換回路と、
前記波形変換回路の出力値が入力されるカウンタ回路と、
で構成し、
前記回路シミュレータが、
前記第1のビヘイビア電流源に流れる電流値を、平滑化回路で平滑化して前記三角波の直流重畳電流を求め、
前記第1のビヘイビア電流源に流れる電流値から前記三角波の直流重畳電流の値を減じた値を、ピークホールド回路でピークホールドして前記三角波の振幅を求め、
前記第1のビヘイビア電流源に流れる電流値から前記三角波の直流重畳電流の値を減じた値を、波形変換回路でパルス波に変換し、前記パルス波をカウンタ回路でカウントして前記三角波の周波数を求め、
前記求めた三角波の直流重畳電流、三角波の振幅及び周波数を前記第1及び第2の関数に代入して、前記インダクタの等価回路の直流抵抗、見かけの交流抵抗及びインダクタンスを再計算する、
ことを特徴とするインダクタのシミュレーション方法。 - 前記等価回路は、
前記抵抗と前記インダクタンスとの直列回路とに並列に、インダクタの浮遊容量を備える、
請求項4に記載のインダクタのシミュレーション方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015222749A JP6657822B2 (ja) | 2015-11-13 | 2015-11-13 | インダクタのシミュレーションモデル |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015222749A JP6657822B2 (ja) | 2015-11-13 | 2015-11-13 | インダクタのシミュレーションモデル |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017091346A JP2017091346A (ja) | 2017-05-25 |
JP6657822B2 true JP6657822B2 (ja) | 2020-03-04 |
Family
ID=58770753
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015222749A Active JP6657822B2 (ja) | 2015-11-13 | 2015-11-13 | インダクタのシミュレーションモデル |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6657822B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113191033B (zh) * | 2021-04-21 | 2023-03-28 | 上海工程技术大学 | 一种针对boost电路电感器件的电感仿真方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10269255A (ja) * | 1997-03-27 | 1998-10-09 | Kenwood Corp | 電気回路用シミュレーション方法 |
KR100773244B1 (ko) * | 2006-12-27 | 2007-11-05 | 동부일렉트로닉스 주식회사 | 인덕터 등가 회로 |
JP5773102B2 (ja) * | 2013-05-14 | 2015-09-02 | 株式会社村田製作所 | インダクタのシミュレーション方法並びにインダクタのシミュレーション装置およびその使用方法 |
-
2015
- 2015-11-13 JP JP2015222749A patent/JP6657822B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017091346A (ja) | 2017-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101616036B1 (ko) | 인덕터의 시뮬레이션 방법 및 인덕터의 비선형 등가 회로 모델 | |
US9563728B2 (en) | Equivalent circuit model, program, and recording medium | |
DE102015122484A1 (de) | System und Verfahren zum Messen von Leistung in einem Leistungsfaktorwandler | |
CN107076789B (zh) | 测量和确定噪声参数的系统和方法 | |
US20110173585A1 (en) | Battery characteristic evaluator | |
US20030046045A1 (en) | Method and apparatus for analysing and modeling of analog systems | |
US20180096088A1 (en) | Method of constructing and method of simulating equivalent circuit for capacitor, and simulation device therefor | |
JP6657822B2 (ja) | インダクタのシミュレーションモデル | |
TWI394972B (zh) | 電池電量的估測方法與系統 | |
Narayanan et al. | A novel single-element inductance-to-digital converter with automatic offset eliminator | |
JP6570981B2 (ja) | 測定装置および測定方法 | |
US7212934B1 (en) | String resistance detector | |
US10184967B2 (en) | Method of determining capacitance value of capacitor while taking applied alternating voltage into consideration, and program | |
Lee et al. | A Josephson voltage-traceable DC high-voltage divider evaluation using the binary step-up method | |
CN112630541B (zh) | 电感品质因数测量方法及相应的电感品质因数测量电路 | |
Sánchez-López et al. | A SPICE-compatible nonlinear CCII macromodel | |
Onikienko et al. | Conductive EMI of class D audio amplifiers prediction system | |
JP7043178B2 (ja) | 受動素子の等価回路のシミュレーション方法及びその装置 | |
US6842014B2 (en) | Methods for determining inductance and resistance of an inductor | |
Gulko et al. | Analysis of the Instrumentation Amplifiers Errors by Simulation Modeling | |
Sona | Augmented Thevenin model for the harmonic analysis of switching circuits | |
CN102023260B (zh) | 用于改进电容测量的方法、电容计、使用电容计来测量电容的设备 | |
JP2011085445A (ja) | 電池特性模擬装置 | |
Chawda et al. | An automated flow for design validation of switched mode power supply | |
Fang et al. | Loop finder analysis for analog circuits |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20160920 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20170111 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20170116 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170203 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180806 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190528 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190702 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190822 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200120 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6657822 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |