JP2005010062A - 電子負荷装置 - Google Patents
電子負荷装置 Download PDFInfo
- Publication number
- JP2005010062A JP2005010062A JP2003176034A JP2003176034A JP2005010062A JP 2005010062 A JP2005010062 A JP 2005010062A JP 2003176034 A JP2003176034 A JP 2003176034A JP 2003176034 A JP2003176034 A JP 2003176034A JP 2005010062 A JP2005010062 A JP 2005010062A
- Authority
- JP
- Japan
- Prior art keywords
- load
- load current
- electronic load
- voltage
- slew rate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Control Of Voltage And Current In General (AREA)
- Amplifiers (AREA)
Abstract
【解決手段】電子負荷装置を構成する個々の電子負荷モジュールに負荷電流スルーレート補正電圧発生手段による電圧を個々の残留インダクタンスに逆比例した補正係数加算手段により変換した電圧信号を、負荷電流制御用基準電圧発生手段の生成する電圧と加算する手段を設けることにより低電圧動作時の負荷トランジスタ電圧飽和を回避することにより電子負荷装置の負荷電流スルーレートが改善できる。
【選択図】 図6
Description
【発明が属する技術分野】
本発明は、直流電源装置あるいは一次電池、二次電池、燃料電池などの負荷試験に使用される電子負荷装置において、特に負荷電流の高速な変化に対する被試験電源等の特性を試験するための電子負荷装置に関する。
【0002】
【従来の技術】
図1により、従来技術による電子負荷装置と被試験電源の回路構成例と動作原理を説明する。負荷試験を行う被試験電源2は、被試験電源2の電圧出力端子から接続ケーブル3を介して電子負荷装置1に接続され、所定の負荷試験電流ILに対応した電圧Einを電子負荷装置1の負荷電流設定用基準電圧源V1に設定することにより、演算増幅器A1によって負荷電流検出用シャント抵抗R1の電圧と当該基準電圧が比較され、演算増幅器A1の出力電圧によって負荷トランジスタQ1のゲートが駆動され式1による負荷電流ILが流れる。
【数1】
【0003】
ここで被試験電源2の動的な負荷変動試験を行う場合には、負荷電流設定用基準電圧を直流電圧では無く、二値の負荷電流値に相当する制御電圧出力を交互に繰り返す梯形波や正弦波状の電圧、若しくは任意の電圧波形とすることで被試験電源に対する所望の負荷電流波形を得ることができる。この負荷電流の高速な変化に対する被試験電源の特性を試験する場合には電子負荷装置側での高いスルーレートの負荷電流変化が要求されることから、当該電子負荷装置の演算増幅器A1と負荷トランジスタQ1により構成される負荷電流制御ループの周波数特性を可能な限り広帯域にすることによって当該電子負荷装置の制御応答特性を高速にする必要がある。
【0004】
図2は高速負荷電流動作時の問題を説明するための回路構成例であり、負荷電流を制御する演算増幅器A1を差動入力回路とし、設定用基準電圧を梯形波発生器V3の出力電圧と負荷電流検出用シャント抵抗R1の検出電圧とを分圧抵抗R3〜R6により所定の電圧比で入力する構成とした場合の動作原理図である。
【0005】
高速の負荷電流を流すときの問題点として、被試験電源2から電子負荷装置1の負荷電流制御用トランジスタQ1を一巡する電流ループ中に存在する接続ケーブルや配線に起因するインダクタンスの成分が大きな障害となる。図2では電子負荷装置内部の往復線路等価インダクタンスをL1・L2とし、L1・L2間の相互インダクタンスをM1とし、被試験電源2と電子負荷装置1を結ぶ接続ケーブル3の等価インダクタンスをL3・L4とし、L3・L4間の相互インダクタンスをM3とし、被試験電源2の内部等価インダクタンスをL5として表現している。
【0006】
この被試験電源2から電子負荷装置1の負荷電流制御用トランジスタQ1を一巡する電流ループ全体の等価インダクタンスL(以下、残留インダクタンスと記す)は式2のようになる。
【数2】
なお、図2において当該電流ループにおける各部の往復線路は発生する磁束が互いに打ち消すように平行線またはツイスト線として相互インダクタンスの極性をマイナスとするような構造としている。
【0007】
負荷電流設定用基準電圧V3より図3のAに示すような梯形波電圧を与えると、負荷電流制御用トランジスタQ1には図3のBに示す負荷電流が流れ、当該負荷電流が図3のBに示しているI1からI2まで時間差t1にて直線的に増加した場合、被試験電源2から接続ケーブル3を介して構成される負荷電流ループ全体の残留インダクタンスLによる誘起起電力によって図3のCのごとく負荷電流制御用トランジスタQ1のドレイン・ソース間電圧は、負荷電流変化率を電流スルーレートとして式3に示すSとすると式4に示すようにv1[V]の電圧相当量が減少することになる。
【数3】
【数4】
【0008】
ここで、負荷電流制御用Q1のドレイン・ソース間電圧Vdsが低下して零ボルト近くになると電子負荷回路が定電流負荷として能動的に動作することができなくなり、負荷電流ループ内の抵抗成分を無視した場合、被試験電源2の電圧V2と電流スルーレートの限界はv1<V2であることから、おおよその動作限界は式5で示される関係となる。
【数5】
仮に被試験電源2の電圧が1[V]で、負荷電流ループ内の残留インダクタンスLが100[nH]の場合には、式5より電流スルーレートSの限界は10[A/μS]となることから、負荷電流ループ内の残留インダクタンスを如何に低減できるかが最大負荷電流スルーレートの増大に重要な要因となる。
【0009】
さらに高い負荷電流スルーレートを得る方法として、図4に示すように図2に示す電子負荷回路を複数ブロック並列接続する方法が行われている。このように電子負荷回路をN個ブロック並列接続すると1ブロックごとの残留インダクタンスが同等であっても、全体としての負荷電流スルーレートはN倍に高速化することができる。ただし、被試験電源2から電子負荷装置までの並列化されていない外部接続ケーブルについてはその残留インダクタンスによる電圧降下を改善することはできないが、これに対する解決方法としては図5に示すように各電子負荷回路ブロックの負荷接続線を被試験電源2の電圧出力端子に直接接続できるような負荷接続端子の構造にすることで、負荷電流スルーレートを高めることは従来公知の技術である。また、各電子負荷回路ブロックの負荷電流制御トランジスタの平均負荷電流値を検出する抵抗回路網手段により、個々の負荷電流制御トランジススタでの誤差を補償する手段などが従来公知の技術である。
【0010】
【特許文献1】
特開平03−99308号広報 (課題を解決するための手段、第2図)
【特許文献2】
特開平10−187255号広報 (第28−30項、第1図)
【0011】
【発明が解決しようとする課題】
従来公知の技術によって電子負荷回路ブロックを任意のN個分並列化を行うとき、次のような問題が発生する。並列化した各ブロックの負荷電流制御用トランジスタに負荷電流を等分に負担させようとした場合、各負荷電流制御用トランジスタから被試験電源2に接続される負荷端子までの残留インダクタンスが等しい時にのみN倍の負荷電流スルーレートが実現されることになる。しかし電子負荷装置を構成するN個の電子負荷回路ブロックの中に被試験電源装置2と接続される負荷線の残留インダクタンスの偏りがあれば電子負荷装置としての負荷電流スルーレートは式5にしめすようにN個の電子負荷回路ブロックの内で当該負荷線の残留インダクタンスが最大の電子負荷ブロックが電圧飽和を起こすために、ほかの電子負荷回路ブロックの負荷線の残留インダクタンスが低くいにも係わらず制限されてしまうことになる。
【0012】
【課題を解決するための手段】
複数の電子負荷回路ブロックを並列接続して高い負荷電流スルーレート特性を有する電子負荷装置を構成する目的において、個々の電子負荷回路ブロックの負荷電流設定用基準電圧波形の立ち上がりスルーレートを当該電子負荷回路ブロックの負荷電流制御トランジスタから被試験電源に接続される負荷端子までの残留インダクタンスの違いに応じて任意に負荷電流スルーレートを制御可能とする負荷電流スルーレート補正用電圧発生手段を設けることにより個々の電子負荷回路ブロックの負荷電流ループにおける残留インダクタンスによる誘起電圧降下をほぼ等しく制御できる構成とし、複数の電子負荷回路ブロックにより構成される電子負荷装置全体として最大の負荷電流スルーレートを得ることができる。
【0013】
【発明の実施の形態】
以下に本発明による実施の形態を図6と図7を参照しながら説明する。
【0014】
【実施例】
説明を簡単にするために定電流電子負荷モジュール41〜43を3個のみに限定して並列に接続する場合の回路構成例を図6に、また負荷電流設定用基準電圧発生器10及び本発明の負荷電流スルーレート補正用電圧発生器11の電圧波形例を図7に示す。図6における係数器21〜23は、その入力信号である負荷電流スルーレート補正用電圧発生器11の電圧出力に対して任意の係数倍の電圧出力を得るための手段であり、加算器31〜33は負荷電流設定用基準電圧発生器10の電圧出力と係数器21〜23により任意の係数倍された負荷電流スルーレート補正用電圧発生器11の電圧出力とを加算する手段であり、いずれも従来公知のものでよい。
【0015】
負荷電流を高速に変化させる例として図7のAに示すような梯形波波形電圧を負荷電流設定用基準電圧発生器10により発生させ、図6の回路構成において当該梯形波波形電圧と相似の負荷電流を得る場合について説明する。図7のBに示すように梯形波波形電圧の立ち上がり時間に同期してほぼ直線状に上昇し、立ち上がり終了とともに任意時間かつ任意勾配若しくは任意曲線にて初期電圧に復帰する電圧波形発生器を設け、これをスルーレート補正用電圧発生器11と呼び本発明の効果を説明する。
【0016】
図6に示す負荷電流設定用基準電圧発生器10の出力電圧をVA、スルーレート補正用電圧発生器11の出力電圧をVBとし、電子負荷モジュール41〜43の入力電圧に対する出力電流の比を相互インダクタンスGm[A/V]と定義し、係数器21〜23の係数をK1〜K3とすると、電子負荷モジュール41・42・43の入力電圧V1・V2・V3に対する出力電流IL1・IL2・IL3は
【数6】
【数7】
【数8】
と式6〜式8に示すようになり、ここで電子負荷モジュール41・42・43の残留インダクタンスL41・L42・L43のインダクタンスの大小の順とは逆に係数器21〜23の係数の大きさK1〜K3を選定するとともに、各係数の総和が零近傍になるように決定する。このとき、各電子負荷モジュールの総出力電流ILOは
【数9】
式9に示すように総出力電流ILOはスルーレート補正用電圧発生器の出力電圧VBの影響は受けないことになる。
【0017】
具体例として、各電子負荷モジュールの残留インダクタンスの大小関係がL41<L42<L43の場合を想定し、残留インダクタンスが最小の電子負荷モジュール41に対しては係数器21に設定する係数K1を+0.5に(この係数による加算器31の出力電圧波形を図7のCに示す)、残留インダクタンスが最大であるで電子負荷モジュール43に対しては係数器23に設定する係数K3を−0.5に(この係数による加算器33の出力電圧波形を図7のDに示す)、残留インダクタンスが中間の値である電子負荷モジュール42に対しては係数器22に設定する係数K2を零とする。この例において、電流立ち上がり時の負荷電流設定用基準電圧の負荷電流スルーレートは電子負荷モジュール42の当該スルーレートを100%とした場合、電子負荷モジュール41では当該スルーレートは150%に、電子負荷モジュール43の当該スルーレートは50%となる。
【0018】
このように、各電子負荷モジュールの負荷電流スルーレートを変えたことによって、各電子負荷モジュールにおける負荷電流の上昇過程において、各電子負荷モジュールの残留インダクタンスによる電圧降下が等しくなるインダクタンスの許容範囲も、電子負荷モジュール42に対して電子負荷モジュール41は67%(1/1.5倍)に、電子負荷モジュール43は200%(1/0.5倍)となり、実装上の残留インダクタンスにばらつきがある場合でも、それに対応した最適な駆動が可能となる。この他にも各電子負荷モジュールの残留インダクタンスの比率に応じて係数器に設定する係数を、当該残留インダクタンスの大小に逆比例し、かつ各係数の総和が零近傍の値になるように適宜設定することで各電子負荷モジュールの残留インダクタンスに応じた最適な負荷電流スルーレートで駆動することが可能となり、従来技術では電子負荷装置を構成する各電子負荷モジュールに均等な負荷電流を配分していたのに比して、被試験電源との負荷接続端子からの距離が最短距離にあって残留インダクタンスが最小の電子負荷モジュールに対しては過度的に他の電子負荷モジュールに比して大きな負荷電流スルーレートを負担させ、被試験電源との負荷接続端子から最遠距離にあって残留インダクタンスが最大の電子負荷モジュールに対しては軽微な負荷電流スルーレートとすることにより、複数の電子負荷モジュールにより構成される電子負荷装置の平均的な残留インダクタンスに見合った最高速の負荷電流スルーレートによる負荷試験が可能となる。
【0019】
さらに高速な負荷電流スルーレートを有した電子負荷装置を実現するには、図6に示した3個の電子負荷モジュールによる構成例に限らず、例えば10〜100個の電子負荷モジュールを並列接続すれば、並列化したモジュール数倍の負荷電流スルーレート高速化を実現できることになるとともに、電子負荷装置を構成する各電子負荷モジュールの残留インダクタンスに応じた負荷電流スルーレート補正用の係数器に設定する係数を図6での実施例のように、各電子負荷モジュールの残留インダクタンスの大小に逆比例した係数を適宜選定し、かつ選定した係数の総和が零近傍の値とすることにより本発明による効果を発揮できることは言うまでも無い。
【0020】
次に、負荷電流スルーレート補正用電圧発生器の電圧波形について述べる。先に示した図7のBの波形は、直線的に上昇下降する電圧波形について本発明による効果を述べているが、電圧波形の上昇過程においては指数関数に近似した直線的な電圧波形であっても、負荷電流スルーレートが若干変わるものの、本発明による並列接続された電子負荷モジュールに対する負荷電流スルーレートの改善効果が著しく損なわれるものでは無い。また、電圧下降時の波形については厳密な電圧波形の直線性に対する制限は無く、電圧の上昇時間よりも電圧スルーレートを低めにして電圧上昇時間よりも長い時間としたほうが良く、また下降時の電圧波形については直線的に復帰する以外に指数関数的な波形としても電子負荷モジュールの総出力電流には何の影響も与えない。
【0021】
また、図7のBでは電圧波形振幅が一定の値として本発明の効果を述べているが、この他に負荷電流スルーレートに比例して負荷電流スルーレート補正用電圧振幅が変化し、負荷電流スルーレートが低い場合には負荷電流スルーレート補正電圧がほとんど作用しない方法を一例にあげて説明する。図8に示す回路構成で、図9のAに示す負荷電流波形を決定する梯形波電圧発生器10等の信号電圧を入力端子TP−Aに入力する。演算増幅器A81とコンデンサC81及び抵抗器R81によって微分器を構成し、ダイオードD82によって一方の極性の電圧のみを出力する半波整流器として動作させると、その出力電圧波形は図9のBにしめすようにTP−Aに入力した電圧波形の立ち上がり電圧スルーレートに比例した電圧出力となる。さらに次段は演算増幅器A82及び抵抗器R82とコンデンサC82によって積分器として動作する。
【0022】
ここで梯形波電圧が上昇終了時に前段の微分器出力が無くなると、当該積分器の出力を緩やかにリセットするための放電抵抗R83を挿入してある。この結果、出力端子TP−Cの負荷電流スルーレート補正用電圧出力波形は図9のCに示すように直線的に上昇する波形ではなく、指数関数的な波形となるが本発明の効果はほぼ同様に得ることができる。図9のA,B,Cに示した波形で、実線は負荷電流スルーレートの高い場合を、点線は負荷電流スルーレートが低い場合の動作例として示している。このように負荷電流設定用基準電圧波形の電圧上昇スルーレートに比例して、当該スルーレートが高い場合にその作用があらわれ、当該スルーレートが低い場合には効果が無いことになるが、本発明においては残留インダクタンスのばらつきの影響を補償する目的に対しては負荷電流スルーレートの高い時にのみ必要な作用であり、何ら本発明の目的とする複数の電子負荷モジュールが並列接続された電子負荷装置における負荷電流スルーレートの向上を損なうものでは無い。
【0023】
【発明の効果】
以上説明したように複数個の電子負荷モジュールを並列接続して動作させる高い負荷電流スルーレートの電子負荷装置において、各電子負荷モジュールから電子負荷装置の負荷端子までの配線長の違い起因する残留インダクタンスによって発生する過度的な電圧降下の影響を最適化できる負荷トランジスタ駆動電圧波形を得ることができ、従来技術においては当該電子負荷装置を構成する複数個の電子負荷モジュールの残留インダクタンスの最大値により制限されていた負荷電流スルーレートを、本発明では複数個の電子負荷モジュールの残留インダクタンスの平均値での負荷電流スルーレートにまで高めることが可能となるために、結果として複数個の電子負荷モジュールを並列接続した電子負荷装置としての負荷電流スルーレートの複数倍が実現できる。
【図面の簡単な説明】
【図1】従来技術による電子負荷装置の回路基本構成図である。
【図2】接続ケーブルの影響を考慮した従来技術による回路構成図である。
【図3】図2の回路構成による動作波形図である
【図4】従来技術による複数の電子負荷モジュールによる回路構成例である。
【図5】従来技術による複数の電子負荷モジュールによる回路構成例である。
【図6】本発明の一実施例における回路構成図である。
【図7】図6の回路構成による動作波形図である。
【図8】補正用電圧発生器の一実施例である。
【図9】図8による動作波形図である。
【符号の説明】
1 電子負荷装置
2 被試験電源等
3 接続ケーブル
10 負荷電流設定用基準電圧発生器
11 負荷電流スルーレート補正用電圧発生器
21〜23 係数器
31〜33 加算器
41〜43 定電流電子負荷モジュール
A1〜An 演算増幅器
R 抵抗
C コンデンサ
Q1〜Qn トランジスタ
L1〜Ln2 インダクタンス
M1〜Mn1 相互インダクタンス
V1〜V3 電圧源
Claims (1)
- 直流電源装置あるいは、一次電池、二次電池などの負荷試験に供せられる複数の電子負荷モジュールが並列接続された電子負荷装置において、
所定の負荷電流を駆動するための負荷電流設定用基準電圧源の出力電圧と、
個々の電子負荷モジュールの負荷電流スルーレート補正電圧源の出力電圧を、当該電子負荷モジュールの負荷電流ループにおける残留インダクタンスの値に逆比例する負荷電流スルーレート補正係数演算手段により補正した電圧とを加算する手段により、負荷駆動用トランジスタを駆動する電子負荷装置において、
個々の電子負荷モジュールの負荷電流スルーレート補正係数演算手段に設定する係数値が、当該電子負荷モジュールの残留インダクタンスが最大のモジュールには負の係数を、当該電子負荷モジュールの残留インダクタンスが最小のモジュールには正の係数を設定し、
当該電子負荷装置を構成する個々の電子負荷モジュールに設定する負荷電流スルーレート補正係数が個々の電子負荷モジュールの残留インダクタンスによる負荷電流スルーレートに与える影響を相殺するように配分設定することを特徴とする電子負荷装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003176034A JP3477619B1 (ja) | 2003-06-20 | 2003-06-20 | 電子負荷装置 |
US10/818,971 US20040201393A1 (en) | 2003-04-09 | 2004-04-06 | Electronic load apparatus |
EP04101466A EP1467215A3 (en) | 2003-04-09 | 2004-04-08 | Electronic load apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003176034A JP3477619B1 (ja) | 2003-06-20 | 2003-06-20 | 電子負荷装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP3477619B1 JP3477619B1 (ja) | 2003-12-10 |
JP2005010062A true JP2005010062A (ja) | 2005-01-13 |
Family
ID=30113034
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003176034A Expired - Lifetime JP3477619B1 (ja) | 2003-04-09 | 2003-06-20 | 電子負荷装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3477619B1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009069057A (ja) * | 2007-09-14 | 2009-04-02 | Keisoku Giken Co Ltd | 負荷システム |
JP2012129691A (ja) * | 2010-12-14 | 2012-07-05 | Fujitsu Telecom Networks Ltd | アンプ回路とそれを備える充電または放電制御回路とその制御方法 |
JP2021081414A (ja) * | 2019-11-18 | 2021-05-27 | 致茂電子股▲分▼有限公司Chroma Ate Inc. | 電子負荷装置及び放熱機能を具有する負荷モジュール |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108957065B (zh) * | 2018-08-29 | 2020-09-01 | 深圳市鼎阳科技股份有限公司 | 一种电子负载电路 |
-
2003
- 2003-06-20 JP JP2003176034A patent/JP3477619B1/ja not_active Expired - Lifetime
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009069057A (ja) * | 2007-09-14 | 2009-04-02 | Keisoku Giken Co Ltd | 負荷システム |
JP2012129691A (ja) * | 2010-12-14 | 2012-07-05 | Fujitsu Telecom Networks Ltd | アンプ回路とそれを備える充電または放電制御回路とその制御方法 |
JP2021081414A (ja) * | 2019-11-18 | 2021-05-27 | 致茂電子股▲分▼有限公司Chroma Ate Inc. | 電子負荷装置及び放熱機能を具有する負荷モジュール |
JP7022915B2 (ja) | 2019-11-18 | 2022-02-21 | 致茂電子股▲分▼有限公司 | 電子負荷装置及び放熱機能を具有する負荷モジュール |
Also Published As
Publication number | Publication date |
---|---|
JP3477619B1 (ja) | 2003-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8676525B2 (en) | Current measurement in switched mode power supply | |
JP5157959B2 (ja) | D級増幅器 | |
US9069038B2 (en) | Test apparatus | |
US7990177B2 (en) | Driver circuit for producing signal simulating transmission loss | |
US9948184B2 (en) | Current balance method for multiphase switching regulators | |
WO2019167271A1 (ja) | 電力変換装置 | |
US20110074413A1 (en) | System and method for controlling current in gradient coil of magnetic resonance imaging system | |
US7683691B2 (en) | Clock supplying apparatus | |
CN103095120A (zh) | 电源转换器的混合式补偿电路及方法 | |
US10483802B2 (en) | Peak voltage detection in a differentially driven wireless resonant transmitter | |
US9960675B2 (en) | Feed-forward control system with current estimator | |
CN111585525B (zh) | D类跨导放大器 | |
TWI675278B (zh) | 電源轉換裝置的參數設定電路以及電流產生方法 | |
JP2005010062A (ja) | 電子負荷装置 | |
US6534967B1 (en) | Dual totem current sensor for measuring load current in an H-bridge power stage | |
KR20160148741A (ko) | 홀 소자 제어 방법 및 이를 이용한 자기 검출 장치 | |
US20210201879A1 (en) | Amplifier for music signal and method of outputting waveform of music signal | |
KR20210145819A (ko) | 보상 회로 및 칩, 방법, 장치, 저장 매체, 전자장치 | |
US10969244B2 (en) | Semiconductor device | |
TW200421061A (en) | Electronic load apparatus | |
US20050063204A1 (en) | Switching circuit and a method of operation thereof | |
JP4526030B2 (ja) | 帰還型パルス幅変調方式ad変換器 | |
JPH07321557A (ja) | 高周波信号レベル検出回路および高周波信号レベル検出 方法 | |
US20050078496A1 (en) | Operation of a current controller | |
JP2013088146A (ja) | 試験装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
R150 | Certificate of patent or registration of utility model |
Ref document number: 3477619 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121003 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121003 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121003 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131003 Year of fee payment: 10 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |