KR20210145819A - 보상 회로 및 칩, 방법, 장치, 저장 매체, 전자장치 - Google Patents

보상 회로 및 칩, 방법, 장치, 저장 매체, 전자장치 Download PDF

Info

Publication number
KR20210145819A
KR20210145819A KR1020217036205A KR20217036205A KR20210145819A KR 20210145819 A KR20210145819 A KR 20210145819A KR 1020217036205 A KR1020217036205 A KR 1020217036205A KR 20217036205 A KR20217036205 A KR 20217036205A KR 20210145819 A KR20210145819 A KR 20210145819A
Authority
KR
South Korea
Prior art keywords
signal
compensation
transconductance
units
configuration
Prior art date
Application number
KR1020217036205A
Other languages
English (en)
Other versions
KR102639945B1 (ko
Inventor
지쥔 리
징징 동
궈량 쟈오
종이 천
Original Assignee
지티이 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 지티이 코포레이션 filed Critical 지티이 코포레이션
Publication of KR20210145819A publication Critical patent/KR20210145819A/ko
Application granted granted Critical
Publication of KR102639945B1 publication Critical patent/KR102639945B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3205—Modifications of amplifiers to reduce non-linear distortion in field-effect transistor amplifiers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3223—Modifications of amplifiers to reduce non-linear distortion using feed-forward
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3218—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion the main amplifier or error amplifier being a feedforward amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)

Abstract

본 출원은 보상 회로 및 칩, 방법, 장치, 저장 매체, 전자장치를 제공한다. 보상 회로는 입력신호를 수신하도록 구성된 입력 노드 및 출력신호를 출력하도록 구성된 출력 노드를 포함하는 아날로그 모듈; 상기 아날로그 모듈 중 임의 위치의 신호를 표시하는 제1 구성 신호를 획득하고 상기 제1 구성 신호에 의해 그룹핑되어 보상 신호를 상기 출력 노드로 제공하도록 구성되는 복수의 트랜스컨덕턴스 유닛(transconductance units)을 포함하는 선형성 보상 모듈(linearity compensation module)을 포함한다.

Description

보상 회로 및 칩, 방법, 장치, 저장 매체, 전자장치
본 출원은 2019년 8월 30일 중국에 출원된 특허출원번호 제201910817751.5호에 대한 우선권을 주장하고, 그 모든 내용은 참조로 본 출원에 편입된다.
본 출원은 전자분야에 관한 것으로, 예를 들어 보상 회로 및 칩, 방법, 장치, 저장 매체, 전자장치에 관한 것이다.
무선 통신 시스템의 발전에 따라, 아날로그 채널의 신호 대역폭이 현저하게 증가하였으며 아날로그 능동 저항-커패시턴스(Resistor-Capacitance, RC) 필터, 트랜스임피던스 증폭기 및 Delta-Sig(Ma) 변조기 등과 같은 광대역 아날로그 신호처리회로의 설계는, 심각한 도전에 직면하게 되었다. 여기서, 무선 통신 시스템의 중요한 지표로서, 선형성은 광대역 아날로그 신호처리회로의 전체 성능을 직접 결정한다. 트랜스컨덕턴스 연산 증폭기(operational transconductance amplifier, OTA)의 회로 설계를 예로 들면, 비 선형성을 억제하기 위하여, 아날로그 회로 중의 OTA는 아주 넓은 주파수 범위 내에서 충분한 개방 루프 이득을 유지할 필요가 있다. 그러나, 선진적 상보형 금속산화 반도체(Complementary Metal Oxide Semiconductor, CMOS) 공정을 사용한 아날로그 집적 회로에서, 고 이득, 큰 대역폭의 OTA 설계는 일반적으로 별도의 에너지 소모 및 칩 면적 오버헤드에 의존하므로 아날로그 신호처리회로를 무선 통신 시스템에 적용하는데 심각한 제한을 받는다. OTA의 설계 난의도와 원가를 낮추기 위해, 적절한 선형성 보상 방안을 이용하여 OTA의 선형성을 보상함으로써 아날로그 회로의 선형성 성능을 향상시켜야 한다. 그러나, 관련 기술에서는, 선형성 보상 과정 중의 비 선형 요소 및 그 영향에 대해 전면적으로 고려하지 못하고, 일부 비 선형 요소에 대해서만 보상하므로 실제 선형성 보상 효과의 편차가 크고 신뢰도 및 실용성이 낮다.
상기 관련 기술에서 선형성 보상 과정 중의 비 선형 요소 및 그 영향에 대해 전면적으로 고려하지 못해 선형성 보상의 편차가 큰 문제가 존재한다. 이 문제에 대하여 관련 기술에서는 아직 유효한 해결방안을 제시하지 못하고 있다.
본 발명의 실시예는 보상 회로 및 칩, 방법, 장치, 저장 매체, 전자장치를 제공하여 관련 기술에서 선형성 보상 과정 중의 비 선형 요소 및 그 영향에 대해 전면적으로 고려하지 않아 선형성 보상의 편차가 큰 문제를 해결하는 것을 목적으로 한다.
본 출원의 일 실시예에 의하면, 보상 회로를 제공하는 바, 상기 보상 회로는,
입력신호를 수신하도록 구성된 입력 노드 및 출력신호를 출력하도록 구성된 출력 노드를 포함하는 아날로그 모듈;
상기 아날로그 모듈 중 임의 위치의 신호를 표시하는 제1 구성 신호를 획득하고 상기 제1 구성 신호에 의해 그룹핑되어 보상 신호를 상기 출력 노드로 제공하도록 구성되는 복수의 트랜스컨덕턴스 유닛(transconductance units)을 포함하는 선형성 보상 모듈(linearity compensation module)을 포함한다.
본 출원의 다른 일 실시예에 의하면, 상기 실시예의 보상 회로를 포함하는 보상 칩을 더 제공한다.
본 출원의 다른 일 실시예에 의하면, 보상 신호를 입력 노드 및 출력 노드가 포함된 아날로그 모듈로 제공하는 보상 방법을 제공한다. 상기 보상 방법은,
상기 아날로그 모듈 중 임의 위치의 신호를 표시하는 제1 구성 신호를 획득하고, 상기 제1 구성 신호에 의해 복수의 트랜스컨덕턴스 유닛을 그룹핑하여 상기 보상 신호를 상기 출력 노드로 제공하는 단계를 포함한다.
본 출원의 다른 일 실시예에 의하면, 보상 회로를 더 제공한다. 상기 보상 회로는,
입력신호를 수신하도록 구성된 입력 노드 및 출력신호를 출력하도록 구성된 출력 노드를 포함하는 아날로그 모듈;
상기 아날로그 모듈의 작업정보를 검출하고 상기 작업정보에 의해 제2 구성 신호를 제공하도록 구성된 검출 모듈;
상기 아날로그 모듈 증 임의 위치의 신호를 표시하는 제1 구성 신호와, 상기 제2 구성 신호를 획득하고, 상기 제1 구성 신호 및 상기 제2 구성 신호 중의 적어도 하나 이상에 의해 보상 신호를 상기 출력 노드로 제공하도록 구성된 선형성 보상 모듈을 포함한다.
본 출원의 다른 일 실시예에 의하면, 상기 실시예의 보상 회로를 포함하는 보상 칩을 더 제공한다.
본 출원의 다른 일 실시예에 의하면, 보상 신호를 입력 노드 및 출력 노드가 포함된 아날로그 모듈로 제공하는 보상 방법을 더 제공한다. 상기 보상 방법은,
상기 아날로그 모듈의 작업정보를 검출하고 상기 작업정보에 의해 제2 구성 신호를 제공하는 단계;
상기 아날로그 모듈 중 임의 위치의 신호를 표시하는 제1 구성 신호와 상기 제2 구성 신호를 획득하고 상기 제1 구성 신호 및 상기 제2 구성 신호 중의 적어도 하나 이상에 의해 보상 신호를 상기 출력 노드로 제공하는 단계를 포함한다.
본 출원의 다른 일 실시예에 의하면, 보상 신호를 입력 노드 및 출력 노드가 포함된 아날로그 모듈로 제공하도록 구성된 보상 장치를 더 제공한다. 상기 보상 장치는,
상기 아날로그 모듈 중 임의 위치의 신호를 표시하는 제1 구성 신호를 획득하고 상기 제1 구성 신호에 의해 복수의 트랜스컨덕턴스 유닛을 그룹핑하여 상기 보상 신호를 상기 출력 노드로 제공하도록 구성되는 보상 모듈;을 포함한다.
본 출원의 다른 일 실시예에 의하면, 보상 신호를 입력 노드 및 출력 노드가 포함된 아날로그 모듈로 제공하도록 구성된 보상 장치를 더 제공한다. 상기 보상 장치는,
상기 아날로그 모듈의 작업정보를 검출하고 상기 작업정보에 의해 제2 구성 신호를 제공하도록 구성되는 제공 모듈;
상기 아날로그 모듈 중 임의 위치의 신호를 표시하는 제1 구성 신호와 상기 제2 구성 신호를 획득하고 상기 제1 구성 신호 및 상기 제2 구성 신호 중의 적어도 하나 이상에 의해 상기 보상 신호를 상기 출력 노드로 제공하도록 구성되는 보상 모듈을 포함한다.
본 출원의 다른 일 실시예에 의하면, 실행할 때 상기 임의 방법의 실시예의 단계를 수행하도록 구성된 컴퓨터 프로그램이 저장된 저장 매체를 더 제공한다.
본 출원의 다른 일 실시예에 의하면, 컴퓨터 프로그램이 저장된 메모리와, 상기 컴퓨터 프로그램을 실행하여 상기 임의 방법의 실시예의 단계를 수행하도록 구성된 프로세서를 포함하는, 전자장치를 더 제공한다.
여기서 설명한 첨부한 도면은 본 출원을 이해하기 위해 제공된 것으로서, 본 출원의 일부분에 속하며, 본 출원의 예시적 실시예 및 그 설명은 본 출원을 해석하기 위해 제공된 것이며, 본 출원에 대한 부적절한 한정에 속하지 않는다. 도면에서,
도 1은 본 발명의 실시예에 따른 보상 회로의 기능 개략도(I)이다.
도 2는 본 발명의 실시예에 따른 아날로그 모듈의 회로를 나타내는 개략도이다.
도 3은 본 발명의 실시예에 따른 선형성 보상 모듈의 회로를 나타내는 개략도(I)이다.
도 4는 본 발명의 실시예에 따른 선형성 보상 모듈의 회로를 나타내는 개략도(II)이다.
도 5는 본 발명의 실시예에 따른 캐스코드형 트랜스컨덕턴스 서브 유닛(Cascode-type transconductance sub unit)의 내부 구성도(I)이다.
도 6은 본 발명의 실시예에 따른 캐스코드형 트랜스컨덕턴스 서브 유닛의 내부 구성도(II)이다.
도 7은 본 발명의 실시예에 따른 공통 공통 게이트형(common-gate type) 트랜스컨덕턴스 서브 유닛의 내부 구성도이다.
도 8은 본 발명의 실시예에 따른 보상 방법의 플로우 차트(I)이다.
도 9는 본 발명의 실시예에 따른 보상 회로의 기능 개략도(II)이다.
도 10은 본 발명의 실시예에 따른 선형성 보상 모듈의 회로를 나타내는 개략도(III)이다.
도 11은 본 발명의 실시예에 따른 선형성 보상 모듈의 회로를 나타내는 개략도(IV)이다.
도 12는 본 발명의 실시예에 따른 보상 방법의 플로우 차트(II)이다.
도 13은 본 발명의 실시예에 따른 보상 장치의 블록도(I)이다.
도 14는 본 발명의 실시예에 따른 보상 장치의 블록도(II)이다.
이하 첨부한 도면을 참고하고 실시예를 결부하여 본 출원을 설명한다.
본 출원의 명세서 및 특허청구범위, 그리고 첨부한 도면 중의 용어 "제1", "제2"등은 유사한 대상을 구별하기 위해 사용된 것이지 특정한 순서 또는 선후 순서를 나타내기 위해 사용되는 것은 아님을 밝혀둔다.
실시예 1
본 실시예는 보상 회로를 제공하며, 도 1은 본 발명의 실시예에 따른 보상 회로의 기능 개략도(I)이다. 도 1에 도시된 바와 같이, 상기 보상 회로는,
입력 신호를 수신하도록 구성된 입력 노드(1022) 및 출력 신호를 출력하도록 구성된 출력 노드(1024)을 포함하는 아날로그 모듈(102);
아날로그 모듈(102) 중 임의 위치의 신호를 표시하는 제1 구성 신호를 획득하고, 상기 제1 구성 신호에 의해 그룹핑되어 보상 신호를 출력 노드(1024)로 제공하도록 구성된 복수의 트랜스컨덕턴스 유닛(1042, 도 3을 참조)을 포함하는 선형성 보상 모듈(104);을 포함한다.
아날로그 모듈(102)은 일반적으로 복수의 입력 노드(1022) 및 출력 노드(1024)를 포함한다. 도 1에 도시된 바와 같이, 아날로그 모듈(102)은 복수의 입력 노드(1022) 및 복수의 출력 노드(1024)로 구성되고, 복수의 입력 노드(1022)는 대응되는 입력 신호(X1) 내지 (Xn)를 수신하도록 각각 구성되고, 복수의 출력 노드(1024)는 대응되는 출력 신호(Y1) 내지 (Ym)를 출력하도록 각각 구성된다. 이와 상응하게, 선형성 보상 모듈(104)이 획득한 제1 구성 신호는 아날로그 모듈(102) 중 임의 위치의 신호이다. 도 1에 도시된 바와 같이, 상기 제1 구성 신호는 아날로그 모듈(102)의 입력 신호(X1~Xn), 또는 출력 신호(Y1~Ym), 또는 입력 노드와 출력 노드 사이의 프로세스 신호(Z1~Zn)를 표시할 수 있으며, 상기 입력 신호(X1~Xn), 출력 신호(Y1~Ym), 및 프로세스 신호(Z1~Zn) 간의 조합이 될 수도 있으며, 본 출원은 이에 대하여 한정하지 않는다.
상기 아날로그 모듈의 설계 목적 또는 역할에 따라 능동 RC 필터, 트랜스임피던스 증폭기 및 OTA 등과 같은 전자 디바이스를 입력 노드와 출력 노드 사이에 배치 또는 연결하여 상이한 광대역 아날로그 신호처리회로를 형성한다. 본 실시예는 OTA에 의한 광대역 아날로그 신호처리회로를 예로 들어 설명한다. 즉, OTA를 아날로그 모듈의 입력 노드와 출력 노드 사이에 설치하면 입력 노드는 입력 신호를 OTA에 제공하고, 출력 노드는 OTA의 출력 신호를 출력한다.
도 2는 본 발명의 실시예에 따른 아날로그 모듈의 회로를 나타내는 개략도이다. 도 2에 도시된 바와 같이, 아날로그 모듈(102)은 복수의 입력 노드를 포함하고, 복수의 입력 노드(1022)에 대응하여 제공되는 입력 신호는 각각 전압 신호(Vi1, Vi2...Vin)이고, 상기 복수의 입력 신호는 해당 입력 노드에 대응되는 브랜치 상의 부하(G11, G12...G1n)를 경과하여 OTA(1026, 도 2에서 도시된 GOTA)의 입력 단에 인가되고, OTA에서 전압신호가 전류신호로 전환된 후, OTA의 출력 단은 출력 신호(Vo)를 출력한다. 즉, OTA의 출력 단은 아날로그 모듈의 출력 노드(1024)를 이루고, OTA의 출력 신호는 출력 노드(1024)에 대응하여 출력된 출력 신호이다. 동시에, 아날로그 모듈(102)에서, OTA의 입력 단과 출력 단 사이에는 부하(G2)가 존재하고, OTA의 출력 단과 신호 접지 사이에는 출력 부하(G3)가 연결되어 있다. 본 실시예의 OTA는 본 기술분야의 일반적인 OTA 디바이스고이고, 본 기술분야의 기술자는 본 기술분야의 공지된 지식에 의해 OTA의 내부 회로 구성 및 신호의 처리 방식을 알 수 있으므로 본 출원은 이에 대해 중복하여 설명하지 않는다.
본 실시예의 선형성 보상 모듈(104)에서 획득된 제1 구성 신호는 아날로그 모듈(102) 중의 임의 위치의 신호이다. 도 1에서, 상기 제1 구성 신호는 아날로그 모듈(102)의 입력 신호(X1~Xn), 복수의 출력 노드(1024)에서 각각 출력되는 대응하는 출력 신호(Y1~Ym), 및 입력 노드와 출력 노드 사이의 프로세스 신호(Z1~Zn)를 나타낼 수 있으며, 상기 입력 신호(X1~Xn), 출력 신호(Y1~Ym), 프로세스 신호(Z1~Zn) 간의 조합이 될 수도 있다. 본 출원은 이에 대하여 한정하지 않는다. 도 2에 도시된 OTA 기반의 광대역 아날로그 신호처리회로를 예로 들어 설명한다. 제1 구성 신호는 도 2에서 도시된 아날로그 모듈(102) 중 임의 위치의 신호를 표시한다, 즉 상기 제1 구성 신호는 입력 신호(Vi1, Vi2, ..., Vin)일 수 있으며, 출력 신호(Vo)일 수도 있으며, 입력 노드와 출력 노드 사이의 부하(G11, G12...G1n)와 같은 임의 위치에 대응되는 프로세스 신호일 수도 있으며, 상기 입력 신호, 출력 신호 및 프로세스 신호 간의 조합이 될 수도 있다.
도 3은 본 발명의 실시예에 따른 선형성 보상 모듈의 회로를 나타내는 개략도(I)이다. 도 3에 도시된 바와 같이, 선형성 보상 모듈(104)는 Gc1, Gc2...Gcn, Gco와 대응되는 복수의 트랜스컨덕턴스 유닛(1042)를 포함한다. 선형성 보상 모듈은 제1 구성 신호에 따라 복수의 트랜스컨덕턴스 유닛을 그룹핑한다. 즉, 선형성 보상 모듈에서 보상 처리를 수행할 트랜스컨덕턴스 유닛의 개체 및 개수를 구성(Configure)하고 트랜스컨덕턴스 유닛의 조합에 따라 입력된 제1 구성 신호에 대해 트랜스컨덕턴스 처리하여 보상 신호를 출력하며, 또한 상기 보상 신호를 아날로그 모듈의 출력 노드로 제공하여 출력 신호를 보상한다. 도 3에 도시된 선형성 보상 모듈에서, 아날로그 모듈의 입력 노드의 입력 신호만을 제1 구성 신호로 할 때, 복수의 트랜스컨덕턴스 유닛 중의 Gc1, Gc2...Gcn만 개체로 구성하여 그룹을 형성한 후 신호에 대한 트랜스컨덕턴스 처리에 참여한다. 아날로그 모듈의 출력 노드의 출력 신호만을 제1 구성 신호로 할 때, 복수의 트랜스컨덕턴스 유닛 중의 Gco만 개체로 구성하여 신호에 대한 트랜스컨덕턴스 처리에 참여할 수 있다. 본 실시예의 선형성 보상 모듈은 제1 구성 신호가 입력 노드의 입력 신호와 출력 노드의 출력 신호의 조합인 경우를 예시하고, 복수의 트랜스컨덕턴스 유닛에서, Gc1, Gc2...Gcn은 각각 입력 노드에 인가된 입력 신호(Vi1, Vi2...Vin)와 대응되고, Gco은 출력 노드에 인가된 출력 신호(Vo)와 대응된다.
선형성 보상 모듈에서, 복수의 트랜스컨덕턴스 유닛들은 동일한 사이즈의 디바이스를 사용할 수 있으며, 다른 사이즈의 디바이스를 사용할 수도 있다. 복수의 트랜스컨덕턴스 유닛들이 동일한 사이즈의 디바이스를 사용하는 경우, 트랜스컨덕턴스 유닛의 개수를 구성하여 대응되는 그룹을 형성함으로써 제1 구성 신호에 대한 트랜스컨덕턴스 처리를 구현할 수 있다. 복수의 트랜스컨덕턴스 유닛들이 사이즈가 다른 디바이스를 사용하는 경우, 사이즈가 다른 디바이스로 인해 트랜스컨덕턴스 유닛의 트랜스컨덕턴스 크기가 다르게 되므로 이 경우에, 트랜스컨덕턴스 유닛의 개수를 구성(configure)하는 기초 상에, 제1 구성 신호 중 각각 다른 브랜치 상의 신호에 대하여, 디바이스 사이즈에 대응되는 트랜스컨덕턴스 유닛 개체를 구성(confiure)하여 해당 그룹을 형성한다. 선형성 보상 모듈이 제1 구성 신호를 구성하는 적합성을 더욱 증가시키기 위하여, 본 실시예의 선형성 보상 모듈은 디바이스 사이즈가 다른 트랜스컨덕턴스 유닛을 통해 구성된다. 즉, 도 3에서 도시된 선형성 보상 모듈에서, 서로 다른 트랜스컨덕턴스 유닛( Gc1, Gc2...Gcn, Gco)들은 사이즈가 다른 디바이스를 사용한다. 즉, 트랜스컨덕턴스 유닛(Gc1, Gc2...Gcn, Gco)중에 사이즈가 다른 디바이스를 이용한 트랜스컨덕턴스 유닛이 적어도 두 개 이상 존재하며, 복수의 트랜스컨덕턴스 유닛들은 사이즈가 다른 디바이스를 시용할 수 있으며, 복수의 트랜스컨덕턴스 유닛들의 일부에서만 사이즈가 다른 디바이스를 사용할 수도 있다. 본 출원은 이에 대하여 한정하지 않는다.
이하, 상기 선형성 보상 모듈에서 트랜스컨덕턴스 유닛들을 그룹핑하는 과정을 설명하기 위하여, 트랜스컨덕턴스 유닛의 보상 방식 및 트랜스컨덕턴스 유닛의 그룹핑하는 방식에 대해 설명한다.
본 실시예의 보상 회로에서, 아날로그 모듈의 출력 노드의 출력 신호(Vo)는 선형 성분과 비 선형 성분이 존재하며, 선형성 보상 모듈을 이용하여 출력 신호에 보상 신호를 제공하는 과정은, 상기 비 선형 성분에 대해 보상하는 과정이다. 일반적으로, 상기 비 선형 성분은 OTA의 입력 단의 입력 신호(Vx)의 진폭과 부의 상관관계가 존재한다. 따라서, OTA의 입력 단의 입력 신호(Vx)에 의해 비 선형 성분을 보상하는 보상 신호를 획득할 수 있다. 도 3에 도시된 선형성 보상 모듈의 회로 개략도에서, OTA의 입력 단의 입력 신호(Vx)는 아날로그 모듈의 입력 신호 및 출력 신호와 이하 관계를 갖는다.
Figure pct00001
상기 ic는 선형성 보상 모듈에서 제공된 보상 신호이고, n는 입력 노드의 개수이며, G1j는 부하(G1j)이고, G2 및 G3는 각각 부하(G2) 및 부하(G3)이며, Vij는 입력 신호(Vij)이고, Vo는 출력 신호(Vo)이며, GOTA는 OTA의 트랜스컨덕턴스이다. 본 실시예에서, 전류를 보상하기 위하여, ic는 다음 공식을 더 만족해야 한다.
Figure pct00002
상기 공식2는 선형성 보상 모듈이 선형성 보상을 수행하는 근거가 될 수 있다. 즉, 선형성 보상 모듈 중 트랜스컨덕턴스 유닛(Gc1, Gc2, ..., Gcn)사이의 그룹핑을 통해 입력 부분의 보상전류(G1jVij)을 제공하여 입력 신호 중 Vi1, Vi2, ..., Vin에 대응되는 비 선형 성분을 보상하고, 동시에 트랜스컨덕턴스 유닛(Gco)을 통해 출력 부분의 보상전류(G3Vo)를 제공하여 출력 신호(Vo)에 대응되는 비 선형 성분을 보상한다. 이에 따라, 선형성 보상 모듈의 구성을 통해 아날로그 모듈의 입력 신호와 출력 신호 중의 비 선형 성분을 보상할 수 있다.
상기 방식에 의해 보상전류를 확정한 후, 본 실시예는 이하 방식을 이용하여 트랜스컨덕턴스 유닛의 그룹을 확정하고 이에 따라 설정한다.
열거법(enumeration method): 선형성 보상 모듈 중의 복수의 트랜스컨덕턴스 유닛들의 가능한 그룹을 순차적으로 나열하고, 제1 구성 신호, 즉 아날로그 모듈의 입력 신호와 출력 신호를 상기 각각의 트랜스컨덕턴스 유닛의 그룹에 대입하고, 모든 그룹에 적용한다. 트랜스컨덕턴스 유닛의 상이한 그룹에서 출력되는 보상 신호를 순차적으로 시도하여, 그 중 선형성 보상 효과가 가장 우수한 트랜스컨덕턴스 유닛의 그룹을 획득하여 선형성 보상 모듈 중의 복수의 트랜스컨덕턴스 유닛의 그룹의 실제 구성으로 한다.
검색법: 아날로그 모듈에 대응되는 다른 구성 신호를 미리 테스트하여 각각의 구성 신호에 대응되는 보상 신호를 획득하고, 이를 통해 상기 보상 신호에 대응되는 트랜스컨덕턴스 유닛의 그룹을 확인한다. 아날로그 회로의 보상 처리 실무에서, 선형성 보상 모듈은 제1 구성 신호를 획득한 후, 상기 구성 신호와 트랜스컨덕턴스 유닛의 그룹 사이의 대응관계에 의해 현재 구성 신호에 대응되는 트랜스컨덕턴스 유닛의 그룹을 확정하고, 이에 따라 설정한다.
상기 두 방식은 본 실시예의 선형성 보상 모듈이 복수의 트랜스컨덕턴스 유닛의 그룹을 구성하는 과정에서 선택가능한 설정 방식이고, 본 실시예의 보상전류의 대응관계에 의해 트랜스컨덕턴스 유닛의 그룹을 구성하는 모든 방식은 본 출원의 보호 범위에 속하며, 본 출원은 이에 대하여 한정하지 않는다.
본 실시예의 보상 회로에 의하면, 보상 회로의 선형성 보상 모듈은 획득된 제1 구성 신호에 의해 상기 복수의 트랜스컨덕턴스 유닛의 그룹을 구성하여 보상 신호를 아날로그 모듈의 출력 노드로 제공한다. 여기서, 상기 제1 구성 신호는 상기 아날로그 모듈 중 임의 위치의 신호를 표시한다. 따라서, 상기 보상 회로는 관련 기술에서 선형성 보상 과정 중의 비 선형 요소 및 그 영향에 대해 전면적으로 고려하지 않아 선형성 보상의 편차가 큰 문제를 해결함으로써 선형성 보상 기술의 신뢰도를 향상시키는 효과에 도달했다.
본 실시예에서, 상기 보상 회로 중의 선형성 보상 모듈은 한편으로 아날로그 모듈의 입력 신호와 출력 신호를 인가받고, 이에 따라 보상전류를 아날로그회로 중의 OTA의 출력 신호로 제공하여 보상하므로 OTA 입력 단의 진폭을 감소하고 출력 단의 출력 신호의 선형성을 증가시켰다. 이에 따라, 아날로그 회로에서 OTA를 설계하는 과정에 OTA의 이득과 대역폭에 대해 심각하게 고려할 필요가 없으므로 OTA 설계의 성능 요구와 원가를 간접적으로 감소시켰다. 다른 한편으로, 본 실시예의 선형성 보상 모듈은 고정된 트랜스덕턴스 크기에 제한되지 않고, 아날로그 회로 중의 구성 신호에 따라 대응되는 트랜스컨덕턴스 유닛을 그룹핑할 수 있다. 따라서, 상기 선형성 보상 모듈은 서로 다른 대역폭 모드, 서로 다른 주파수 성분의 아날로그 모듈에 적용할 수 있으므로 상기 대역폭 모드 및 주파수 성분에 따른 아날로그 모듈에 대응하는 선형성 보상의 신뢰도를 현저하게 향상시킬 수 있다. 동시에 선형성 보상 모듈은 구성 가능성 또는 적합성을 구비할 수 있다.
일 대안적 실시예에서, 선형성 보상 모듈(104)의 각각의 트랜스컨덕턴스 유닛(1042)는 서로 병렬로 연결된 복수의 트랜스컨덕턴스 서브 유닛(10422)를 포함한다. 여기서, 복수의 트랜스컨덕턴스 유닛(1042)와 복수의 트랜스컨덕턴스 서브 유닛(10422)는, 제1 구성 신호를 획득하고 제1 구성 신호에 의해 복수의 트랜스컨덕턴스 유닛(1042)의 그룹 및 트랜스컨덕턴스 유닛(1042)의 복수의 트랜스컨덕턴스 서브 유닛(10422)의 그룹을 구성하여 보상 신호를 출력 노드(1024)로 제공하도록 구성된다.
도 4는 본 발명의 실시예에 따른 선형성 보상 모듈의 회로를 나타내는 개략도(II)이다. 도 4에 도시된 바와 같이, 모든 트랜스컨덕턴스 유닛(1042)는 복수의 트랜스컨덕턴스 서브 유닛(10422)이 병렬로 연결하여 구성된다. 트랜스컨덕턴스 유닛(Gc1)를 예로 들면, 상기 트랜스컨덕턴스 유닛(Gc1)은 복수의 서로 병렬로 연결된 트랜스컨덕턴스 서브 유닛(Gc1,1, Gc1,2, ..., Gc1,m1)을 포함한다. 상기 선형성 보상 모듈은 제1 구성 신호에 의해 복수의 트랜스컨덕턴스 유닛과 트랜스컨덕턴스 유닛 중의 복수의 트랜스컨덕턴스 서브 유닛을 그룹핑한다. 즉, 선형성 보상 모듈이 2차원적 구성임을 표시하며, 제1 차원은 트랜스컨덕턴스 유닛의 개체 및 개수를 구성하는 것을 표시하고, 제2 차원은 제1 차원에서 트랜스컨덕턴스 유닛의 개체 및 개수를 구성한 기초 상에 트랜스컨덕턴스 유닛 내부의 트랜스컨덕턴스 서브 유닛의 개체 및 개수를 구성하는 것을 표시한다. 상기 개체 및 개수 별로 구성된 트랜스컨덕턴스 유닛 및 각각의 트랜스컨덕턴스 유닛 중의 개체 및 개수 별로 구성된 트랜스컨덕턴스 서브 유닛이 신호에 대한 트랜스컨덕턴스 처리에 참여할 경우, 신호에 대해 트랜스컨덕턴스 처리 결과가 다르게 형성할 수 있다.
각각의 트랜스컨덕턴스 유닛인 경우, 트랜스컨덕턴스 유닛 내부의 복수의 트랜스컨덕턴스 서브 유닛들은 병렬로 연결되므로 동일한 트랜스컨덕턴스 유닛에 서로 다른 개체 및 개수의 트랜스컨덕턴스 서브 유닛을 구성하여 상기 트랜스컨덕턴스 유닛의 트랜스컨덕턴스 크기를 조절하도록 한다. 따라서, 상기 실시예에서 트랜스컨덕턴스 유닛들이 사이즈가 다른 디바이스를 사용하는 경우는, 각각의 트랜스컨덕턴스 유닛 내부의 트랜스컨덕턴스 서브 유닛에 대한 개체 및 개수를 구성하여 구현될 수 있다. 즉 제1 구성 신호 의해 각각의 트랜스컨덕턴스 유닛 내부의 트랜스컨덕턴스 서브 유닛의 개체 및 개수를 구성할 수 있다.
상응하게, 동일한 트랜스컨덕턴스 유닛 중 각각의 트랜스컨덕턴스 서브 유닛들은 동일한 사이즈의 디바이스를 사용할 수 있으며, 다른 사이즈의 디바이스를 사용할 수도 있다. 복수의 트랜스컨덕턴스 서브 유닛들이 동일한 사이즈의 디바이스를 사용하는 경우, 트랜스컨덕턴스 서브 유닛의 개수를 구성(congigure)하여 대응하는 그룹을 형성하여 제1 구성 신호에 대한 트랜스컨덕턴스 처리를 구현할 수 있다. 복수의 트랜스컨덕턴스 서브 유닛들이 사이즈가 다른 디바이스를 사용한 경우, 트랜스컨덕턴스 서브 유닛이 사이즈가 다른 디바이스를 사용하므로 트랜스컨덕턴스 서브 유닛의 트랜스컨덕턴스 크기가 다르다. 이 경우, 트랜스컨덕턴스 서브 유닛의 개수를 구성한 기초 상에, 제1 구성 신호에 따라 대응되는 디바이스 사이즈의 트랜스컨덕턴스 서브 유닛의 개체를 구성(configure)하여 대응하는 그룹을 형성한다. 선형성 보상 모듈이 제1 구성 신호를 구성하는 적합성을 더욱 증가시키기 위하여, 본 대안적 실시예의 선형성 보상 모듈에서 각각의 트랜스컨덕턴스 유닛 내의 복수의 트랜스컨덕턴스 서브 유닛들은 사이즈가 다른 디바이스를 사용할 수 있으며, 도 4에서 도시된 선형성 보상 모듈에서, 트랜스컨덕턴스 유닛(Gc1)를 예로 들어 설명한다. 여기서, 상기 트랜스컨덕턴스 유닛(Gc1)은 복수의 트랜스컨덕턴스 서브 유닛(Gc1,1, Gc1,2...Gc1,m1)이 포함하고, Gc1는 사이즈가 다른 디바이스를 사용한 트랜스컨덕턴스 서브 유닛이 적어도 두개 이상 존재하며, 복수의 트랜스컨덕턴스 서브 유닛들은 사이즈가 다른 디바이스를 사용할 수 있고, 복수의 트랜스컨덕턴스 서브 유닛들은 일부에서만 사이즈가 다른 디바이스를 사용할 수도 있다. 본 출원은 이에 대하여 한정하지 않는다.
상기 복수의 트랜스컨덕턴스 서브 유닛들의 디바이스 사이즈가 동일하는지 여부와 상관없이 트랜스컨덕턴스 유닛들은 다른 개수의 트랜스컨덕턴스 서브 유닛을 병렬로 연결하여 다른 트랜스컨덕턴스 크기의 트랜스컨덕턴스 유닛을 형성할 수 있다. 따라서, 상기 대안적 실시예의 선형성 보상 모듈은 다차원 구성을 통해 상기 선형성 보상 모듈의 적합성을 현저하게 향상시킬 수 있다.
본 대안적 실시예에서, 사로 다른 트랜스컨덕턴스 서브 유닛으로 구성된 복수의 다차원 구성을 도입한 후, 트랜스컨덕턴스 유닛은 보상 방식 및 트랜스컨덕턴스 유닛의 그룹을 구성하는 방식을 실행하여, 상기 실시예에서 선형성 보상 모듈이 트랜스컨덕턴스 유닛을 구성(configure)하는 기초 상에 각각의 트랜스컨덕턴스 유닛 내의 복수의 트랜스컨덕턴스 서브 유닛을 다시 구성(configure)한다.
보상전류를 구성하는 과정에, 여전히 상기 공식2를 선형성 보상 모듈이 선형성 보상을 수행하는 근거로 할 수 있으며, 선형성 보상 모듈 중 트랜스컨덕턴스 유닛(Gc1, Gc2, ..., Gcn, Gco)들의 그룹핑을 통해 입력 단의 보상전류(G1jVij)를 제공하여 입력 신호 중 Vi1, Vi2, ..., Vin에 대응되는 비 선형 성분을 보상하는 기초 상에, 각 트랜스컨덕턴스 유닛 중의 복수의 트랜스컨덕턴스 서브 유닛을 그룹핑하여 상기 트랜스컨덕턴스 유닛에 대응되는 입력 신호의 비 선형 성분을 더욱 효율적으로 보상할 수 있다. 예를 들어, 트랜스컨덕턴스 유닛(Gc1) 중의 복수의 트랜스컨덕턴스 서브 유닛(Gc1,1, Gc1,2, ..., Gc1,m1) 사이는 입력 신호(Vi1)의 수치에 의해 대응되는 그룹을 결정하고, 이에 따라 트랜스컨덕턴스 유닛(Gc1)이 상기 그룹에 의해 대응되는 트랜스컨덕턴스 크기를 형성하도록 함으로써 입력 신호(Vi1)를 보상한다. 이와 같이 적용하면, 각각의 트랜스컨덕턴스 유닛(Gc1, Gc2, ..., Gcn, Gco)는 모두 내부 트랜스컨덕턴스 서브 유닛을 그룹핑하여 보상받을 수 있다.
상응하게, 상기 방식에 의해 보상전류를 확정한 후, 본 대안적 실시예에서 트랜스컨덕턴스 유닛의 그룹을 확정하여 구성할 때 상기 실시예의 방식을 여전히 사용할 수 있는데, 예를 들면 다음과 같다.
열거법: 선형성 보상 모듈 중의 복수의 트랜스컨덕턴스 유닛 및 트랜스컨덕턴스 유닛 내의 복수의 트랜스컨덕턴스 서브 유닛들의 가능한 그룹을 순차적으로 나열하고, 제1 구성 신호 즉 아날로그 모듈의 입력 신호와 출력 신호를 상기 각각의 그룹에 대입하고, 모든 그룹에 적용하여 그룹별로 출력되는 보상 신호를 순차적으로 시도함으로써 그 중 선형성 보상 효과가 가장 우수한 그룹을 획득하여 선형성 보상 모듈 중의 복수의 트랜스컨덕턴스 유닛의 그룹 및 트랜스컨덕턴스 유닛 내의 복수의 트랜스컨덕턴스의 서브 유닛 그룹의 실제 구성으로 한다.
검색법: 아날로그 모듈에 대응되는 다른 구성 신호를 미리 테스트하여 각각의 구성 신호에 해당되는 보상 신호를 획득하고, 이에 따라 상기 보상 신호에 해당되는 복수의 트랜스컨덕턴스 유닛 및 트랜스컨덕턴스 유닛 내의 복수의 트랜스컨덕턴스 서브 유닛의 그룹을 확인한다. 아날로그 회로의 보상 처리 실무에서, 선형성 보상 모듈은 제1 구성 신호를 획득한 후, 상기 구성 신호와 복수의 그룹 사이의 대응 관계에 의해 현재 구성 신호에 대응되는 복수의 트랜스컨덕턴스 유닛 및 트랜스컨덕턴스 유닛 중 복수의 트랜스컨덕턴스 서브 유닛의 그룹을 확정하고, 이에 따라 구성한다.
상기 대안적 실시예에서, 트랜스컨덕턴스 유닛의 구성은, 선형성 보상 모듈이 제1 구성 신호에 의해 설정되는 과정에 다차원으로 설정되도록 하므로 구성의 적합성을 향상시켜 선형성 보상 모듈이 아날로그 모듈별로 대응되는 선형성 보상에 대한 효율성과 신뢰도를 현저하게 향상시킬 수 있다.
일 대안적 실시예에서, 트랜스컨덕턴스 서브 유닛(10422)는 트랜스컨덕턴스 트랜지스터(108) 및 바이어스 트랜지스터(110)를 포함한다. 여기서, 트랜스컨덕턴스 트랜지스터(108)의 게이트 전극은 제1 구성 신호를 획득하도록 구성되고, 트랜스컨덕턴스 트랜지스터(108)의 드레인 전극은 신호를 바이어스 트랜지스터(110)의 소스 전극으로 제공하도록 구성된다. 바이어스 트랜지스터(110)의 게이트 전극은 바이어스 신호를 획득하도록 구성되고, 바이어스 트랜지스터(110)의 드레인 전극은 보상 신호를 제공하도록 구성된다.
트랜스컨덕턴스 트랜지스터(108)와 바이어스 트랜지스터(110)은 모두 PMOS 트랜지스터를 사용할 수 있거나, 또는 트랜스컨덕턴스 트랜지스터(108)와 바이어스 트랜지스터(110)은 모두 NOMS 트랜지스터를 사용할 수 있다.
상기 트랜스컨덕턴스 트랜지스터와 바이어스 트랜지스터는 캐스코드형 트랜스컨덕턴스 서브 유닛을 구성한다. 도 5는 본 발명의 실시예에 따른 캐스코드형 트랜스컨덕턴스 서브 유닛(cascode transconductance subunit)의 내부 구성도(I)이다. 도 5에 도시된 바와 같이, 트랜스컨덕턴스 트랜지스터(Ma)와 바이어스 트랜지스터(Mb)은 모두 NMOS 트랜지스터를 사용하고, 트랜스컨덕턴스 트랜지스터(Ma)의 게이트 전극은 트랜스컨덕턴스 서브 유닛의 입력 단으로서, 제1 구성 신호를 획득한다. 도 5에서 Vi는 제1 구성 신호를 표시하고, 트랜스컨덕턴스 트랜지스터(Ma)의 드레인 전극은 신호를 바이어스 트랜지스터(Mb)의 소스 전극으로 제공하도록 구성되고, 트랜스컨덕턴스 트랜지스터(Ma)의 소스 전극은 접지 신호를 획득하도록 구성된다. 바이어스 트랜지스터(Mb)의 게이트 전극은 바이어스 신호(Vb)를 획득하도록 구성되고, 바이어스 트랜지스터(Mb)의 드레인 전극은 보상 신호를 제공하도록 구성된다. 상기 바이어스 트랜지스터(Mb)의 게이트 전극이 획득한 바이어스 신호(Vb)는 직류 바이어스 모듈(112)에 의해 제공되고, 상기 직류 바이어스 모듈은 아날로그 모듈에 의해 제공되는 바, 즉 아날로그 모듈 중의 프로세스 신호를 바이어스 신호로 하여 바이어스 트랜지스터로 제공할 수 있고 또한 별도로 설치된 직류 바이어스 모듈을 사용할 수 있는 바, 즉 바이어스 트랜지스터의 바이어스 신호에 하나의 회로 모듈을 별도로 제공할 수 있다. 본 출원은 이에 대하여 한정하지 않는다. 도 6은 본 발명의 실시예에 따른 캐스코드형 트랜스컨덕턴스 서브 유닛의 내부 구성도(II)이다. 도 6에 도시된 바와 같이, 트랜스컨덕턴스 트랜지스터(Ma)와 바이어스 트랜지스터(Mb)는 PMOS 트랜지스터를 사용한다. 이 경우, 트랜스컨덕턴스 트랜지스터(Ma)와 바이어스 트랜지스터(Mb) 사이의 연결방식은 트랜스컨덕턴스 트랜지스터(Ma)와 바이어스 트랜지스터(Mb)가 NMOS 트랜지스터를 사용하는 경우와 대응되므로 여기서 중복하여 설명하지 않는다.
이하, 상기 캐스코드형 트랜스컨덕턴스 서브 유닛의 작동 방식을 설명하기 위해, 상기 캐스코드형 트랜스컨덕턴스 서브 유닛의 작동 원리에 대해 설명한다.
상기 도 5 또는 도 6에 도시된 캐스코드형 트랜스컨덕턴스 서브 유닛에서, 트랜스컨덕턴스 트랜지스터(Ma)는 선형 영역에서 작동하고, 바이어스 트랜지스터(Mb)는 포화 영역에서 작동하다. 트랜스컨덕턴스 트랜지스터의 트랜스컨덕턴스와 상기 트랜스컨덕턴스 트랜지스터의 드레인-소스 전압은 대체로 선형 관계를 나타내는 바, 즉 gm
Figure pct00003
KVDS이다. 여기서, gm는 트랜스컨덕턴스 트랜지스터(Ma)의 트랜스컨덕턴스이고, VDS는 트랜스컨덕턴스 트랜지스터(Ma)의 드레인-소스 전압이며, K는 트랜스컨덕턴스 트랜지스터(Ma) 공정 및 사이즈 파라미터이다. 이로부터 트랜스컨덕턴스 트랜지스터와 바이어스 트랜지스터의 사이즈가 변화하지 않는 전제하에서, 바이어스 트랜지스터의 게이트 전극에 바이어스 신호(Vb, 바이어스 전압)를 인가하므로 Vb를 통해 트랜스컨덕턴스 트랜지스터의 드레인-소스 전압과 트랜스컨덕턴스를 대응되게 변화시켜 대응되는 보상 전류를 생성할 수 있다. 본 실시예에서, 바이어스 전압(Vb)은 가변 전압으로 설정할 수도, 고정 전압으로 설정할 수도 있다. 트랜스컨덕턴스 트랜지스터와 바이어스 트랜지스터의 사이즈는 아날로그 회로의 실제 상태에 따라 미리 구성할 수도, 가변 사이즈로 설계할 수도 있다.
일 대안적 실시예에서, 트랜스컨덕턴스 서브 유닛은 입력 단, 출력 단, 및 입력 단과 출력 단 사이에 설치된 전류 미러(114)를 포함한다. 여기서, 출력 단은 보상 신호를 제공하도록 구성된다.
입력 단은 PMOS 트랜지스터(116) 및 NMOS 트랜지스터(118)를 포함한다. 여기서, PMOS 트랜지스터(116)의 소스 전극은 NMOS 트랜지스터(118)의 소스 전극과 서로 연결되고, PMOS 트랜지스터(116)의 소스 전극 및 NMOS 트랜지스터(118)의 소스 전극은 제1 구성 신호를 획득하도록 구성되고, PMOS 트랜지스터(116)의 게이트 전극은 제1 바이어스 신호를 획득하도록 구성되고, NMOS 트랜지스터(118)의 게이트 전극은 제2 구성 신호를 획득하도록 구성되고, PMOS 트랜지스터(116)의 드레인 전극 및 NMOS 트랜지스터(118)의 드레인 전극은 신호를 전류 미러(114)로 제공하도록 구성된다.
상기 트랜스컨덕턴스 트랜지스터와 바이어스 트랜지스터는 공통 게이트형 트랜스컨덕턴스 서브 유닛을 구성한다. 도 7은 본 발명의 실시예에 따른 공통 게이트 전극형 트랜스컨덕턴스 서브 유닛의 내부 구성도이다. 도 7에 도시된 바와 같이, 공통 게이트 전극형 트랜스컨덕턴스 서브 유닛의 입력 단은 두 개의 입력 트랜지스터 Mp와 Mn를 포함한다. 여기서, 입력 트랜지스터(Mp)는 PMOS 트랜지스터를 사용하고, 입력 트랜지스터(Mn)는 NMOS 트랜지스터를 사용한다. 입력 트랜지스터(Mp)의 소스 전극은 입력 트랜지스터Mn의 소스 전극과 서로 연결되고, 동시에 입력 신호 즉 본 실시예의 제1 구성 신호를 인가하는데 사용된다. 입력 트랜지스터(Mp)의 게이트 전극 및 입력 트랜지스터(Mn)의 게이트 전극은 각각 바이어스 신호를 연결하는데 사용된다. 여기서, 입력 트랜지스터(Mp)의 게이트 전극은 제1 바이어스 신호(Vbn)를 획득하고, 입력 트랜지스터(Mn)의 게이트 전극은 제2 바이어스 신호(Vbp)를 획득하고 상기 입력 트랜지스터(Mp) 및 입력 트랜지스터(Mn)의 드레인 전극이 대응되는 전류 미러 모듈에 각각 연결되므로 제1 바이어스 신호(Vbn)와 제2 바이어스 신호(Vbp)는 전류 미러 모듈을 거쳐 출력된다.
이하, 상기 공통 게이트형 트랜스컨덕턴스 서브 유닛의 작동 방식을 추가 설명하기 위하여, 상기 공통 게이트형 트랜스컨덕턴스 서브 유닛의 작동 원리에 대하여 추가 설명한다.
입력 트랜지스터(Mn)를 예로 들면, Mn의 트랜스컨덕턴스는 게이트-소스 전극과 연결되는 제2 바이어스 전압(Vbp)과 대체로 선형관계 즉, gm
Figure pct00004
K(VGS-VTH)를 이룬다, 여기서, K는 MOS 트랜지스터 공정 및 사이즈 파라미터이고, VGS는 MOS 트랜지스터의 게이트-소스 전압이고, VTH는 MOS 트랜지스터의 임계 전압이다. 입력 신호, 즉 Mn의 소스 전극에 인가되는 전압이 변경되면 VGS도 따라서 변하게 되는데, Mn의 트랜스컨덕턴스와 드레인 전극에 제공된 보상전류도 대응하여 변경되며 상기 보상전류는 전류 미러를 통해 출력 단으로 미러링된 후 출력할 수 있다. 본 실시예에서, 입력 트랜지스터(Mn)와 입력 트랜지스터(Mp)의 사이즈, 즉 상기 K는 아날로그 회로의 실제 상태에 의해 미리 설정할 수 있으며, 보상전류에 대한 제어 능력을 높이기 위해 가변 사이즈로 설계할 수도 있다.
일 대안적 실시예에서, 제1 구성 신호는 입력 신호, 출력 신호, 및 아날로그 모듈 중 입력 노드와 출력 노드 사이의 임의 위치의 프로세스 신호를 포함한다.
제1 구성 신호는 상기 입력 신호, 출력 신호 및 프로세스 신호 들의 조합이 될 수 있다. 본 실시예에서 입력 신호 및 출력 신호를 제1 구성 신호로 사용하는 것을 예로 들어 설명한다. 여기서, 중복하여 설명하지 않는다.
일 대안적 실시예에서, 제1 구성 신호가 입력 신호인 경우, 복수의 트랜스컨덕턴스 유닛은, 트랜스컨덕턴스 유닛마다 하나의 입력 노드의 입력 신호를 획득하도록 구성된다.
상기 트랜스컨덕턴스 유닛은, 각 회선의 입력 신호 중의 비 선형 성분을 보상하도록 제1 구성 신호의 개수와 대응할 수 있다.
실시예 2
본 실시예는 상기 실시예 1 및 실시예 1에 대응되는 대안적 실시예의 보상 회로를 포함하는 보상 칩을 더 제공한다. 본 실시예에 따른 보상 칩 중의 보상 회로의 기술적 해결수단은 실시예 1의 보상 회로와 대응되므로 중복하여 설명하지 않는다.
실시예 3
본 실시예는 보상 신호를 입력 노드 및 출력 노드가 포함된 아날로그 모듈로 제공하는 보상 방법을 더 제공한다. 도 8은 본 발명의 실시예에 따른 보상 방법의 플로우 차트(I)이다. 도 8에 도시된 바와 같이, 상기 보상 방법은 다음 단계를 포함한다.
S302: 선형성 보상 모듈에서 제1 구성 신호를 획득하고 제1 구성 신호에 의해 복수의 트랜스컨덕턴스 유닛을 그룹핑하여 보상 신호를 출력 노드로 제공한다. 여기서, 제1 구성 신호는 아날로그 모듈 증 임의 위치의 신호를 표시한다.
본 실시예의 보상 방법에 의하면, 획득된 제1 구성 신호에 의해 상기 복수의 트랜스컨덕턴스 유닛을 그룹핑하여 보상 신호를 아날로그 모듈의 출력 노드로 제공할 수 있다. 여기서 상기 제1 구성 신호는 상기 아날로그 모듈 중 임의 위치의 신호를 표시한다. 그러므로 상기 보상 방법은 관련 기술에서 선형성 보상 과정 중의 비 선형 요소 및 그 영향에 대해 전면적으로 고려하지 않아 선형성 보상의 편차가 큰 문제를 해결함으로써 선형성 보상 기술의 신뢰도를 향상시키는 효과에 도달했다.
본 실시예의 보상 방법의 기타 기술적 해결수단은 실시예 1 및 실시예 1과 대응하는 대안적 실시예의 보상 회로의 기술적 해결수단과 대응되므로 중복하여 설명하지 않는다.
상기 실시 형태의 설명을 통해, 본 기술분야의 기술자는 상기 실시예의 방법에 따라 소프트웨어와 일반 하드웨어 플랫폼의 통합 방식으로 구현할 수 있음을 알 수 있다. 물론, 하드웨어를 통해 구현할 수도 있다. 이러한 이해를 기반으로, 본 출원의 기술적 해결수단은 소프트웨어 제품의 형식으로 구현될 수 있으며, 상기 컴퓨터 소프트웨어 제품은 저장 매체[예컨대, 리드온리 메모리/랜덤 액세스 메모리 （Read-Only Memory/Random Access Memory, ROM/RAM）, 자기 디스크, 광 디스크]에 저장되고, 하나의 단말기(휴대폰, 컴퓨터, 서버, 또는 네트워크 설비 등)에서 본 출원의 실시예에 따른 복수의 방법을 실행하도록 하는 복수의 명령을 포함한다.
실시예 4
본 실시예는 보상 회로를 더 제공한다. 도 9는 본 발명의 실시예에 따른 보상 회로의 기능 개략도(II)이다. 도 9에 도시된 바와 같이, 상기 보상 회로는, 입력 신호를 수신하도록 구성된 입력 노드(4022)와, 출력 신호를 출력하도록 구성된 출력 노드(4024)를 포함하는 아날로그 모듈(402); 아날로그 모듈(402)의 작업정보를 검출하고 작업정보에 의해 제2 구성 신호를 제공하도록 구성된 검출 모듈(404); 아날로그 모듈 중 임의 위치의 신호를 표시하는 제1 구성 신호와 제2 구성 신호를 획득하고 제1 구성 신호 및/또는 제2 구성 신호에 의해 보상 신호를 출력 노드로 제공하는 선형성 보상 모듈(406)을 포함한다.
아날로그 모듈(402)는 일반적으로 복수의 입력 노드(4022) 및 출력 노드(4024)를 포함한다. 도 9에 도시된 바와 같이, 아날로그 모듈(402)는 복수의 입력 노드(4022) 및 복수의 출력 노드(4024)로 구성되고, 복수의 입력 노드(4022)는 대응되는 입력 신호 (X1) 내지 (Xn)를 수신하도록 각각 구성되고, 복수의 출력 노드(4024)는 대응되는 출력 신호 (Y1) 내지 (Ym)를 출력하도록 각각 구성된다. 상기 아날로그 모듈의 설계 목적 또는 역할에 따라 입력 노드와 출력 노드 사이에 능동 RC 필터, 트랜스임피던스 증폭기 및 OTA 등과 같은 전자 디바이스를 배치 또는 연결하여 광대역 아날로그 신호처리회로를 형성한다. 본 출원은 이에 대하여 한정하지 않는다. 본 실시예는 OTA에 의한 광대역 아날로그 신호처리회로를 예로 들어 설명한다. 즉, 아날로그 모듈에서 OTA를 입력 노드와 출력 노드 사이에 설치하고, 입력 노드는 입력 신호를 OTA로 제공하고, 출력 노드는 OTA의 출력 신호를 출력한다.
상기 검출 모듈(404)은 아날로그 모듈(402)의 작업정보를 검출한다. 일 대안적 실시예에서, 상기 아날로그 모듈(402)의 작업정보는 공정 정보, 전압 정보, 온도 정보, 주파수 정보 중의 하나를 포함한다. 여기서, 공정 정보는 본 실시예의 보상 회로의 MOS트랜지스터 공정 정보를 표시하고, 전압 정보는 본 실시예의 보상 회로의 전원 전압 정보를 표시하고, 온도 정보는 본 실시예의 보상 회로의 작업 온도 또는 환경 온도 정보를 표시하고, 주파수 정보는 본 실시예의 보상 회로의 주파수 성분 정보를 표시한다. 상기 검출 모듈은 통합된 모듈이 될 수 있고, 보상 회로의 전원 전압 정보를 검출하는 전압 센서, 보상 회로의 작업 온도 또는 환경 온도를 검출하는 온도 센서 등과 같은 독립적으로 설치된 복수의 검출 유닛이 될 수 있다. 본 출원은 상기 검출 모듈의 유형에 대하여 한정하지 않으며, 아날로그 회로 중 대응되는 정보를 검출할 수 있는 디바이스의 유형 또는 구조 레이아웃이면 모두 검출 모듈로 사용될 수 있다.
검출 모듈(404)은 상기 작업정보를 획득한 후, 상기 작업정보에 대해 부호화, 패키징 등과 같은 처리를 수행하여 대응하는 제2 구성 신호를 획득할 수 있다. 상기 대안적 실시예의 작업정보는 공정 정보, 전압 정보, 온도 정보, 주파수 정보 중의 하나를 포함할 경우, 공정 정보는 해당 공정 설정 정보를 생성할 수 있고, 전압 정보는 해당 전압 설정 정보를 생성할 수 있고, 온도 정보는 해당 온도 설정 정보를 생성할 수 있고, 주파수 정보는 해당 주파수 설정 정보를 생성할 수 있다. 검출 모듈은 상기 제2 구성 신호를 획득한 후, 상기 제2 구성 신호를 선형성 보상 모듈로 제공할 수 있다. 도 9에 도시된 바와 같이, 검출 모듈은 아날로그 모듈의 공정 정보(Upi), 전압 정보(Uvi), 온도 정보(Uti), 주파수 정보(Ufi)를 획득하여 해당되는 공정 설정 정보(Upo), 전압 설정 정보(Uvo), 온도 설정 정보(Uto), 주파수 설정 정보(Ufo)를 생성하고, 상기 공정 설정 정보(Upo), 전압 설정 정보(Uvo), 온도 설정 정보(Uto), 주파수 설정 정보(Ufo)를 일괄적으로 제2 구성 신호로서 선형성 보상 모듈로 발송한다.
선형성 보상 모듈(406)은 한편으로는 상기 검출 모듈(404)에서 제공되는 제2 구성 신호를 획득할 수 있고, 다른 한편으로는 아날로그 모듈(402)에서 제공되는 제1 구성 신호를 획득할 수도 있다. 선형성 보상 모듈이 획득한 제1 구성 신호는 아날로그 모듈(402) 중 임의 위치의 신호이다. 도 9에 도시된 바와 같이, 상기 제1 구성 신호는 아날로그 모듈의 입력 신호(X1~Xn), 또는 출력 신호(Y1~Ym), 또는 입력 노드와 출력 노드 사이의 프로세스 신호(Z1~Zn)를 표시할 수 있고, 상기 입력 신호(X1~Xn), 출력 신호(Y1~Ym), 및 프로세스 신호(Z1~Zn) 들의 조합일 수도 있다. 본 출원은 이에 대하여 한정하지 않는다. 선형성 보상 모듈은 상기 제1 구성 신호와 제2 구성 신호를 획득하고, 획득된 보상 신호에 의해 상기 보상 신호를 아날로그 모듈의 출력 노드로 제공할 수 있다.
아날로그 모듈의 작업정보에서 공정 정보, 온도 정보 등은 모두 아날로그 모듈이 작업개시한 후 생성하게 되며, 아날로그 모듈의 작업환경에 따라 변화한다. 이에 따라 아날로그 모듈은 작업개시 초기에 일반적으로 작업정보를 검출할 수 없거나, 또는 검출된 작업정보가 정확하지 않다. 이 경우에, 선형성 보상 모듈은 단지 제1 구성 신호에 의해 보상 신호를 획득할 수 있다. 아날로그 모듈이 안정적인 작업 상태인 경우, 선형성 보상 모듈은 제1 구성 신호와 제2 구성 신호에 의해 보상 신호에 대한 획득을 동시에 수행할 수 있다. 또한, 선형성 보상 모듈은 아날로그 모듈의 작업정보에 대해서만 선형성 보상을 독립적으로 진행할 수도 있는데, 즉 제2 구성 신호에 의해서만 보상 신호를 획득할 수 있다.
상기 선형성 보상 모듈이 제1 구성 신호 및/또는 제2 구성 신호에 의해 보상 신호를 획득하는 과정을 설명하기 위해, 이하에서는 보상 신호의 획득 방식에 대하여 설명한다.
열거법: 제1 구성 신호 및/또는 제2 구성 신호를 선형성 보상 모듈에 대입하고, 선형성 보상 모듈 내 모든 가능한 보상 방식을 이용하여 제1 구성 신호 및/또는 제2 구성 신호에 대응되는 보상 신호를 계산하고, 그 중 보상효과가 가장 우수한 보상 신호를 실제 보상 신호로 사용하여 아날로그 모듈에 대하여 선형성 보상 처리를 진행한다.
검색법: 각각의 제1 구성 신호에 대응하여 보상할 보상 신호를 획득하도록 아날로그 모듈에 대응되는 입력/출력/프로세스 등 신호에 대해 미리 테스트하는 동시에 각각의 제2 구성 신호에 대응하여 보상할 보상 신호를 획득하도록 아날로그 모듈에 대응되는 작업정보에 대해 미리 테스트하여, 상기 보상 신호 별 선형성 보상 모듈의 보상 방식을 각각 확인한다. 아날로그 모듈의 보상 처리에서, 선형성 보상 모듈은 제1 구성 신호 및/또는 제2 구성 신호를 획득한 후, 상기 제1 구성 신호 및/또는 제2 구성 신호와 보상 신호 사이의 대응관계에 따라 현재 제1 구성 신호 및/또는 제2 구성 신호에 대응되는 선형성 보상 모듈의 보상 방식 및 이를 통해 제공되는 보상 신호를 확정하고, 아날로그 모듈에 대해 선형성 보상 처리를 진행한다.
상기 두 방식은 본 실시예의 선형성 보상 모듈이 제1 구성 신호 및/또는 제2 구성 신호에 의해 보상 신호를 획득하는 두 개의 대안적 실시예일 뿐, 보상 신호를 획득할 수 있는 기타 방식도 마찬가지로 선형성 보상 모듈의 작업방식 중 하나이며, 본 출원은 이에 대하여 한정하지 않는다.
본 실시예의 보상 회로에 의하면, 검출 모듈에서 아날로그 모듈의 작업 정보를 검출하고 작업정보에 의해 제2 구성 신호를 제공하여 선형성 보상 모듈에서 상기 제2 구성 신호 및 아날로그 모듈에서 제공된 제1 구성 신호에 의해 보상 신호를 획득하여 아날로그 모듈의 출력 노드로 제공하여 선형성 보상을 진행하도록 한다. 이에 따라, 상기 보상 방법은, 관련 기술에서 선형성 보상 과정 중의 비 선형 요소 및 그 영향에 대해 전면적으로 고려하지 않아 선형성 보상의 편차가 큰 문제를 해결함으로써 선형성 보상 기술의 신뢰도를 향상시키는 효과에 도달했다.
본 실시예의 보상 회로에서, 선형성 보상 모듈은 아날로그 모듈의 작업정보에 의해 얻은 제2 구성 신호를 이용하여 보상의 근거 중 하나로 사용하므로 선형성 보상 모듈에서 제공되는 보상 신호는 상기 아날로그 모듈의 작업정보에 대해 아날로그 모듈에서 형성된 비 선형 요소를 효율적으로 보상할 수 있다. 따라서, 본 실시예의 보상 회로는 아날로그 모듈의 공정 특성 등에 대하여 효율적으로 선형성 보상을 진행할 수 있으므로 선형성 보상의 신뢰도를 더욱 향상시킬 수 있다.
일 대안적 실시예에서, 선형성 보상 모듈(406)은, 제m번째 주기에서 제1 구성 신호 및/또는 제2 구성 신호를 획득하고 제1 구성 신호 및/또는 제2 구성 신호에 의해 제m 보상 신호를 제공하고; 제m+1번째 주기에서 제1 구성 신호 및 제2 구성 신호를 획득하고 제1 구성 신호 및 제2 구성 신호에 의해 제m+1 보상 신호를 제공하고; 상기 제m+1 보상 신호와 상기 제m 보상 신호 사이의 차이 값이 미리 설정된 범위 내에 있는 경우, 상기 제m 보상 신호를 상기 출력 노드로 제공하도록 구성된다.
상기 m는 정수이고, m의 값은 아날로그 모듈의 어느 한 작업주기를 표시한다. 즉, 아날로그 모듈의 어느 작업주기든 상기 대안적 실시예의 기술적 해결수단을 사용할 수 있다. m+1는 제m번째 주기의 다음 번째 주기를 표시하며, 예를 들어, 제m번째 주기가 제0번째 주기인 경우, 제m+1번째 주기는 제1번째 주기이다. 본 대안적 실시예는 m 값에 대하여 제한하지 않는다. 즉, 제m번째 주기가 제0번째 주기이고, 제m+1번째 주기가 제1번째 주기인 경우, m 값을 1로 다시 할당할 수 있는데, 즉 제m번째 주기가 제1번째 주기가 되고, 제m+1번째 주기가 제2번째 주기가 된다. 이를 통해 본 대안적 실시예의 기술적 해결수단이 아날로그 모듈의 작업주기에 따라 반복적으로 수행될 수 있음을 나타낸다.
이하, m이 0인 경우에 대하여 설명한다.
제0번째 주기, 즉 아날로그 모듈의 초기 작업 단계에서, 선형성 보상 모듈은 아날로그 모듈 중의 입력 신호 또는 출력 신호 등을 획득하여 제1 구성 신호로 하고, 상기 제1 구성 신호에 의해 보상 신호를 계산한다. 보상 신호의 계산 방식은 상기 실시예에 설명한 것과 같으므로 중복하여 설명하지 않는다. 이때, 제공된 보상 신호를 제0 보상 신호로 한다. 여기서 상기 제0 보상 신호는 선형성 보상 모듈에서 제공된 보상 신호의 초기값이 된다.
제1번째 주기, 즉 아날로그 모듈의 안정적인 작업상태에서, 검출 모듈은 공정 정보, 전압 정보, 온도 정보, 주파수 정보 등과 같은 아날로그 모듈의 작업정보를 검출하고, 부호화, 패키징 등 방식을 통해 대응되는 공정 설정 정보, 전압 설정 정보, 온도 설정 정보, 주파수 설정 정보와 같은 제2 구성 신호를 얻어 선형성 보상 모듈로 제공한다. 선형성 보상 모듈은 아날로그 모듈에서 제공된 제1번째 주기의 제1 구성 신호와 상기 제2 구성 신호에 의해 보상 신호를 다시 계산한다. 이때, 상기 보상 신호는 제1 보상 신호이다.
제1 보상 신호가 획득된 전제하에, 상기 제1 보상 신호를 제0 보상 신호와 비교하여 제1 보상 신호와 제0 보상 신호 사이의 차이 값이 미리 설정된 범위 내에 있는지 여부를 판단한다. 제1 보상 신호와 제0 보상 신호 사이의 차의 값은 선형성 보상 모듈이 제1번째 주기와 제0번째 주기에서 제공된 보상 신호 사이의 오차로 이해할 수 있다. 제1 보상 신호와 제0 보상 신호 사이의 차이 값이 미리 설정된 범위 내에 있을 경우, 상기 오차는 허용 가능하고, 아날로그 모듈의 작업정보가 제1번째 주기에서 아날로그 모듈에 대한 선형성 영향이 제0번째 주기에 비해 제어 가능한 범위에 있으므로 선형성 보상 모듈이 제0번째 주기에서 제공된 제0 보상 신호는 안정 상태의 보상 신호로 사용되고, 아날로그 모듈은 상기 제0 보상 신호에 의해 선형성 보상을 효율적으로 진행할 수 있다.
반대로, 제1 보상 신호와 제0 보상 신호 사이의 차이 값이 미리 설정된 범위 밖에 있을 경우, 아날로그 모듈의 작업 정보는 제1번째 주기에서 아날로그 모듈의 선형성에 큰 영향을 미친다. 여전히 제0 보상 신호로 아날로그 모듈의 출력 신호에 대해 선형성 보상을 하게 되면 선형성 보상을 효율적으로 구현할 수 없으므로 보상 신호를 다시 제공해야 한다.
이러한 경우에, m을 1로 할당하고, 제m번째 주기를 제1번째 주기로 하여 상기 과정을 다시 진행하며, 제1번째 주기에서 선형성 보상 모듈이 제1 보상 신호를 획득한 상황에서, 제m+1번째 주기, 즉 제2번째 주기에서 검출 모듈은 아날로그 모듈의 작업정보를 다시 검출하고 다시 검출된 작업정보에 의해 신규 제2 구성 신호를 얻어 선형성 보상 모듈로 제공한다.
제2번째 주기에서, 선형성 보상 모듈은 현재 주기의 제1 구성 신호와 제2 구성 신호에 의해 보상 신호를 다시 계산하되, 상기 보상 신호를 제2 보상 신호로 사용한다. 마찬가지로, 제2 보상 신호가 획득된 전제하에, 상기 제2 보상 신호를 제1번째 보상 신호와 비교하여 제2 보상 신호와 제1 보상 신호 사이의 차이 값이 미리 설정된 범위 내에 있는지 여부를 판단한다. 제2 보상 신호와 제1 보상 신호 사이의 차이 값이 미리 설정된 범위 내에 있는 경우, 아날로그 모듈의 작업정보가 제2번째 주기에서 아날로그 모듈에 대한 선형성 영향이 제1번째 주기에 비해 제어 가능한 범위에 있다. 따라서, 선형성 보상 모듈이 제1번째 주기에서 제공한 제1 보상 신호는 안정 상태의 보상 신호로 사용되고, 아날로그 모듈은 상기 제1 보상 신호에 의해 선형성 보상을 효율적으로 진행할 수 있다.
상응하게, 제2 보상 신호와 제1 보상 신호 사이의 차이 값이 여전히 미리 설정된 범위 밖에 있을 경우, m을 3으로 다시 할당하고, 제3번째 주기에서 계산된 제3 보상 신호를 제2 보상 신호와 비교하여 상기 과정을 반복한다. 이와 같이 적용하여, 제m+1 보상 신호와 제m 보상 신호 사이의 차이 값이 미리 설정된 범위 내에 있을 경우, 선형성 보상 모듈은 제m 보상 신호를 아날로그 모듈의 출력 노드로 제공하여 선형성 보상을 진행한다. 상기 과정은 선형성 보상 모듈의 반복과정(iteration)이라고 할 수 있으며, 상기 반복 과정을 통해, 선형성 보상 모듈에서 아날로그 모듈의 출력 노드로 제공된 보상 신호가 현재 주기의 아날로그 모듈에 대해 효율적이고 신뢰 가능한 선형성 보상을 수행하도록 한다.
상기 기술적 해결수단이 본 실시예에서 아날로그 모듈의 작업정보를 도입하여 보상 신호를 제공하므로 보상 신호가 현재 주기 내에서 효율적인 선형성 보상을 제공하도록 확보할 수 있음으로써 아날로그 모듈의 선형성 보상의 신뢰도를 더욱 향상시킬 수 있다.
일 대안적 실시예에서, 검출 모듈(404)은, 제n번째 주기에서 아날로그 모듈의 작업정보가 변경되었음을 검출된 경우, 변경된 작업정보에 의해 제2 구성 신호를 선형성 보상 모듈로 다시 제공하도록 구성된다. 선형성 보상 모듈(406)은, 제n번째 주기에서 제1 구성 신호 및 제2 구성 신호를 획득하고 제1 구성 신호 및 제2 구성 신호에 의해 제n 보상 신호를 제공하고; 제n+1번째 주기에서 제1 구성 신호 및 제2 구성 신호를 획득하고 제1 구성 신호 및 제2 구성 신호에 의해 제n+1 보상 신호를 제공하고; 제n+1 보상 신호와 제n 보상 신호 사이의 차이 값이 미리 설정된 범위 내에 있을 경우, 제n 보상 신호를 출력 노드로 제공하도록 구성된다.
상기 n는 정수이고, n의 값은 아날로그 모듈 작업의 어느 한 주기를 표시한다. 아날로그 모듈의 임의 한 작업 주기에 상기 대안적 실시예의 기술적 해결수단을 사용할 수 있다. n+1는 제n번째 주기의 다음 번째 주기를 표시하며, 예를 들어, 제n번째 주기가 제2번째 주기인 경우, 제n+1번째 주기는 제3번째 주기이다. 본 대안적 실시예는 n 값에 대하여 제한하지 않는다. 제n번째 주기가 제2번째 주기이고, 제n+1번째 주기가 제3번째 주기인 경우, n 값을 3로 다시 할당할 수 있다. 제n번째 주기가 제3번째 주기가 되고, 제n+1번째 주기가 제4번째 주기가 된다. 이를 통해 본 대안적 실시예의 기술적 해결수단이 아날로그 모듈의 작업주기에 따라 반복 수행될 수 있음을 나타낸다.
이하, n이 5인 경우에 대하여 설명한다.
제5 주기에서, 검출 모듈에서 아날로그 모듈의 작업정보가 변경되었음을 검출하고, 변경된 작업정보에 의해 제2 구성 신호를 다시 획득하여 선형성 검출 모듈로 제공한다. 선형성 검출 모듈은 제5 주기 내에서 변화된 작업신호에 의해 다시 획득한 제2 구성 신호를 획득한 후, 현재 주기의 제1 구성 신호 및 현재 주기의 제2 구성 신호에 의해 제5 주기에서 보상 신호를 다시 계산한다. 보상 신호의 계산 방식은 상기 실시예에 기재된 바와 동일하므로 중복하여 설명하지 않는다. 이때, 계산된 보상 신호를 제5 보상 신호로 하고 상기 제5 보상 신호는 아날로그 모듈의 작업정보가 변경된 후, 선형성 보상 모듈에서 제공된 보상 신호의 초기값이다.
제6 주기에서 아날로그 모듈의 작업정보가 변경된 후 다시 안정된 작업상태에 진입할 때, 검출 모듈은 제6 주기 내에 대응되는 아날로그 모듈의 작업정보에 의해 제2 구성 신호를 획득하여 선형성 검출 모듈로 제공하고, 선형성 검출 모듈은 제6 주기의 아날로그 모듈의 제1 구성 신호와 상기 제2 구성 신호에 의해 보상 신호를 다시 계산한다. 이때, 상기 보상 신호를 제6 보상 신호로 한다.
제6 보상 신호가 획득된 전제하에, 상기 제6 보상 신호를 제5 보상 신호와 비교하여 제6 보상 신호와 제5 보상 신호 사이의 차이 값이 미리 설정된 범위 내에 있는지 여부를 판단한다. 제6 보상 신호와 제5 보상 신호 사이의 차의 값은 선형성 보상 모듈이 제6번째 주기와 제5번째 주기에서 제공된 보상 신호 사이의 오차로 이해할 수 있다. 제6 보상 신호와 제5 보상 신호 사이의 차이 값이 미리 설정된 범위 내에 있을 경우, 상기 오차는 허용 가능하고, 아날로그 모듈의 작업정보의 변화가 제6번째 주기에서 아날로그 모듈에 대한 선형성 영향이 제5번째 주기에 비해 제어 가능한 범위에 있다. 따라서, 선형성 보상 모듈이 제5번째 주기에서 제공한 제5 보상 신호는 안정 상태의 보상 신호로 사용되고, 아날로그 모듈은 상기 제5 보상 신호에 의해 선형성 보상을 효율적으로 진행할 수 있다.
반대로, 제6 보상 신호와 제5 보상 신호 사이의 차이 값이 미리 설정된 범위 밖에 있을 경우, 아날로그 모듈의 작업정보의 변경이 제6번째 주기에서 선형성 형성에 대해 큰 영향을 미친다. 여전히 제5 보상 신호로 아날로그 모듈의 출력 신호에 대해 선형성 보상을 하게 되면 선형성 보상을 효율적으로 구현할 수 없으므로 보상 신호를 다시 제공해야 한다.
이러한 경우에, n을 6로 할당하고, 제n번째 주기가 제6번째 주기인 경우로 상기 과정을 다시 진행하며, 제6번째 주기에서 선형성 보상 모듈이 제6 보상 신호를 획득한 경우에, 제n+1번째 주기, 즉 제7번째 주기에서, 검출 모듈은 아날로그 모듈의 작업정보를 다시 검출하고, 다시 검출된 작업정보에 의해 신규 제2 구성 신호를 얻어 선형성 보상 모듈로 제공한다.
제7번째 주기에서, 선형성 보상 모듈은 현재 주기의 제1 구성 신호와 제2 구성 신호에 의해 보상 신호를 다시 계산하고 상기 보상 신호를 제7 보상 신호로 사용한다. 마찬가지로, 제7 보상 신호가 획득된 전제하에, 상기 제7 보상 신호를 제6 보상 신호와 비교하여 제7 보상 신호와 제6 보상 신호 사이의 차이 값이 미리 설정된 범위 내에 있는지 여부를 판단한다. 제7 보상 신호와 제6 보상 신호 사이의 차이 값이 미리 설정된 범위 내에 있는 경우, 아날로그 모듈의 작업정보가 제7번째 주기에서 아날로그 모듈에 대한 선형성 영향이 제6번째 주기에 비해 제어 가능한 범위에 있다. 따라서, 선형성 보상 모듈이 제6번째 주기에서 제공한 제6 보상 신호는 안정 상태의 보상 신호로 사용되고, 아날로그 모듈은 상기 제6 보상 신호에 의해 선형성 보상을 효율적으로 진행할 수 있다.
상응하게, 제7 보상 신호와 제6 보상 신호 사이의 차이 값이 여전히 미리 설정된 범위 밖에 있을 경우, n을 8으로 다시 할당하고, 제8번째 주기에서 계산된 제8 보상 신호를 제7 보상 신호와 비교하여 상기 과정을 반복한다. 이와 같이 적용하여, 제n+1 보상 신호와 제n 보상 신호 사이의 차이 값이 미리 설정된 범위 내에 있을 경우, 선형성 보상 모듈은 제n 보상 신호를 아날로그 모듈의 출력 노드로 제공하여 선형성 보상을 진행할 수 있다.
상기 기술적 해결수단은, 선형성 보상 모듈이 반복(iteration)을 통해 아날로그 모듈의 현재 주기에 대해 선형성 보상을 효율적으로 진행하므로 아날로그 모듈에 대응되는 작업정보가 변경될 때마다 대응되는 보상 신호를 바로 조정할 수 있어 선형성 보상 모듈에서 아날로그 모듈의 출력 노드로 제공되는 보상 신호를 통해 아날로그 모듈에서 작업정보가 변경된 후 더욱 신뢰 가능한 선형성 보상을 진행할 수 있다. 따라서 선형성 보상 효과가 파라미터 변동 및 모드 변화로 인해 약화되지 않도록 확보할 수 있다.
일 대안적 실시예에서, 선형성 보상 모듈(406)은 복수의 트랜스컨덕턴스 유닛(4062)를 포함한다. 여기서, 복수의 트랜스컨덕턴스 유닛(4062)는 제1 구성 신호 및 제2 구성 신호를 획득하고 제1 구성 신호 및/또는 제2 구성 신호에 의해 복수의 트랜스컨덕턴스 유닛(4062)을 그룹핑하여 보상신호를 출력 노드로 제공하도록 구성된다.
도 10은 본 발명의 실시예에 따른 선형성 보상 모듈의 회로를 나타낸 개략도(II)이다. 도 10에 도시된 바와 같이, 상기 대안적 실시예에서, 선형성 보상 모듈은 Gc1, Gc2...Gcn, Gco에 대응되는 복수의 트랜스컨덕턴스 유닛(4062)를 포함한다. 선형성 보상 모듈은 제1 구성 신호 및 제2 구성 신호에 따라 복수의 트랜스컨덕턴스 유닛을 그룹핑한다. 즉, 선형성 보상 모듈 중 보상 처리용 트랜스컨덕턴스 유닛의 개체 및 개수를 구성하고, 트랜스컨덕턴스 유닛의 그룹에 따라 입력된 제1 구성 신호 및/또는 제2 구성 신호에 대해 트랜스컨덕턴스 처리하여 보상 신호를 출력하고 상기 보상 신호를 아날로그 모듈의 출력 노드로 제공하여 출력 신호를 보상한다.
도 10에 도시된 선형성 보상 모듈에서, 도 9에서 도시된 보상 회로 중의 입력 신호(X1~Xn), 출력 신호(Y1~Ym), 및 프로세스 신호(Z1~Zn) 또는 그 조합을 제1 구성 신호로 사용하고, 공정 설정 정보(Upo), 전압 설정 정보(Uvo), 온도 설정 정보(Uto), 주파수 설정 정보(Ufo) 또는 그 조합을 제2 구성 신호로 사용하여, 선형성 보상 모듈 중의 각 트랜스컨덕턴스 유닛으로 발송한다. 예를 들어, 입력 신호(X1~Xn)를 제1 구성 신호로 사용하여 복수의 트랜스컨덕턴스 유닛 중의 Gc1, Gc2, ..., Gcn에 입력하여 제1 구성 신호의 비 선형 성분 처리를 진행한다. 공정 설정 정보(Upo)를 제2 구성 신호로 사용하여 복수의 트랜스컨덕턴스 유닛 중의 Gco로 입력하여 제2 구성 신호의 비 선형 성분 처리를 진행한다. 즉 제1 구성 신호 및 제2 구성 신호의 실제 유형에 따라 복수의 트랜스컨덕턴스 유닛 중의 Gc1, Gc2, ..., Gcn, Gco를 그룹핑하여 제1 구성 신호 및 제2 구성 신호에 대한 트랜스컨덕턴스 처리에 참여하고 복수의 트랜스컨덕턴스 유닛 중의 Gc1, Gc2, ..., Gcn, Gco에 따라 보상 신호를 계산하여 아날로그 모듈의 출력 신호를 보상하도룩 제공한다.
선형성 보상 모듈에서, 복수의 트랜스컨덕턴스 유닛들은 동일한 사이즈의 디바이스를 사용할 수 있으며, 사이즈가 다른 디바이스를 사용할 수도 있다. 복수의 트랜스컨덕턴스 유닛들이 동일한 사이즈의 디바이스를 사용하는 경우, 트랜스컨덕턴스 유닛의 개수를 구성하여 대응되는 그룹을 형성함으로써 제1 구성 신호 및/또는 제2 구성 신호에 대한 트랜스컨덕턴스 처리를 구현할 수 있다. 복수의 트랜스컨덕턴스 유닛들이 사이즈가 다른 디바이스를 사용하는 경우, 사이즈가 다른 디바이스로 인해 트랜스컨덕턴스 유닛의 트랜스컨덕턴스 크기가 다르게 되므로 이 경우에, 트랜스컨덕턴스 유닛의 개수를 구성(configure)하는 기초 상에, 제1 구성 신호 및/또는 제2 구성 신호 중 각각 다른 신호에 대하여, 디바이스 사이즈에 대응되는 트랜스컨덕턴스 유닛 개체를 구성(confiure)하여 해당 그룹을 형성한다. 상기 선형성 보상 모듈이 제1 구성 신호 및/또는 제2 구성 신호를 구성하는 적합성을 더욱 증가시키기 위하여, 본 실시예의 선형성 보상 모듈은 디바이스 사이즈가 다른 트랜스컨덕턴스 유닛을 통해 구성된다. 즉, 도 10에서 도시된 선형성 보상 모듈에서, 서로 다른 트랜스컨덕턴스 유닛(Gc1, Gc2...Gcn, Gco)들은 사이즈가 다른 디바이스를 사용한다. 즉, 트랜스컨덕턴스 유닛(Gc1, Gc2...Gcn, Gco)중에 사이즈가 다른 디바이스를 이용한 트랜스컨덕턴스 유닛이 적어도 두 개 이상 존재하며, 복수의 트랜스컨덕턴스 유닛들은 사이즈가 다른 디바이스를 시용할 수 있으며, 복수의 트랜스컨덕턴스 유닛들의 일부에서만 사이즈가 다른 디바이스를 사용할 수도 있다. 본 출원은 이에 대하여 한정하지 않는다.
본 대안적 실시예에서, 선형성 보상 모듈은 보상 신호를 계산하는 과정에 실시예 1에서 OTA의 광대역 아날로그 신호처리회로에 의해 상기 회로 중의 입력 신호 등에 대해 비 선형성 보상을 진행하는 것을 참조할 수 있다. 동시에, 상기 실시예의 아날로그 모듈의 작업정보에 대해, 본 대안적 실시예의 선형성 보상 모듈은 공정, 전압, 온도 및 주파수 등 정보와 같은 작업정보를 미리 기록하거나 저장하여, 신호에 필요한 보상 신호(대조표의 방식을 이용하여 기록할 수 있다)을 출력할 수 있으며, 해당 보상 신호와 상기 보상 신호를 종합적으로 고려하여 선형성 보상 모듈에서 설정하는 근거로 한다. 상기 실시예에서 아날로그 모듈의 작업정보를 도입한 경우에 대하여, 본 대안적 실시예는 다음과 같은 방식을 이용하여 비 선형 성분 보상을 진행한다. 즉, 본 대안적 실시예에서, 제1 구성 신호 및/또는 제2 구성 신호에 의해 대응되는 보상전류를 확정한 후, 다음 방식을 이용하여 트랜스컨덕턴스 유닛에 대한 그룹핑을 확정하여 설정을 진행한다.
열거법: 선형성 보상 모듈 내의 복수의 트랜스컨덕턴스 유닛들이 가능한 그룹을 순차적으로 나열하고, 제1 구성 신호 및/또는 제2 구성 신호를 상기 각각의 트랜스컨덕턴스 유닛의 그룹에 대입하고 모든 가능한 그룹에 적용하여 트랜스컨덕턴스 유닛의 그룹별로 출력되는 보상 신호를 순차적으로 시도함으로써 그 중 선형성 보상 효과가 가장 우수 트랜스컨덕턴스 유닛의 그룹을 획득하여 선형성 보상 모듈 내의 복수의 트랜스컨덕턴스 유닛의 그룹으로 실제 설정한다.
검색법: 아날로그 모듈에 대응되는 다른 구성 신호를 미리 테스트하여 각각의 구성 신호에 해당되는 보상 신호를 획득하고, 이에 따라 상기 보상 신호에 대응되는 트랜스컨덕턴스 유닛의 그룹을 확인한다. 아날로그 회로의 보상 처리 실무에서, 선형성 보상 모듈은 제1 구성 신호 및 제2 구성 신호를 획득한 후, 상기 구성 신호와 복수의 그룹 사이의 대응 관계에 의해 현재 구성 신호에 대응되는 복수의 트랜스컨덕턴스 유닛의 그룹을 확정하고, 이에 따라 구성한다.
상기 두 방식은 본 실시예의 선형성 보상 모듈이 복수의 트랜스컨덕턴스 유닛의 그룹을 구성하는 과정에 선택가능한 설정 방식이고, 본 실시예의 보상전류의 대응관계에 의해 트랜스컨덕턴스 유닛의 그룹을 구성하는 모든 방식은 본 출원의 보호 범위에 속하며, 본 출원은 이에 대하여 한정하지 않는다.
본 대안적 실시예에서, 상기 보상 회로 중의 선형성 보상 모듈은 한편으로 아날로그 모듈의 입력 신호, 출력 신호 및 프로세스 신호 등 및 아날로그 모듈이 작업하는 과정에서의 공정 정보를 인가받고, 이에 따라 보상전류를 아날로그 회로 중의 OTA의 출력 신호로 제공하여 보상함으로써 OTA 입력 단의 진폭을 감소하고 출력 단의 출력 신호의 선형성을 증가시켰다. 이에 따라, 아날로그 회로에서 OTA를 설계하는 과정에 OTA의 이득, 대역폭 및 그 적용하는 공정 등 파라미터에 대해 심각하게 고려할 필요가 없으므로 OTA 설계의 성능 요구와 원가를 간접적으로 감소시켰다. 다른 한편으로, 본 실시예의 선형성 보상 모듈은 고정된 트랜스덕턴스 크기에 제한되지 않고, 아날로그 회로 중의 구성 신호에 따라 대응되는 트랜스컨덕턴스 유닛을 그룹핑할 수 있다. 따라서, 상기 선형성 보상 모듈은 서로 다른 공정, 서로 다른 대역폭 모드, 서로 다른 주파수 성분의 아날로그 모듈에 적용할 수 있으므로 상기 공정, 대역폭 모드 및 주파수 성분에 따른 아날로그 모듈에 대응하는 선형성 보상의 신뢰도를 현저하게 향상시킬 수 있다. 동시에 선형성 보상 모듈은 구성 가능성 또는 적합성을 구비할 수 있다.
일 대안적 실시예에서, 각각의 트랜스컨덕턴스 유닛(4062)은 서로 병렬로 연결된 복수의 트랜스컨덕턴스 서브 유닛(40622)을 포함한다. 여기서, 복수의 트랜스컨덕턴스 유닛(4062)와 상기 복수의 트랜스컨덕턴스 서브 유닛(40622)은, 제1 구성 신호 및 제2 구성 신호를 획득하고 제1 구성 신호 및/또는 제2 구성 신호에 의해 복수의 트랜스컨덕턴스 유닛(4062)과 상기 트랜스컨덕턴스 유닛 중의 복수의 트랜스컨덕턴스 서브 유닛(40622)을 그룹핑하여 출력 노드에 보상 신호를 출력한다.
도 11은 본 발명의 실시예에 따른 선형성 보상 모듈의 회로를 나타낸 개략도(IV)이다. 도 11에 도시된 바와 같이, 상기 대안적 실시예에서, 각각의 트랜스컨덕턴스 유닛은 복수의 트랜스컨덕턴스 서브 유닛이 병렬로 연결하여 구성된다. 트랜스컨덕턴스 유닛(Gc1)를 예로 들면, 상기 트랜스컨덕턴스 유닛(Gc1)에 복수의 서로 병렬로 연결된 트랜스컨덕턴스 서브 유닛(Gc1,1, Gc1, 2, ..., Gc1, m1)를 포함한다. 상기 선형성 보상 모듈은 제1 구성 신호 및/또는 제2 구성 신호에 의해 복수의 트랜스컨덕턴스 유닛과 트랜스컨덕턴스 유닛 중의 복수의 트랜스컨덕턴스 서브 유닛을 그룹핑한다. 즉, 선형성 보상 모듈이 2차원적 구성임을 표시하며, 제1 차원은 트랜스컨덕턴스 유닛의 개체 및 개수를 구성하는 것을 표시하고, 제2 차원은 제1 차원에서 트랜스컨덕턴스 유닛의 개체 및 개수의 구성한 기초 상에, 트랜스컨덕턴스 유닛 내부의 트랜스컨덕턴스 서브 유닛의 개체 및 개수를 구성하는 것을 표시한다. 상기 개체 및 개수별로 구성된 트랜스컨덕턴스 유닛 및 각각의 트랜스컨덕턴스 유닛 중의 개체 및 개수 별로 구성된 트랜스컨덕턴스 서브 유닛이 신호에 대한 트랜스컨덕턴스 처리에 참여할 경우, 신호에 대해 다른 트랜스컨덕턴스 처리 결과가 다르게 형성할 수 있다.
각각의 트랜스컨덕턴스 유닛인 경우, 트랜스컨덕턴스 유닛 내부의 복수의 트랜스컨덕턴스 서브 유닛들은 병렬로 연결되므로 동일한 트랜스컨덕턴스 유닛에 서로 다른 개체 및 개수의 트랜스컨덕턴스 서브 유닛을 구성하여 상기 트랜스컨덕턴스 유닛의 트랜스컨덕턴스 크기를 조절하도록 한다. 따라서, 상기 실시예에서 트랜스컨덕턴스 유닛들이 사이즈가 다른 디바이스를 사용하는 경우는, 각각의 트랜스컨덕턴스 유닛 내부의 트랜스컨덕턴스 서브 유닛에 대한 개체 및 개수를 구성하여 구현될 수 있다. 즉 제1 구성 신호 및/또는 제2 구성 신호에 의해 각각의 트랜스컨덕턴스 유닛 내부의 트랜스컨덕턴스 서브 유닛의 개체 및 개수를 구성할 수 있다.
상응하게, 동일한 트랜스컨덕턴스 유닛 중 각각의 트랜스컨덕턴스 서브 유닛들은 동일한 사이즈의 디바이스를 사용할 수 있으며, 다른 사이즈의 디바이스를 사용할 수도 있다. 복수의 트랜스컨덕턴스 서브 유닛들이 동일한 사이즈의 디바이스를 사용하는 경우, 트랜스컨덕턴스 서브 유닛의 개수를 구성(congigure)하여 대응하는 그룹을 형성하여 제1 구성 신호 및/또는 제2 구성 신호에 대한 트랜스컨덕턴스 처리를 구현할 수 있다. 복수의 트랜스컨덕턴스 서브 유닛들이 사이즈가 다른 디바이스를 사용한 경우, 트랜스컨덕턴스 서브 유닛이 사이즈가 다른 디바이스를 사용하므로 트랜스컨덕턴스 서브 유닛의 트랜스컨덕턴스 크기가 다르다. 이 경우, 트랜스컨덕턴스 서브 유닛의 개수를 구성한 기초 상에, 제1 구성 신호 및/또는 제2 구성 신호에 따라 대응되는 디바이스 사이즈의 트랜스컨덕턴스 서브 유닛의 개체를 구성(configure)하여 대응하는 그룹을 형성한다. 선형성 보상 모듈이 제1 구성 신호 및/또는 제2 구성 신호를 구성하는 적합성을 더욱 증가시키기 위하여, 본 대안적 실시예의 선형성 보상 모듈에서 각각의 트랜스컨덕턴스 유닛 내의 복수의 트랜스컨덕턴스 서브 유닛들은 사이즈가 다른 디바이스를 사용할 수 있으며, 도 4에서 도시된 선형성 보상 모듈에서, 트랜스컨덕턴스 유닛(Gc1)를 예로 들어 설명한다. 여기서, 상기 트랜스컨덕턴스 유닛(Gc1)은 복수의 트랜스컨덕턴스 서브 유닛(Gc1,1, Gc1,2...Gc1,m1)이 포함하고, Gc1는 사이즈가 다른 디바이스를 사용한 트랜스컨덕턴스 서브 유닛이 적어도 두개 이상 존재하며, 복수의 트랜스컨덕턴스 서브 유닛들은 사이즈가 다른 디바이스를 사용할 수 있고, 복수의 트랜스컨덕턴스 서브 유닛들은 일부에서만 사이즈가 다른 디바이스를 사용할 수도 있다. 본 출원은 이에 대하여 한정하지 않는다.
상기 복수의 트랜스컨덕턴스 서브 유닛들의 디바이스 사이즈가 동일하는지 여부와 상관없이 트랜스컨덕턴스 유닛들은 다른 개수의 트랜스컨덕턴스 서브 유닛을 병렬로 연결하여 다른 트랜스컨덕턴스 크기의 트랜스컨덕턴스 유닛을 형성할 수 있다. 따라서, 상기 대안적 실시예의 선형성 보상 모듈은 다차원 구성을 통해 상기 선형성 보상 모듈의 적합성을 현저하게 향상시킬 수 있다.
본 대안적 실시예에서, 사로 다른 트랜스컨덕턴스 서브 유닛으로 구성된 복수의 다차원 구성을 도입한 후, 트랜스컨덕턴스 유닛은 보상 방식 및 트랜스컨덕턴스 유닛을 그룹핑하는 방식을 실행하여, 상기 실시예에서 선형성 보상 모듈이 트랜스컨덕턴스 유닛을 구성(configure)하는 기초 상에 각각의 트랜스컨덕턴스 유닛 내의 복수의 트랜스컨덕턴스 서브 유닛을 다시 구성(configure)한다.
보상전류를 구성하는 과정에 여전히 상기 선형성 보상 모듈 중 복수의 트랜스컨덕턴스 유닛이 보상 신호를 계산하는 방식에 의해 보상 신호를 획득할 수 있으므로 중복하여 설명하지 않는다.
상응하게, 상기 방식에 의해 보상전류를 확정한 후, 본 대안적 실시예에서 트랜스컨덕턴스 유닛의 그룹을 확정하여 구성할 때 상기 실시예의 방식을 여전히 사용할 수 있는데, 예를 들면 다음과 같다.
열거법: 선형성 보상 모듈 중의 복수의 트랜스컨덕턴스 유닛 및 트랜스컨덕턴스 유닛 내의 복수의 트랜스컨덕턴스 서브 유닛들의 가능한 그룹을 순차적으로 나열하고, 제1 구성 신호 및/또는 제2 구성 신호를 상기 각각의 그룹에 대입하고, 모든 그룹에 적용하여 트랜스컨덕턴스 유닛 그룹 및 트랜스컨덕턴스 유닛 중 트랜스컨덕턴스 서브 유닛의 그룹 별로 출력되는 보상 신호를 순차적으로 시도함으로써 그 중 선형성 보상 효과가 가장 우수한 그룹을 획득하여 선형성 보상 모듈 중의 복수의 트랜스컨덕턴스 유닛의 그룹 및 트랜스컨덕턴스 유닛 내의 복수의 트랜스컨덕턴스의 서브 유닛 그룹의 실제 구성으로 한다.
검색법: 아날로그 모듈에 대응되는 다른 구성 신호를 미리 테스트하여 각각의 구성 신호에 해당되는 보상 신호를 획득하고, 이에 따라 상기 보상 신호에 해당되는 복수의 트랜스컨덕턴스 유닛 및 트랜스컨덕턴스 유닛 내의 복수의 트랜스컨덕턴스 서브 유닛의 그룹을 확인한다. 아날로그 회로의 보상 처리 실무에서, 선형성 보상 모듈은 제1 구성 신호 및 제2 구성 신호를 획득한 후, 상기 구성 신호와 트랜스컨덕턴스 유닛의 그룹 사이의 대응 관계에 따라 현재 구성 신호에 대응되는 트랜스컨덕턴스 유닛의 그룹을 확정하고, 이에 따라 구성한다.
상기 대안적 실시예에서 트랜스컨덕턴스 유닛의 구성은 선형성 보상 모듈이 제1 구성 신호 및/또는 제2 구성 신호에 의해 구성하는 과정에, 다차원으로 구성하도록 설정되므로 구성의 적합성을 향상시킴으로써 선형성 보상 모듈이 아날로그 모듈별로 대응되는 선형성 보상의 효율성과 신뢰도를 현저하게 향상시킬 수 있다.
일 대안적 실시예에서, 트랜스컨덕턴스 서브 유닛은 트랜스컨덕턴스 트랜지스터 및 바이어스 트랜지스터를 포함한다. 여기서, 트랜스컨덕턴스 트랜지스터의 게이트 전극은 제1 구성 신호 및/또는 제2 구성 신호를 획득하도록 구성되고, 트랜스컨덕턴스 트랜지스터의 드레인 전극은 신호를 바이어스 트랜지스터의 소스 전극으로 제공하도록 구성된다. 바이어스 트랜지스터의 게이트 전극은 바이어스 신호를 획득하도록 구성되고, 바이어스 트랜지스터의 드레인 전극은 보상 신호를 제공하도록 구성된다. 트랜스컨덕턴스 트랜지스터와 바이어스 트랜지스터는 모두 PMOS 트랜지스터를 사용할 수 있거나, 또는 트랜스컨덕턴스 트랜지스터와 바이어스 트랜지스터는 모두 NOMS 트랜지스터를 사용할 수도 있다.
상기 트랜스컨덕턴스 트랜지스터와 바이어스 트랜지스터는 캐스코드형 트랜스컨덕턴스 서브 유닛을 구성한다. 상기 캐스코드형 트랜스컨덕턴스 서브 유닛의 내부 구조는 여전히 도 5 또는 도 6에 도시된 바와 같다. 도 5에 도시된 바와 같이, 트랜스컨덕턴스 트랜지스터(Ma)와 바이어스 트랜지스터(Mb)은 모두 NMOS 트랜지스터를 사용하고, 트랜스컨덕턴스 트랜지스터(Ma)의 게이트 전극은 트랜스컨덕턴스 서브 유닛의 입력 단으로써, 제1 구성 신호 또는 제2 구성 신호를 획득한다. 트랜스컨덕턴스 트랜지스터(Ma)의 드레인 전극은 신호를 바이어스 트랜지스터(Mb)의 소스 전극으로 제공하도록 구성되고, 트랜스컨덕턴스 트랜지스터(Ma)의 소스 전극은 접지 신호를 획득하도록 구성된다. 바이어스 트랜지스터(Mb)의 게이트 전극은 바이어스 신호(Vb)를 획득하도록 구성되고, 바이어스 트랜지스터(Mb)의 드레인 전극은 보상 신호를 제공하도록 구성된다. 상기 바이어스 트랜지스터(Mb)의 게이트 전극이 획득한 바이어스 신호(Vb)는 직류 바이어스 모듈에 의해 제공되고, 상기 직류 바이어스 모듈은 아날로그 모듈에 의해 제공되며, 아날로그 모듈 중의 프로세스 신호를 바이어스 신호로 하여 바이어스 트랜지스터로 제공할 수 있다. 또한 독립적으로 설치된 직류 바이어스 모듈을 이용하여, 바이어스 트랜지스터의 바이어스 신호에 대하여 별도의 회로 모듈을 제공할 수 있는 바, 본 출원은 이에 대하여 한정하지 않는다. 도 6에 도시된 바와 같이, 트랜스컨덕턴스 트랜지스터(Ma)와 바이어스 트랜지스터(Mb)은 PMOS 트랜지스터를 사용한다. 이 경우, 트랜스컨덕턴스 트랜지스터(Ma)와 바이어스 트랜지스터(Mb) 사이의 연결 방식은 트랜스컨덕턴스 트랜지스터(Ma)와 바이어스 트랜지스터(Mb)가 NMOS 트랜지스터를 사용하는 경우와 동일하므로 중복하여 설명하지 않는다.
상기 대안적 실시예의 캐스코드형 트랜스컨덕턴스 서브 유닛의 작동 원리는 실시예 1의 캐스코드형 트랜스컨덕턴스 서브 유닛의 작동 원리와 동일하므로 중복하여 설명하지 않는다.
일 대안적 실시예에서, 트랜스컨덕턴스 서브 유닛은 입력 단, 출력 단, 및 입력 단과 출력 단 사이에 설치된 전류 미러를 포함한다. 여기서, 출력 단은 보상 신호를 제공하도록 구성된다. 입력 단은 PMOS 트랜지스터 및 NMOS 트랜지스터를 포함한다. 여기서, PMOS 트랜지스터의 소스 전극은 NMOS 트랜지스터의 소스 전극과 서로 연결되고, PMOS 트랜지스터의 소스 전극 및 NMOS 트랜지스터의 소스 전극은 제1 구성 신호 및/또는 제2 구성 신호를 획득하도록 구성되고, PMOS 트랜지스터의 게이트 전극은 제1 바이어스 신호를 획득하도록 구성되고, NMOS 트랜지스터의 게이트 전극은 제2 구성 신호를 획득하도록 구성되고, PMOS 트랜지스터의 드레인 전극 및 NMOS 트랜지스터의 드레인 전극은 신호를 전류 미러로 제공하도록 구성된다.
상기 트랜스컨덕턴스 트랜지스터와 바이어스 트랜지스터는 공통 게이트 전극형 트랜스컨덕턴스 서브 유닛을 구성한다. 상기 공통 게이트 전극형 트랜스컨덕턴스의 서브 유닛의 내부 구조는 여전히 도 7에 도시된 바와 같다. 도 7은 본 발명의 실시예에 따른 공통 게이트 전극형 트랜스컨덕턴스의 서브 유닛의 내부 구성도이다. 도 7에 도시된 바와 같이, 공통 게이트 전극형 트랜스컨덕턴스의 서브 유닛의 입력 단은 두 개의 입력 트랜지스터 Mp와 Mn를 포함한다. 여기서, 입력 트랜지스터(Mp)는 PMOS 트랜지스터를 사용하고, 입력 트랜지스터(Mn)는 NMOS 트랜지스터를 사용한다. 입력 트랜지스터(Mp)의 소스 전극은 입력 트랜지스터(Mn)의 소스 전극과 서로 연결되고, 동시에 입력 신호, 즉 본 실시예의 제1 구성 신호 또는 제2 구성 신호를 인가하도록 사용된다. 입력 트랜지스터(Mp)의 게이트 전극 및 입력 트랜지스터(Mn)의 게이트 전극은 각각 바이어스 신호를 연결하도록 사용된다. 여기서, 입력 트랜지스터(Mp)의 게이트 전극은 제1 바이어스 신호(Vbn)를 획득하고, 입력 트랜지스터(Mn)의 게이트 전극은 제2 바이어스 신호(Vbp)를 획득하고 입력 트랜지스터(Mp) 및 입력 트랜지스터(Mn)의 드레인 전극이 대응되는 전류 미러 모듈에 각각 연결되므로 제1 바이어스 신호(Vbn)와 제2 바이어스 신호(Vbp)는 전류 미러 모듈을 거쳐 출력된다.
상기 대안적 실시예의 공통 게이트 전극형 트랜스컨덕턴스 서브 유닛의 동작 원리는 실시예 1의 공통 게이트 전극형 트랜스컨덕턴스 서브 유닛의 작동 원리와 동일하므로 중복하여 설명하지 않는다.
일 대안적 실시예에서, 각각의 트랜스컨덕턴스 유닛 중의 복수의 트랜스컨덕턴스 서브 유닛은 사이즈가 다른 PMOS 트랜지스터 및/또는 NMOS 트랜지스터를 사용하도록 구성된다.
일 대안적 실시예에서, 제1 구성 신호는 입력 신호, 출력 신호, 및 아날로그 모듈 중 입력 노드와 출력 노드 사이의 임의 위치의 프로세스 신호를 포함한다.
제1 구성 신호는 상기 입력 신호, 출력 신호 및 프로세스 신호 사이의 조합일 수 있다. 본 출원은 이에 대하여 한정하지 않는다.
일 대안적 실시예에서, 제1 구성 신호가 입력 신호인 경우, 복수의 트랜스컨덕턴스 유닛은 트랜스컨덕턴스 유닛마다 하나의 입력 노드의 입력 신호를 획득하도록 구성된다. 상기 트랜스컨덕턴스 유닛은 트랜스컨덕턴스 유닛이 각 회선 입력 신호 중의 비 성형 성분을 보상하도록 제1 구성 신호의 개수와 대응할 수 있다.
실시예 5
본 실시예는 상기 실시예 4 및 실시예 4와 대응되는 대안적 실시예의 보상 회로를 포함하는 보상 칩을 더 제공한다. 본 실시예의 보상 칩 중의 보상 회로의 기술적 해결수단은 실시예 4의 보상 회로와 대응되므로 중복하여 설명하지 않는다.
실시예 6
본 실시예는 보상 신호를 노드 및 출력 노드가 포함된 아날로그 모듈로 제공하는 보상 방법을 더 제공한다. 도 12는 본 발명의 실시예에 따른 보상 방법의 플로우 차트(II)이다. 도 12에 도시된 바와 같이, 상기 보상 방법은 다음 단계를 포함한다.
S602: 검출 모듈에서 아날로그 모듈의 작업정보를 검출하고 작업정보에 의해 제2 구성 신호를 제공한다.
S604: 선형성 보상 모듈에서 제1 구성 신호 및/또는 제2 구성 신호를 획득하고 제1 구성 신호 및/또는 제2 구성 신호에 의해 보상 신호를 출력 노드로 제공한다. 여기서, 제1 구성 신호는 아날로그 모듈 중 임의 위치의 신호를 표시한다.
본 실시예의 보상 방법에 의하면, 아날로그 모듈의 작업정보를 검출할 수 있고, 작업정보에 의해 제2 구성 신호를 제공하므로 상기 제2 구성 신호 및 아날로그 모듈에서 제공된 제1 구성 신호에 의해 보상 신호를 획득하여 아날로그 모듈의 출력 노드로 제공함으로써 선형성 보상을 진행한다. 따라서, 상기 보상 방법은 관련 기술에서 선형성 보상 과정 중의 비 선형 요소 및 그 영향에 대해 전면적으로 고려하지 않아 선형성 보상의 편차가 큰 문제를 해결함으로써 선형성 보상 기술의 신뢰도를 향상시키는 효과에 도달했다.
일 대안적 실시예에서, 작업정보은 공정 정보, 전압 정보, 온도 정보, 주파수 정보 중의 적어도 하나 이상을 포함한다. 제2 구성 정보는 공정 설정 정보, 전압 설정 정보, 온도 설정 정보, 주파수 설정 정보 중의 적어도 하나 이상을 포함한다.
상기 작업정보 및 제2 구성 신호의 기술적 의미 및 획득 방식은 모두 실시예 4와 대응되므로 중복하여 설명하지 않는다.
일 대안적 실시예에서, 상기 보상 방법은, 제m번째 주기에서 제1 구성 신호 및/또는 제2 구성 신호를 획득하고, 제1 구성 신호 및/또는 제2 구성 신호에 의해 제m 보상 신호를 제공하고; 제m+1번째 주기에서 제1 구성 신호 및 제2 구성 신호를 획득하고 제1 구성 신호 및 제2 구성 신호에 의해 제m+1 보상 신호를 제공하고; 제m+1 보상 신호와 제m 보상 신호 사이의 차이 값이 미리 설정된 범위 내에 있을 때 제m 보상 신호를 출력 노드로 제공하는 것을 더 포함한다.
상기 m는 정수이고, m의 값은 아날로그 모듈의 어느 한 작업주기를 표시한다. 즉, 아날로그 모듈의 어느 작업주기든 상기 대안적 실시예의 기술적 해결수단을 사용할 수 있다. m+1는 제m번째 주기의 다음 번째 주기를 표시하며, 예를 들어, 제m번째 주기가 제0번째 주기인 경우, 제m+1번째 주기는 제1번째 주기이다. 본 대안적 실시예는 m 값에 대하여 제한하지 않는다. 즉, 제m번째 주기가 제0번째 주기이고, 제m+1번째 주기가 제1번째 주기인 경우, m 값을 1로 다시 할당할 수 있는데, 즉 제m번째 주기가 제1번째 주기가 되고, 제m+1번째 주기가 제2번째 주기가 된다. 이를 통해 본 대안적 실시예의 기술적 해결수단이 아날로그 모듈의 작업주기에 따라 반복적으로 수행될 수 있음을 나타낸다.
이하, m이 0인 경우에 대하여 설명한다.
제0번째 주기, 즉 아날로그 모듈의 초기 작업 단계에서, 선형성 보상 모듈은 단계S604에 의해 아날로그 모듈 중의 입력 신호 또는 출력 신호 등을 획득하여 제1 구성 신호로 하고, 상기 제1 구성 신호에 의해 보상 신호를 계산한다. 보상 신호의 계산 방식은 상기 실시예에 설명한 것과 같으므로 중복하여 설명하지 않는다. 이때, 제공된 보상 신호를 제0 보상 신호로 한다. 여기서 상기 제0 보상 신호는 선형성 보상 모듈에서 제공된 보상 신호의 초기값이 된다.
제1번째 주기, 즉 아날로그 모듈의 안정적인 작업상태에서, 검출 모듈은 단계S602에 의해 공정 정보, 전압 정보, 온도 정보, 주파수 정보 등과 같은 아날로그 모듈의 작업정보를 검출하고, 부호화, 패키징 등 방식을 통해 대응되는 공정 설정 정보, 전압 설정 정보, 온도 설정 정보, 주파수 설정 정보와 같은 제2 구성 신호를 얻고 상기 제2 구성 신호를 선형성 보상 모듈로 제공한다. 선형성 보상 모듈은 다시 단계S604에 의해 아날로그 모듈에서 제공된 제1번째 주기의 제1 구성 신호 그리고 상기 제2 구성 신호에 의해 보상 신호를 다시 계산한다. 이때, 상기 보상 신호를 제1 보상 신호로 한다.
제1 보상 신호가 획득된 전제하에서, 상기 제1 보상 신호를 제0 보상 신호와 비교하여 제1 보상 신호와 제0 보상 신호 사이의 차이 값이 미리 설정된 범위 내에 있는지 여부를 판단한다. 제1 보상 신호와 제0 보상 신호 사이의 수치 차의 값은 선형성 보상 모듈이 제1번째 주기와 제0번째 주기에서 제공된 보상 신호 사이의 오차로 이해할 수 있다. 제1 보상 신호와 제0 보상 신호 사이의 차이 값이 미리 설정된 범위 내에 있을 경우, 상기 오차는 허용 가능하고, 아날로그 모듈의 작업정보가 제1번째 주기에서 아날로그 모듈에 대한 선형성 영향이 제0번째 주기에 비해 제어 가능한 범위에 있다. 따라서, 선형성 보상 모듈이 제0번째 주기에서 제공된 제0 보상 신호는 안정 상태의 보상 신호로 사용되고, 아날로그 모듈은 상기 제0 보상 신호에 의해 선형성 보상을 효율적으로 진행할 수 있다.
반대로, 제1 보상 신호와 제0 보상 신호 사이의 차이 값이 미리 설정된 범위 밖에 있을 경우, 아날로그 모듈의 작업 정보는 제1번째 주기에서 아날로그 모듈의 선형성에 큰 영향을 미친다. 여전히 제0 보상 신호로 아날로그 모듈의 출력 신호에 대해 선형성 보상을 하게 되면 선형성 보상을 효율적으로 구현할 수 없으므로 보상 신호를 다시 제공해야 한다.
이러한 경우에, m을 1로 할당하고, 제m번째 주기를 제1번째 주기로 하여 상기 과정을 다시 진행하며, 제1번째 주기에서 선형성 보상 모듈이 제1 보상 신호를 획득한 상황에서, 제m+1번째 주기, 즉 제2번째 주기에서 검출 모듈은 아날로그 모듈의 작업정보를 다시 검출하고 다시 검출된 작업정보에 의해 신규 제2 구성 신호를 얻어 선형성 보상 모듈로 제공한다.
제2번째 주기에서, 선형성 보상 모듈은 현재 주기의 제1 구성 신호와 제2 구성 신호에 의해 보상 신호를 다시 계산하되, 상기 보상 신호를 제2 보상 신호로 사용한다. 마찬가지로, 제2 보상 신호가 획득된 전제하에, 상기 제2 보상 신호를 제1번째 보상 신호와 비교하여 제2 보상 신호와 제1 보상 신호 사이의 차이 값이 미리 설정된 범위 내에 있는지 여부를 판단한다. 제2 보상 신호와 제1 보상 신호 사이의 차이 값이 미리 설정된 범위 내에 있는 경우, 아날로그 모듈의 작업정보가 제2번째 주기에서 아날로그 모듈에 대한 선형성 영향이 제1번째 주기에 비해 제어 가능한 범위에 있다. 따라서, 선형성 보상 모듈이 제1번째 주기에서 제공한 제1 보상 신호는 안정 상태의 보상 신호로 사용되고, 아날로그 모듈은 상기 제1 보상 신호에 의해 선형성 보상을 효율적으로 진행할 수 있다.
상응하게, 제2 보상 신호와 제1 보상 신호 사이의 차이 값이 여전히 미리 설정된 범위 밖에 있을 경우, m을 3으로 다시 할당하고, 제3번째 주기에서 계산된 제3 보상 신호를 제2 보상 신호와 비교하여 상기 과정을 반복한다. 이와 같이 적용하여, 제m+1 보상 신호와 제m 보상 신호 사이의 차이 값이 미리 설정된 범위 내에 있을 경우, 선형성 보상 모듈은 제m 보상 신호를 아날로그 모듈의 출력 노드로 제공하여 선형성 보상을 진행한다. 상기 과정은 선형성 보상 모듈의 반복과정(iteration)이라고 할 수 있으며, 상기 반복 과정을 통해, 선형성 보상 모듈에서 아날로그 모듈의 출력 노드로 제공된 보상 신호가 현재 주기의 아날로그 모듈에 대해 효율적이고 신뢰 가능한 선형성 보상을 수행하도록 한다.
상기 기술적 해결수단이 본 실시예에서 아날로그 모듈의 작업정보를 도입하여 보상 신호를 제공하므로 보상 신호가 현재 주기 내에서 효율적인 선형성 보상을 제공하도록 확보할 수 있음으로써 아날로그 모듈의 선형성 보상의 신뢰도를 더욱 향상시킬 수 있다.
대안적 실시예에서, 상기 보상 방법은 제n번째 주기에서 아날로그 모듈의 작업정보가 변경되었음을 검출될 경우, 변경된 작업정보에 의해 제2 구성 신호를 다시 제공한다. 제n번째 주기에서 제1 구성 신호 및 제2 구성 신호를 획득하고 제1 구성 신호 및 제2 구성 신호에 의해 제n 보상 신호를 제공하고; 제n+1번째 주기에서 제1 구성 신호 및 제2 구성 신호를 획득하고 제1 구성 신호 및 제2 구성 신호에 의해 제n+1 보상 신호를 제공하고; 제n+1 보상 신호와 제n 보상 신호 사이의 차이 값이 미리 설정된 범위 내에 있을 경우, 제n 보상 신호를 출력 노드로 제공하는 것을 포함한다.
상기 n는 정수이고, n의 값은 아날로그 모듈 작업의 어느 한 주기를 표시한다. 아날로그 모듈의 임의 한 작업 주기에 상기 대안적 실시예의 기술적 해결수단을 사용할 수 있다. n+1는 제n번째 주기의 다음 번째 주기를 표시하며, 예를 들어, 제n번째 주기가 제2번째 주기인 경우, 제n+1번째 주기는 제3번째 주기이다. 본 대안적 실시예는 n 값에 대하여 제한하지 않는다. 제n번째 주기가 제2번째 주기이고, 제n+1번째 주기가 제3번째 주기인 경우, n 값을 3로 다시 할당할 수 있다. 제n번째 주기가 제3번째 주기가 되고, 제n+1번째 주기가 제4번째 주기가 된다. 이를 통해 본 대안적 실시예의 기술적 해결수단이 아날로그 모듈의 작업주기에 따라 반복 수행될 수 있음을 나타낸다.
이하, n이 5인 경우에 대하여 설명한다.
제5 주기에서, 단계S602는 아날로그 모듈의 작업정보가 변경되었음을 검출하고, 변경된 작업정보에 의해 제2 구성 신호를 다시 획득하여 선형성 검출 모듈로 제공한다. 선형성 검출 모듈은 제5 주기 내에서 변화된 작업신호에 의해 다시 획득한 제2 구성 신호를 획득한 후, 현재 주기의 제1 구성 신호 및 현재 주기의 제2 구성 신호에 의해 제5 주기에서 보상 신호를 다시 계산한다. 보상 신호의 계산 방식은 상기 실시예에 기재된 바와 동일하므로 중복하여 설명하지 않는다. 이때, 계산된 보상 신호를 제5 보상 신호로 하고 상기 제5 보상 신호는 아날로그 모듈의 작업정보가 변경된 후, 선형성 보상 모듈에서 제공된 보상 신호의 초기값이다.
제6 주기에서 아날로그 모듈의 작업정보가 변경된 후 다시 안정된 작업상태에 진입할 때, 검출 모듈은 제6 주기 내에 대응되는 아날로그 모듈의 작업정보에 의해 제2 구성 신호를 획득하여 선형성 검출 모듈로 제공하고, 선형성 검출 모듈은 제6 주기의 아날로그 모듈의 제1 구성 신호와 상기 제2 구성 신호에 의해 보상 신호를 다시 계산한다. 이때, 상기 보상 신호를 제6 보상 신호로 한다.
제6 보상 신호가 획득된 전제하에, 상기 제6 보상 신호를 제5 보상 신호와 비교하여 제6 보상 신호와 제5 보상 신호 사이의 차이 값이 미리 설정된 범위 내에 있는지 여부를 판단한다. 제6 보상 신호와 제5 보상 신호 사이의 차의 값은 선형성 보상 모듈이 제6번째 주기와 제5번째 주기에서 제공된 보상 신호 사이의 오차로 이해할 수 있다. 제6 보상 신호와 제5 보상 신호 사이의 차이 값이 미리 설정된 범위 내에 있을 경우, 상기 오차는 허용 가능하고, 아날로그 모듈의 작업정보의 변화가 제6번째 주기에서 아날로그 모듈에 대한 선형성 영향이 제5번째 주기에 비해 제어 가능한 범위에 있다. 따라서, 선형성 보상 모듈이 제5번째 주기에서 제공한 제5 보상 신호는 안정 상태의 보상 신호로 사용되고, 아날로그 모듈은 상기 제5 보상 신호에 의해 선형성 보상을 효율적으로 진행할 수 있다.
반대로, 제6 보상 신호와 제5 보상 신호 사이의 차이 값이 미리 설정된 범위 밖에 있을 경우, 아날로그 모듈의 작업정보의 변경이 제6번째 주기에서 선형성 형성에 대해 큰 영향을 미친다. 여전히 제5 보상 신호로 아날로그 모듈의 출력 신호에 대해 선형성 보상을 하게 되면 선형성 보상을 효율적으로 구현할 수 없으므로 보상 신호를 다시 제공해야 한다.
이러한 경우에, n을 6로 할당하고, 제n번째 주기가 제6번째 주기인 경우로 상기 과정을 다시 진행하며, 제6번째 주기에서 선형성 보상 모듈이 제6 보상 신호를 획득한 경우에, 제n+1번째 주기, 즉 제7번째 주기에서, 검출 모듈은 아날로그 모듈의 작업정보를 다시 검출하고, 다시 검출된 작업정보에 의해 신규 제2 구성 신호를 얻어 선형성 보상 모듈로 제공한다.
제7번째 주기에서, 선형성 보상 모듈은 현재 주기의 제1 구성 신호와 제2 구성 신호에 의해 보상 신호를 다시 계산하고 상기 보상 신호를 제7 보상 신호로 사용한다. 마찬가지로, 제7 보상 신호가 획득된 전제하에, 상기 제7 보상 신호를 제6 보상 신호와 비교하여 제7 보상 신호와 제6 보상 신호 사이의 차이 값이 미리 설정된 범위 내에 있는지 여부를 판단한다. 제7 보상 신호와 제6 보상 신호 사이의 차이 값이 미리 설정된 범위 내에 있는 경우, 아날로그 모듈의 작업정보가 제7번째 주기에서 아날로그 모듈에 대한 선형성 영향이 제6번째 주기에 비해 제어 가능한 범위에 있다. 따라서, 선형성 보상 모듈이 제6번째 주기에서 제공한 제6 보상 신호는 안정 상태의 보상 신호로 사용되고, 아날로그 모듈은 상기 제6 보상 신호에 의해 선형성 보상을 효율적으로 진행할 수 있다.
상응하게, 제7 보상 신호와 제6 보상 신호 사이의 차이 값이 여전히 미리 설정된 범위 밖에 있을 경우, n을 8으로 다시 할당하고, 제8번째 주기에서 계산된 제8 보상 신호를 제7 보상 신호와 비교하여 상기 과정을 반복한다. 이와 같이 적용하여, 제n+1 보상 신호와 제n 보상 신호 사이의 차이 값이 미리 설정된 범위 내에 있을 경우, 선형성 보상 모듈은 제n 보상 신호를 아날로그 모듈의 출력 노드로 제공하여 선형성 보상을 진행할 수 있다.
상기 기술적 해결수단은, 선형성 보상 모듈이 반복(iteration)을 통해 아날로그 모듈의 현재 주기에 대해 선형성 보상을 효율적으로 진행하므로 아날로그 모듈에 대응되는 작업정보가 변경될 때마다 대응되는 보상 신호를 바로 조정할 수 있어 선형성 보상 모듈에서 아날로그 모듈의 출력 노드로 제공되는 보상 신호를 통해 아날로그 모듈에서 작업정보가 변경된 후 더욱 신뢰 가능한 선형성 보상을 진행할 수 있다. 따라서 선형성 보상 효과가 파라미터 변동 및 모드 변화로 인해 약화되지 않도록 확보할 수 있다.
본 실시예에서 보상 방법의 기타 기술적 해결수단은 실시예 4 및 실시예 4와 대응하는 대안적 실시예의 보상 회로의 기술적 해결수단과 대응되므로 중복하여 설명하지 않는다.
상기 실시 형태의 설명을 통해, 본 기술분야의 기술자는 상기 실시예의 방법에 따라 소프트웨어와 일반 하드웨어 플랫폼의 통합 방식으로 구현할 수 있음을 알 수 있다. 물론, 하드웨어를 통해 구현할 수도 있다. 이러한 이해를 기반으로, 본 출원의 기술적 해결수단은 소프트웨어 제품의 형식으로 구현될 수 있으며, 상기 컴퓨터 소프트웨어 제품은 저장 매체[예컨대, 리드온리 메모리/랜덤 액세스 메모리 （Read-Only Memory/Random Access Memory, ROM/RAM）, 자기 디스크, 광 디스크]에 저장되고, 하나의 단말기(휴대폰, 컴퓨터, 서버, 또는 네트워크 설비 등)에서 본 출원의 실시예에 따른 복수의 방법을 실행하도록 하는 복수의 명령을 포함한다.
실시예 7
본 실시예는 보상 신호를 입력 노드 및 출력 노드가 포함된 아날로그 모듈로 제공하는 보상 장치를 더 제공한다. 상기 장치는 상기 실시예 3 및 대안적 실시 방식을 구현하며, 위에서 설명한 부분은 중복하여 설명하지 않는다. 이하 사용되는 용어 "모듈"은 소정 기능의 소프트웨어 및/또는 하드웨어의 조합을 구현할 수 있다. 이하 실시예에서 기재된 장치는 소프트웨어로 구현하였으나, 하드웨어, 또는 소프트웨어와 하드웨어의 조합으로 구현하는 것도 가능하다. 도 13는 본 발명의 실시예에 따른 보상 장치의 블록도(I)이다. 도 13에 도시된 바와 같이, 상기 보상 장치는,
제1 구성 신호를 획득하고 제1 구성 신호에 의해 복수의 트랜스컨덕턴스 유닛을 그룹핑하여 보상 신호를 출력 노드로 제공하도록 구성된 제1 보상 모듈(701);을 포함한다. 여기서, 제1 구성 신호는 아날로그 모듈 중 임의 위치의 신호를 표시한다.
본 실시예의 보상 장치에 의하면, 획득된 제1 구성 신호에 의해 상기 복수의 트랜스컨덕턴스 유닛을 그룹핑하여 보상 신호를 아날로그 모듈의 출력 노드로 제공할 수 있다. 여기서 상기 제1 구성 신호는 상기 아날로그 모듈 중 임의 위치의 신호를 표시한다. 그러므로 상기 보상 방법은 관련 기술에서 선형성 보상 과정 중의 비 선형 요소 및 그 영향에 대해 전면적으로 고려하지 않아 선형성 보상의 편차가 큰 문제를 해결함으로써 선형성 보상 기술의 신뢰도를 향상시키는 효과에 도달했다.
본 실시예의 보상 장치의 기타 기술적 해결수단은 실시예 3의 보상 방법과 대응되므로 중복하여 설명하지 않는다.
유의할 것은, 상기 복수의 모듈은 소프트웨어 또는 하드웨어를 통해 구현할 수 있다. 여기서 후자인 경우, 다음 방식으로 구현할 수 있으나 이에 한정되지 않는다. 즉, 상기 모듈은 모두 동일 프로세서에 위치하거나, 또는 상기 복수의 모듈은 임의 조합 형식으로 다른 프로세서에 각각 위치할 수도 있다.
실시예 8
본 실시예는 보상 신호를 입력 노드 및 출력 노드가 포함된 아날로그 모듈로 제공하는 보상 장치를 더 제공한다. 상기 장치는 상기 실시예 6 및 대안적 실시 방식을 구현하며, 위에서 설명한 부분은 중복하여 설명하지 않는다. 이하 사용되는 용어 "모듈"은 소정 기능의 소프트웨어 및/또는 하드웨어의 조합을 구현할 수 있다. 이하 실시예에서 기재된 장치는 소프트웨어로 구현하였으나, 하드웨어, 또는 소프트웨어와 하드웨어의 조합으로 구현하는 것도 가능하다. 도 14는 본 발명의 실시예에 따른 보상 장치의 블록도(II)이다. 도 14에 도시된 바와 같이, 상기 보상 장치는, 아날로그 모듈의 작업정보를 검출하고, 작업정보에 의해 제2 구성 신호를 제공하도록 구성되는 제공 모듈(801); 제1 구성 신호 및 제2 구성 신호를 획득하고 제1 구성 신호 및/또는 제2 구성 신호에 의해 보상 신호를 출력 노드로 제공하도록 구성되는 제2 보상 모듈(802)를 포함한다. 여기서, 제1 구성 신호는 아날로그 모듈 중 임의 위치의 신호를 표시한다.
본 실시예의 보상 장치에 의하면, 아날로그 모듈의 작업정보를 검출할 수 있고, 작업정보에 의해 제2 구성 신호를 제공하므로, 상기 제2 구성 신호 및 아날로그 모듈에서 제공된 제1 구성 신호에 의해 보상 신호를 획득하여 아날로그 모듈의 출력 노드로 제공하여 선형성 보상을 진행한다. 따라서, 상기 보상 회로는 관련 기술에서 선형성 보상 과정 중의 비 선형 요소 및 그 영향에 대해 전면적으로 고려하지 않아 선형성 보상의 편차가 큰 문제를 해결함으로써 선형성 보상 기술의 신뢰도를 향상시키는 효과에 도달했다.
일 대안적 실시예에서, 작업정보은 공정 정보, 전압 정보, 온도 정보, 주파수 정보 중의 적어도 하나 이상을 포함한다. 제2 구성 정보는 공정 설정 정보, 전압 설정 정보, 온도 설정 정보, 주파수 설정 정보 중의 적어도 하나 이상을 포함한다.
일 대안적 실시예에서, 상기 보상 방법은 제m번째 주기에서 제1 구성 신호 및/또는 제2 구성 신호를 획득하고 제1 구성 신호 및/또는 제2 구성 신호에 의해 제m 보상 신호를 제공하고; 제m+1번째 주기에서 제1 구성 신호 및 제2 구성 신호를 획득하고 제1 구성 신호 및 제2 구성 신호에 의해 제m+1 보상 신호를 제공하고; 제m+1 보상 신호와 제m 보상 신호 사이의 차이 값이 미리 설정된 범위 내에 있을 때 제m 보상 신호를 출력 노드로 제공하는 것을 더 포함한다.
일 대안적 실시예에서, 상기 보상 방법은 제n번째 주기에서 아날로그 모듈의 작업정보가 변경되었음을 검출될 경우, 변경된 작업정보에 의해 제2 구성 신호를 다시 제공한다. 제n번째 주기에서 제1 구성 신호 및 제2 구성 신호를 획득하고 제1 구성 신호 및 제2 구성 신호에 의해 제n 보상 신호를 제공하고; 제n+1번째 주기에서 제1 구성 신호 및 제2 구성 신호를 획득하고 제1 구성 신호 및 제2 구성 신호에 의해 제n+1 보상 신호를 제공하고; 제n+1 보상 신호와 제n 보상 신호 사이의 차이 값이 미리 설정된 범위 내에 있을 경우, 제n 보상 신호를 출력 노드로 제공하는 것을 포함한다.
본 실시예의 보상 장치의 기타 기술적 해결수단은 실시예 6의 보상 방법과 대응되므로 중복하여 설명하지 않는다.
상기 복수의 모듈은 소프트웨어 또는 하드웨어를 통해 구현할 수 있다. 여기서 후자인 경우, 다음과 같은 방식으로 구현할 수 있으나 이에 한정되지 않는다. 즉, 상기 모듈은 모두 동일 프로세서에 위치하거나, 또는 상기 복수의 모듈은 임의 조합 형식으로 다른 프로세서에 각각 위치할 수도 있다.
실시예 9
본 출원의 실시예는 컴퓨터 프로그램이 저장된 저장 매체를 더 제공한다. 여기서, 상기 컴퓨터 프로그램은 실행할 때 상기 어느 한 실시예에 따른 방법의 단계를 수행하도록 구성된다.
대안적으로, 본 실시예에서, 상기 저장 매체는 다음 단계를 실행하는 컴퓨터 프로그램을 저장하도록 구성된다.
S1: 제1 구성 신호를 획득하고 제1 구성 신호에 의해 복수의 트랜스컨덕턴스 유닛을 그룹핑하여 보상 신호를 출력 노드로 제공한다. 여기서, 제1 구성 신호는 아날로그 모듈 중 임의 위치의 신호를 표시한다.
대안적으로, 본 실시예에서, 상기 저장 매체는 U 플래시 디스크, 리드온리 메모리(Read-Only Memory ROM), 랜덤 액세스 메모리(Random Access Memory, RAM), 모바일 하드디스크, 자기 디스크 또는 광 디스크 등 다양한 컴퓨터 프로그램을 저장할 수 있는 매체를 포함하나 이에 한정되지 않는다.
실시예 10
본 출원의 실시예는 컴퓨터 프로그램이 저장된 저장 매체를 더 제공한다. 여기서, 상기 컴퓨터 프로그램은 실행할 때 상기 어느 한 실시예에 따른 방법의 단계를 수행하도록 구성된다.
대안적으로, 본 실시예에서, 상기 저장 매체는 다음 단계를 실행하는 컴퓨터 프로그램을 저장하도록 구성된다.
S1: 아날로그 모듈의 작업정보를 검출하고, 작업정보에 의해 제2 구성 신호를 제공한다.
S2: 제1 구성 신호 및 제2 구성 신호를 획득하고, 제1 구성 신호 및/또는 제2 구성 신호에 의해 보상 신호를 출력 노드에 제공한다. 여기서, 제1 구성 신호는 아날로그 모듈 중 임의 위치의 신호를 표시한다.
대안적으로, 본 실시예에서, 상기 저장 매체는 USB 플래시 디스크, ROM, RAM, 모바일 하드디스크, 자기 디스크 또는 광 디시크 등 다양한 컴퓨터 프로그램을 저장할 수 있는 매체를 포함하는 이에 한정되지 않는다.
실시예 11
본 출원의 실시예는 메모리와 프로세서를 포함하는 전자장치를 더 제공한다. 상기 메모리에는 컴퓨터 프로그램이 저장되고, 상기 프로세서는 컴퓨터 프로그램을 실행할 때 상기 어느 한 실시예에 따른 방법의 단계를 수행하도록 구성된다.
대안적으로, 상기 전자장치는 전송장치 및 입출력 장치를 더 포함할 수 있다. 여기서, 상기 전송장치는 상기 프로세서와 연결되고, 상기 입출력 장치는 상기 프로세서와 연결된다.
대안적으로, 본 실시예에서, 상기 프로세서는 컴퓨터 프로그램을 통해 다음 단계를 수행할 수 있도록 구성된다.
S1: 제1 구성 신호를 획득하고 제1 구성 신호에 의해 복수의 트랜스컨덕턴스 유닛을 그룹핑하여 보상 신호를 출력 노드로 제공한다. 여기서, 제1 구성 신호는 아날로그 모듈 중 임의 위치의 신호를 표시한다.
대안적으로, 본 실시예의 구체적 예시는 상기 실시예 및 대안적 실시 형태에 기재된 예시를 참조할 수 있으며, 본 실시예는 중복하여 설명하지 않는다.
실시예 12
본 출원의 실시예는 메모리와 프로세서를 포함하는 전자장치를 더 제공한다. 상기 메모리에는 컴퓨터 프로그램이 저장되고, 상기 프로세서는 컴퓨터 프로그램을 실행할 때 상기 어느 한 실시예 따른 방법의 단계를 수행하도록 구성된다.
대안적으로, 상기 전자장치는 전송장치 및 입출력 장치를 더 포함할 수 있다. 여기서, 상기 전송장치는 상기 프로세서와 연결되고, 상기 입출력 장치는 상기 프로세서와 연결된다.
대안적으로, 본 실시예에서, 상기 프로세서는 컴퓨터 프로그램을 통해 다음 단계를 수행할 수 있도록 구성된다.
S1: 아날로그 모듈의 작업정보를 검출하고, 작업정보에 의해 제2 구성 신호를 제공한다.
S2: 제1 구성 신호 및 제2 구성 신호를 획득하고, 제1 구성 신호 및/또는 제2 구성 신호에 의해 보상 신호를 출력 노드에 제공한다. 여기서, 제1 구성 신호는 아날로그 모듈 중 임의 위치의 신호를 표시한다.
대안적으로, 본 실시예의 구체적 예시는 상기 실시예 및 대안적 실시 형태에 기재된 예시를 참조할 수 있다. 본 실시예는 중복하여 설명하지 않는다.
관련 기술분야의 통상의 기술자라면 상기 본 출원의 복수의 모듈 또는 복수의 단계가 범용 컴퓨팅 장치에 의해 구현될 수 있고, 단일 컴퓨팅 장치에 집중되거나 또는 복수의 컴퓨팅 장치들로 구성된 네트워크 상에 분산될 수 있다는 것을 알아야 한다. 대안적으로, 위에서 설명된 복수의 모듈 또는 복수의 단계는 컴퓨팅 장치에 의해 실행 가능한 프로그램 코드에 의해 구현될 수 있으므로 상기 복수의 모듈 또는 복수의 단계는 저장 장치에 저장되어 컴퓨터 장치에 의해 수행될 수 있다. 일부 상황에서, 도시되거나 설명된 단계는 본 명세서에 설명된 것과 다른 순서로 실행될 수 있거나, 또는 위에서 설명된 복수의 모듈 또는 복수의 단계는 복수의 집적 회로 모듈로 개별적으로 만들어질 수 있거나, 또는 상기 복수의 모듈들 또는 복수의 단계들 중의 복수의 모듈 또는 단계를 복수의 집적 회로 모듈로 만들 수 있다. 이에 따라, 본 출원은 하드웨어와 소프트웨어의 임의의 특정 조합으로 제한되지 않는다.

Claims (31)

  1. 입력신호를 수신하도록 구성된 입력 노드 및 출력신호를 출력하도록 구성된 출력 노드를 포함하는 아날로그 모듈;
    상기 아날로그 모듈 중 임의 위치의 신호를 표시하는 제1 구성 신호(Configuration signal)를 획득하고 상기 제1 구성 신호에 의해 그룹핑되어 보상 신호를 상기 출력 노드로 제공하도록 구성되는 복수의 트랜스컨덕턴스 유닛(transconductance units)을 포함하는 선형성 보상 모듈(linearity compensation module)을 포함하는, 보상 회로.
  2. 청구항 1에 있어서,
    각각의 상기 트랜스컨덕턴스 유닛은 서로 병렬로 연결된 복수의 트랜스컨덕턴스 서브 유닛(transconductance sub units)을 포함하고;
    여기서, 상기 복수의 트랜스컨덕턴스 유닛과 상기 복수의 트랜스컨덕턴스 서브 유닛은, 상기 제1 구성 신호를 획득하고 상기 제1 구성 신호에 의해 상기 복수의 트랜스컨덕턴스 유닛을 그룹핑하고 상기 트랜스컨덕턴스 유닛 중의 상기 복수의 트랜스컨덕턴스 서브 유닛을 그룹핑하여 상기 보상 신호를 상기 출력 노드로 제공하도록 구성되는, 보상 회로.
  3. 청구항 2에 있어서,
    상기 트랜스컨덕턴스 서브 유닛은 트랜스컨덕턴스 트랜지스터(transconductance transistor) 및 바이어스 트랜지스터(bias transistor)를 포함하며, 여기서, 상기 트랜스컨덕턴스 트랜지스터의 게이트 전극은 상기 제1 구성 신호를 획득하도록 구성되고, 상기 트랜스컨덕턴스 트랜지스터의 드레인 전극은 신호를 상기 바이어스 트랜지스터의 소스 전극으로 제공하도록 구성되며; 상기 바이어스 트랜지스터의 게이트 전극은 바이어스 신호(bias signal)를 획득하도록 구성되고, 상기 바이어스 트랜지스터의 드레인 전극은 상기 보상 신호를 제공하도록 구성되며;
    상기 트랜스컨덕턴스 트랜지스터와 상기 바이어스 트랜지스터는 모두 PMOS 트랜지스터를 사용하거나, 또는 상기 트랜스컨덕턴스 트랜지스터와 상기 바이어스 트랜지스터는 모두 NOMS 트랜지스터를 사용하는, 보상 회로.
  4. 청구항 2에 있어서,
    상기 트랜스컨덕턴스 서브 유닛은 입력 단, 출력 단, 및 상기 입력 단과 상기 출력 단 사이에 설치된 전류 미러(Current mirror)를 포함하며, 여기서, 상기 출력 단은 상기 보상 신호를 제공하도록 구성되며;
    상기 입력 단은 PMOS 트랜지스터 및 NMOS 트랜지스터를 포함하며, 여기서, 상기 PMOS 트랜지스터의 소스 전극과 상기 NMOS 트랜지스터의 소스 전극은 서로 연결되고, 상기 PMOS 트랜지스터의 소스 전극 및 상기 NMOS 트랜지스터의 소스 전극은 상기 제1 구성 신호를 획득하도록 구성되고, 상기 PMOS 트랜지스터의 게이트 전극은 제1 바이어스 신호를 획득하도록 구성되고, 상기 NMOS 트랜지스터의 게이트 전극은 제2 바이어스 신호를 획득하도록 구성되고, 상기 PMOS 트랜지스터의 드레인 전극 및 상기 NMOS 트랜지스터의 드레인 전극은 신호를 전류 미러로 제공하도록 구성되는, 보상 회로.
  5. 청구항 3에 있어서,
    각각의 상기 트랜스컨덕턴스 유닛 중의 상기 복수의 트랜스컨덕턴스 서브 유닛은 사이즈가 다른 PMOS 트랜지스터를 사용하도록 구성되거나, 또는 각각의 상기 트랜스컨덕턴스 유닛 중의 상기 복수의 트랜스컨덕턴스 서브 유닛은 사이즈가 다른 NMOS 트랜지스터를 사용하도록 구성되는, 보상 회로.
  6. 청구항 4에 있어서,
    각각의 상기 트랜스컨덕턴스 유닛 중의 상기 복수의 트랜스컨덕턴스 서브 유닛은 사이즈가 다른 PMOS 트랜지스터를 사용하도록 구성되거나, 또는 각각의 상기 트랜스컨덕턴스 유닛 중의 상기 복수의 트랜스컨덕턴스 서브 유닛은 사이즈가 다른 NMOS 트랜지스터를 사용하도록 구성되거나, 또는 각각의 상기 트랜스컨덕턴스 유닛 중의 상기 복수의 트랜스컨덕턴스 서브 유닛은 사이즈가 다른 PMOS 트랜지스터 및 사이즈가 다른 NMOS 트랜지스터를 사용하도록 구성되는, 보상 회로.
  7. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 제1 구성 신호는 상기 입력 신호, 상기 출력 신호, 및 상기 아날로그 모듈 중 상기 입력 노드와 상기 출력 노드 사이의 임의 위치의 프로세스 신호(process signal)를 포함하는, 보상 회로.
  8. 청구항 7에 있어서,
    상기 제1 구성 신호가 상기 입력 신호인 경우, 상기 복수의 트랜스컨덕턴스 유닛은, 상기 트랜스컨덕턴스 유닛마다 하나의 상기 입력 노드의 입력 신호를 획득하는 방식을 통해 제1 구성 신호를 획득하도록 구성되는, 보상 회로.
  9. 청구항 1 내지 청구항 8 중 어느 한 항에 따른 보상 회로를 포함하는 보상 칩.
  10. 보상 신호를 입력 노드 및 출력 노드가 포함된 아날로그 모듈로 제공하는 보상 방법에 있어서,
    상기 아날로그 모듈 중 임의 위치의 신호를 표시하는 제1 구성 신호를 획득하고, 상기 제1 구성 신호에 의해 복수의 트랜스컨덕턴스 유닛을 그룹핑하여 상기 보상 신호를 상기 출력 노드로 제공하는 단계를 포함하는, 보상 방법.
  11. 입력신호를 수신하도록 구성된 입력 노드 및 출력신호를 출력하도록 구성된 출력 노드를 포함하는 아날로그 모듈;
    상기 아날로그 모듈의 작업정보를 검출하고 상기 작업정보에 의해 제2 구성 신호를 제공하도록 구성된 검출 모듈;
    상기 아날로그 모듈 증 임의 위치의 신호를 표시하는 제1 구성 신호와, 상기 제2 구성 신호를 획득하고, 상기 제1 구성 신호 및 상기 제2 구성 신호 중의 적어도 하나 이상에 의해 보상 신호를 상기 출력 노드로 제공하도록 구성된 선형성 보상 모듈을 포함하는, 보상 회로.
  12. 청구항 11에 있어서,
    상기 작업정보는 공정 정보, 전압 정보, 온도 정보, 주파수 정보 중의 적어도 하나 이상을 포함하며; 상기 제2 구성 신호는 공정 설정 정보, 전압 설정 정보, 온도 설정 정보, 주파수 설정 정보 중의 적어도 하나 이상을 포함하는, 보상 회로.
  13. 청구항 11에 있어서,
    상기 선형성 보상 모듈은,
    제m번째 주기에서 상기 제1 구성 신호 및 상기 제2 구성 신호 중의 적어도 하나 이상을 포함하는 목표 구성 신호를 획득하고, 상기 목표 구성 신호에 의해 제m 보상 신호를 제공하고, m는 음이 아닌 정수이며;
    제m+1번째 주기에서 상기 제1 구성 신호 및 상기 제2 구성 신호를 획득하고, 상기 제1 구성 신호 및 상기 제2 구성 신호에 의해 제m+1 보상 신호를 제공하고;
    상기 제m+1 보상 신호와 상기 제m 보상 신호 사이의 차이 값이 미리 설정된 범위 내에 있는 경우, 상기 제m 보상 신호를 상기 출력 노드로 제공하도록 구성되는, 보상 회로.
  14. 청구항 13에 있어서,
    상기 검출 모듈은,
    제n번째 주기에서 상기 아날로그 모듈의 상기 작업정보의 변경이 검출된 경우, 변경된 상기 작업정보에 의해 상기 제2 구성 신호를 다시 상기 선형성 보상 모듈로 제공하도록 추가 구성되며; 여기서, n는 음이 아닌 정수이며;
    상기 선형성 보상 모듈은,
    제n번째 주기에서 상기 제1 구성 신호 및 상기 제2 구성 신호를 획득하고 상기 제1 구성 신호 및 상기 제2 구성 신호에 의해 제n 보상 신호를 제공하고;
    제n+1번째 주기에서 상기 제1 구성 신호 및 상기 제2 구성 신호를 획득하고 상기 제1 구성 신호 및 상기 제2 구성 신호에 의해 제n+1 보상 신호를 제공하고;
    상기 제n+1 보상 신호와 상기 제n 보상 신호 사이의 수치의 차이 값이 미리 설정된 범위 내에 있는 경우, 상기 제n 보상 신호를 상기 출력 노드로 제공하도록 추가 구성되는, 보상 회로.
  15. 청구항 11에 있어서,
    상기 선형성 보상 모듈은 복수의 트랜스컨덕턴스 유닛을 포함하며;
    여기서, 상기 복수의 트랜스컨덕턴스 유닛은, 상기 제1 구성 신호 및 상기 제2 구성 신호를 획득하고 상기 제1 구성 신호 및 상기 제2 구성 신호 중의 적어도 하나 이상에 의해 상기 복수의 트랜스컨덕턴스 유닛을 그룹핑하여 상기 보상 신호를 상기 출력 노드로 제공하도록 구성되는, 보상 회로.
  16. 청구항 15에 있어서,
    각각의 상기 트랜스컨덕턴스 유닛은 서로 병렬로 연결된 복수의 트랜스컨덕턴스 서브 유닛을 포함하며;
    여기서, 상기 복수의 트랜스컨덕턴스 유닛 및 상기 복수의 트랜스컨덕턴스 서브 유닛은, 상기 제1 구성 신호 및 상기 제2 구성 신호를 획득하고 상기 제1 구성 신호 및 상기 제2 구성 신호 중의 적어도 하나 이상에 의해 상기 복수의 트랜스컨덕턴스 유닛을 그룹핑하고 상기 트랜스컨덕턴스 유닛 중 상기 복수의 트랜스컨덕턴스 서브 유닛을 그룹핑하여 상기 보상 신호를 상기 출력 노드로 제공하도록 구성되는, 보상 회로.
  17. 청구항 16에 있어서,
    상기 트랜스컨덕턴스 서브 유닛은 트랜스컨덕턴스 트랜지스터 및 바이어스 트랜지스터를 포함하며, 여기서, 상기 트랜스컨덕턴스 트랜지스터의 게이트 전극은 상기 제1 구성 신호 및 상기 제2 구성 신호 중의 적어도 하나 이상을 획득하도록 구성되고, 상기 트랜스컨덕턴스 트랜지스터의 드레인 전극은 신호를 상기 바이어스 트랜지스터의 소스 전극으로 제공하도록 구성되며; 상기 바이어스 트랜지스터의 게이트 전극은 바이어스 신호를 획득하도록 구성되고, 상기 바이어스 트랜지스터의 드레인 전극은 상기 보상 신호를 제공하도록 구성되며;
    상기 트랜스컨덕턴스 트랜지스터와 상기 바이어스 트랜지스터는 모두 PMOS 트랜지스터를 사용하거나, 또는 상기 트랜스컨덕턴스 트랜지스터와 상기 바이어스 트랜지스터는 모두 NOMS 트랜지스터를 사용하는, 보상 회로.
  18. 청구항 16에 있어서,
    상기 트랜스컨덕턴스 서브 유닛은 입력 단, 출력 단, 및 상기 입력 단과 상기 출력 단 사이에 설치된 전류 미러를 포함하며, 여기서, 상기 출력 단은 상기 보상 신호를 제공하도록 구성되며;
    상기 입력 단은 PMOS 트랜지스터 및 NMOS 트랜지스터를 포함하며, 여기서, 상기 PMOS 트랜지스터의 소스 전극과 상기 NMOS 트랜지스터의 소스 전극이 서로 연결되고, 상기 PMOS 트랜지스터의 소스 전극 및 상기 NMOS 트랜지스터의 소스 전극은 상기 제1 구성 신호 및 상기 제2 구성 신호 중의 적어도 하나 이상을 획득하도록 구성되고, 상기 PMOS 트랜지스터의 게이트 전극은 제1 바이어스 신호를 획득하도록 구성되고, 상기 NMOS 트랜지스터의 게이트 전극은 제2 구성 신호를 획득하도록 구성되고, 상기 PMOS 트랜지스터의 드레인 전극 및 상기 NMOS 트랜지스터의 드레인 전극은 신호를 전류 미러로 제공하도록 구성되는, 보상 회로.
  19. 청구항 17에 있어서,
    각각의 상기 트랜스컨덕턴스 유닛 중의 상기 복수의 트랜스컨덕턴스 서브 유닛은 사이즈가 다른 PMOS 트랜지스터를 사용하도록 구성되거나, 또는 각각의 상기 트랜스컨덕턴스 유닛 중의 상기 복수의 트랜스컨덕턴스 서브 유닛은 사이즈가 다른 NMOS 트랜지스터를 사용하도록 구성되는, 보상 회로.
  20. 청구항 18에 있어서,
    각각의 상기 트랜스컨덕턴스 유닛 중의 상기 복수의 트랜스컨덕턴스 서브 유닛은 사이즈가 다른 PMOS 트랜지스터를 사용하도록 구성되거나, 또는 각각의 상기 트랜스컨덕턴스 유닛 중의 상기 복수의 트랜스컨덕턴스 서브 유닛은 사이즈가 다른 NMOS 트랜지스터를 사용하도록 구성되거나, 또는 각각의 상기 트랜스컨덕턴스 유닛 중의 상기 복수의 트랜스컨덕턴스 서브 유닛은 사이즈가 다른 PMOS 트랜지스터 및 사이즈가 다른 NMOS 트랜지스터를 사용하도록 구성되는, 보상 회로.
  21. 청구항 11 내지 청구항 18 중 어느 한 항에 있어서,
    상기 제1 구성 신호는 상기 입력 신호, 상기 출력 신호, 및 상기 아날로그 모듈 중 상기 입력 노드와 상기 출력 노드 사이의 임의 위치의 프로세스 신호를 포함하는, 보상 회로.
  22. 청구항 21에 있어서,
    상기 제1 구성 신호가 상기 입력 신호인 경우, 상기 복수의 트랜스컨덕턴스 유닛은, 상기 트랜스컨덕턴스 유닛마다 하나의 상기 입력 노드의 입력 신호를 획득하는 방식을 통해 제1 구성 신호를 획득하도록 구성되는, 보상 회로.
  23. 청구항 11 내지 청구항 22 중 어느 한 항에 따른 보상 회로를 포함하는 보상 칩.
  24. 보상 신호를 입력 노드 및 출력 노드가 포함된 아날로그 모듈로 제공하는 보상 방법에 있어서,
    상기 아날로그 모듈의 작업정보를 검출하고 상기 작업정보에 의해 제2 구성 신호를 제공하는 단계;
    상기 아날로그 모듈 중 임의 위치의 신호를 표시하는 제1 구성 신호와 상기 제2 구성 신호를 획득하고 상기 제1 구성 신호 및 상기 제2 구성 신호 중의 적어도 하나 이상에 의해 보상 신호를 상기 출력 노드로 제공하는 단계를 포함하는, 보상 방법.
  25. 청구항 24에 있어서,
    상기 작업정보는 공정 정보, 전압 정보, 온도 정보, 주파수 정보 중의 적어도 하나 이상을 포함하고; 상기 제2 구성 신호는 공정 설정 정보, 전압 설정 정보, 온도 설정 정보, 주파수 설정 정보 중의 적어도 하나 이상을 포함하는, 보상 방법.
  26. 청구항 24에 있어서,
    제m번째 주기에서 상기 제1 구성 신호 및 상기 제2 구성 신호 중의 적어도 하나 이상을 포함하는 목표 구성 신호를 획득하고 상기 목표 구성 신호에 의해 제m 보상 신호를 제공하고, m는 음이 아닌 정수이며;
    제m+1번째 주기에서 상기 제1 구성 신호 및 상기 제2 구성 신호를 획득하고, 상기 제1 구성 신호 및 상기 제2 구성 신호에 의해 제m+1 보상 신호를 제공하고;
    상기 제m+1 보상 신호와 상기 제m 보상 신호 사이의 차이 값이 미리 설정된 범위 내에 있는 경우, 상기 제m 보상 신호를 상기 출력 노드로 제공하도록 구성하는 단계를 더 포함하는, 보상 방법.
  27. 청구항 24에 있어서,
    제n번째 주기에서 상기 아날로그 모듈의 상기 작업정보의 변경이 검출된 경우, 변경된 상기 작업정보에 의해 상기 제2 구성 신호를 다시 상기 선형성 보상 모듈로 제공하도록 구성되며; 여기서, n는 음이 아닌 정수이며;
    제n번째 주기에서 상기 제1 구성 신호 및 상기 제2 구성 신호를 획득하고 상기 제1 구성 신호 및 상기 제2 구성 신호에 의해 제n 보상 신호를 제공하고;
    제n+1번째 주기에서 상기 제1 구성 신호 및 상기 제2 구성 신호를 획득하고, 상기 제1 구성 신호 및 상기 제2 구성 신호에 의해 제n+1 보상 신호를 제공하고;
    상기 제n+1 보상 신호와 상기 제n 보상 신호 사이의 차이 값이 미리 설정된 범위 내에 있는 경우, 상기 제n 보상 신호를 상기 출력 노드로 제공하도록 구성하는 단계를 더 포함하는, 보상 방법.
  28. 보상 신호를 입력 노드 및 출력 노드가 포함된 아날로그 모듈로 제공하도록 구성된 보상 장치에 있어서,
    상기 아날로그 모듈 중 임의 위치의 신호를 표시하는 제1 구성 신호를 획득하고 상기 제1 구성 신호에 의해 복수의 트랜스컨덕턴스 유닛을 그룹핑하여 상기 보상 신호를 상기 출력 노드로 제공하도록 구성되는 보상 모듈;을 포함하는 보상 장치.
  29. 보상 신호를 입력 노드 및 출력 노드가 포함된 아날로그 모듈로 제공하도록 구성된 보상 장치에 있어서,
    상기 아날로그 모듈의 작업정보를 검출하고 상기 작업정보에 의해 제2 구성 신호를 제공하도록 구성되는 제공 모듈;
    상기 아날로그 모듈 중 임의 위치의 신호를 표시하는 제1 구성 신호와 상기 제2 구성 신호를 획득하고 상기 제1 구성 신호 및 상기 제2 구성 신호 중의 적어도 하나 이상에 의해 상기 보상 신호를 상기 출력 노드로 제공하도록 구성되는 보상 모듈을 포함하는, 보상 장치.
  30. 실행할 때 청구항 10, 청구항 24 내지 청구항 27 중 어느 한 항에 따른 방법을 수행하도록 구성된 컴퓨터 프로그램이 저장된 저장 매체.
  31. 컴퓨터 프로그램이 저장된 메모리와, 상기 컴퓨터 프로그램을 실행하여 청구항 10, 청구항 24 내지 청구항 27 중 어느 한 항에 따른 방법을 수행하도록 구성된 프로세서를 포함하는, 전자장치.
KR1020217036205A 2019-08-30 2020-08-26 보상 회로 및 칩, 방법, 장치, 저장 매체, 전자장치 KR102639945B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201910817751.5A CN112448678A (zh) 2019-08-30 2019-08-30 补偿电路及芯片、方法、装置、存储介质、电子装置
CN201910817751.5 2019-08-30
PCT/CN2020/111361 WO2021037054A1 (zh) 2019-08-30 2020-08-26 补偿电路及芯片、方法、装置、存储介质、电子装置

Publications (2)

Publication Number Publication Date
KR20210145819A true KR20210145819A (ko) 2021-12-02
KR102639945B1 KR102639945B1 (ko) 2024-02-27

Family

ID=74684212

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217036205A KR102639945B1 (ko) 2019-08-30 2020-08-26 보상 회로 및 칩, 방법, 장치, 저장 매체, 전자장치

Country Status (6)

Country Link
US (1) US20220393649A1 (ko)
EP (1) EP3955458A4 (ko)
JP (1) JP7340623B2 (ko)
KR (1) KR102639945B1 (ko)
CN (1) CN112448678A (ko)
WO (1) WO2021037054A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11747224B1 (en) * 2022-02-10 2023-09-05 Ati Industrial Automation, Inc. Quarter-bridge temperature compensation for force/torque sensor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05136636A (ja) * 1991-11-13 1993-06-01 Toshiba Corp 差動増幅器
KR20150089910A (ko) * 2014-01-28 2015-08-05 아바고 테크놀로지스 제너럴 아이피 (싱가포르) 피티이 리미티드 전력 증폭기

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960027254A (ko) * 1994-12-29 1996-07-22 조백제 선형성이 양호한 오퍼레이션널 트랜스콘덕턴스 증폭기
JPH11103218A (ja) * 1997-09-26 1999-04-13 Japan Radio Co Ltd フィードフォワード型増幅器
US6188281B1 (en) 1998-09-30 2001-02-13 Maxim Integrated Products, Inc. Linear transconductance circuits having class AB amplifiers parallel coupled with concave compensation circuits
US7002410B2 (en) * 2001-08-29 2006-02-21 Gct Semiconductor, Inc. Adaptive linearization technique for communication building block
JP3960240B2 (ja) 2003-03-10 2007-08-15 三菱電機株式会社 フィードフォワード回路
KR100736394B1 (ko) 2005-11-01 2007-07-09 삼성전자주식회사 선형성이 향상된 차동 회로, 이를 구비하는 차동 증폭 회로및 믹서 회로
WO2010119456A2 (en) * 2009-04-03 2010-10-21 Secretary, Department Of Information Technology (Dit) Method and apparatus for low power continuous time delta sigma modulation
JP6115991B2 (ja) 2013-03-15 2017-04-19 国立大学法人東京工業大学 差動増幅器
EP2879292B1 (en) 2013-11-28 2016-12-28 ams AG Amplifier arrangement
CN104348419B (zh) * 2014-11-17 2017-07-18 中国科学院微电子研究所 一种跨导级线性度提高电路及应用其的混频器电路
CN105811889B (zh) * 2016-04-20 2019-03-05 佛山臻智微芯科技有限公司 一种前馈补偿式跨导运算放大器
CN107370461B (zh) * 2017-07-17 2020-07-10 电子科技大学 一种应用于跨阻放大器的补偿结构

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05136636A (ja) * 1991-11-13 1993-06-01 Toshiba Corp 差動増幅器
KR20150089910A (ko) * 2014-01-28 2015-08-05 아바고 테크놀로지스 제너럴 아이피 (싱가포르) 피티이 리미티드 전력 증폭기

Also Published As

Publication number Publication date
CN112448678A (zh) 2021-03-05
JP2022533543A (ja) 2022-07-25
KR102639945B1 (ko) 2024-02-27
WO2021037054A1 (zh) 2021-03-04
EP3955458A4 (en) 2022-06-29
EP3955458A1 (en) 2022-02-16
JP7340623B2 (ja) 2023-09-07
US20220393649A1 (en) 2022-12-08

Similar Documents

Publication Publication Date Title
EP3167546B1 (en) Current sense circuit using a single opamp having dc offset auto-zeroing
Thandri et al. A robust feedforward compensation scheme for multistage operational transconductance amplifiers with no Miller capacitors
ITTO20060008A1 (it) Apparato modulatore operante a bassa tensione di alimentazione e relativo procedimento di modulazione
Jerabek et al. SIMO type low-input and high-output impedance current-mode universal filter employing three universal current conveyors
Padilla-Cantoya Capacitor multiplier with wide dynamic range and large multiplication factor for filter applications
KR20210145819A (ko) 보상 회로 및 칩, 방법, 장치, 저장 매체, 전자장치
Satansup et al. Single VDGA-based first-order allpass filter with electronically controllable passband gain
WO2003041270A1 (en) A power amplifier module with distortion compensation
Anurag et al. OTRA based shadow filters
EP1992066B1 (en) Apparatus for and method of biasing a transistor
EP2654204B1 (en) Distortion cancellation in analog circuits
CN108459650B (zh) 恒定电压控制环路及电子负载
Sotner et al. Practically implemented electronically controlled CMOS voltage differencing current conveyor
CN106774572A (zh) 米勒补偿电路及电子电路
CN104737027A (zh) 传输模拟信号的装置和方法、以及模拟信号复用器
US7692468B1 (en) Voltage clamp
JP2007122605A (ja) インピーダンス回路、電源装置
Trampitsch et al. Modeling non-idealities of capacitive RF-DACs with a switched state-space model
JP2001007654A (ja) 信号強度検出装置
Jerabek et al. Electronically controllable square/triangular wave generator with current-controlled differential difference current conveyors
CN104459359A (zh) 一种vdmos器件低频噪声测量装置
US20230096484A1 (en) Method and system for component mismatch compensation
Evans et al. Low-voltage low-power CMOS analogue circuits for Gaussian and uniform noise generation
JP2005010062A (ja) 電子負荷装置
Barthelemy et al. Transimpedance instrumentation amplifier based on current inversion

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant