JP7340623B2 - 補償回路及びチップ、方法、装置、記憶媒体、電子装置 - Google Patents

補償回路及びチップ、方法、装置、記憶媒体、電子装置 Download PDF

Info

Publication number
JP7340623B2
JP7340623B2 JP2021565829A JP2021565829A JP7340623B2 JP 7340623 B2 JP7340623 B2 JP 7340623B2 JP 2021565829 A JP2021565829 A JP 2021565829A JP 2021565829 A JP2021565829 A JP 2021565829A JP 7340623 B2 JP7340623 B2 JP 7340623B2
Authority
JP
Japan
Prior art keywords
signal
transconductance
compensation
module
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021565829A
Other languages
English (en)
Other versions
JP2022533543A (ja
Inventor
吉 軍 李
晶 晶 董
国 良 趙
仲 軼 陳
Original Assignee
セインチップス テクノロジー カンパニーリミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by セインチップス テクノロジー カンパニーリミテッド filed Critical セインチップス テクノロジー カンパニーリミテッド
Publication of JP2022533543A publication Critical patent/JP2022533543A/ja
Application granted granted Critical
Publication of JP7340623B2 publication Critical patent/JP7340623B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3205—Modifications of amplifiers to reduce non-linear distortion in field-effect transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3223—Modifications of amplifiers to reduce non-linear distortion using feed-forward
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3218—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion the main amplifier or error amplifier being a feedforward amplifier

Description

本願は、２０１９年８月３０日に中国特許庁に提出された出願番号２０１９１０８１７７５１．５の中国特許出願の優先権を主張しており、該出願の全内容は引用によって本願に組み込まれる。
［技術分野］
本願は、電子分野に関し、例えば、補償回路及びチップ、方法、装置、記憶媒体、電子装置に関する。
無線通信システムの進化に伴い、アナログチャネルの信号帯域幅は顕著に増加し、ブロードバンドアナログ信号処理回路、例えばアナログアクティブ抵抗－コンデンサ（Ｒｅｓｉｓｔｏｒ－Ｃａｐａｃｉｔａｎｃｅ、ＲＣ）フィルター、トランスインピーダンスアンプ及びＤｅｌｔａ－Ｓｉｇｍａ変調器等の設計は厳しい問題に直面している。無線通信システムにおける重要な指標として、直線性はブロードバンドアナログ信号処理回路の全体的な性能を直接決定する。オペレーショナルトランスコンダクタンスアンプ（ｏｐｅｒａｔｉｏｎａｌ ｔｒａｎｓｃｏｎｄｕｃｔａｎｃｅ ａｍｐｌｉｆｉｅｒ、ＯＴＡ）の回路設計を例として、非線形を抑制するために、アナログ回路におけるＯＴＡが非常に広い周波数範囲内に十分な開ループゲインを維持する必要がある。しかしながら、高度相補型金属酸化膜半導体（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ、ＣＭＯＳ）プロセスを用いるアナログ集積回路において、高ゲイン、大帯域幅のＯＴＡ設計は、通常に追加の消費電力及びチップ面積のオーバーヘッドに依存し、無線通信システムにおけるアナログ信号処理回路の応用を深刻に制限する。ＯＴＡの設計難度及びコストを低減するために、適切な直線性補償方式を用いてＯＴＡの直線性を補償する必要があり、さらにアナログ回路の直線性性能を向上させる。しかしながら、関連技術では、直線性補償プロセスに非直線性源及び影響要素の考慮が不完全であるため、非線形要素の一部のみを補償することができ、さらに実際の直線性補償効果のずれが大きく、信頼性及び実用性が悪いことをもたらす。
上記関連技術では、直線性補償プロセスに非直線性源及び影響要素に対する考慮が不完全であることにより直線性補償ずれが大きくなるという問題に対して、関連技術では効果的な技術案を提供していない。
本発明の実施例は、補償回路及びチップ、方法、装置、記憶媒体、電子装置を提供し、関連技術では、直線性補償プロセスに非直線性源及び影響要素に対する考慮が不完全であることにより直線性補償ずれが大きくなるという問題を少なくとも解決する。
本願の一実施例によれば、
入力信号を受信するように配置される入力ノードと、出力信号を出力するように配置される出力ノードとを含むアナログモジュールと、
複数のトランスコンダクタンスユニットを含み、前記複数のトランスコンダクタンスユニットが、第１配置信号を取得し、かつ前記第１配置信号に基づいて前記複数のトランスコンダクタンスユニットの組み合わせを配置して、前記出力ノードに補償信号を提供するように配置され、前記第１配置信号が前記アナログモジュールにおける任意の位置の信号を指示することに用いられる直線性補償モジュールと、を含む補償回路。
本願の別の実施例によれば、上記実施例における補償回路を含む補償チップがさらに提供される。
本願の別の実施例によれば、アナログモジュールに補償信号を提供するための補償方法が提供され、前記アナログモジュールは入力ノードと、出力ノードとを含み、前記方法は、
第１配置信号を取得し、かつ前記第１配置信号に基づいて複数のトランスコンダクタンスユニットの組み合わせを配置して、前記出力ノードに補償信号を提供し、前記第１配置信号が前記アナログモジュールにおける任意の位置の信号を指示することに用いられる、ことを含む。
本願の別の実施例によれば、
入力信号を受信するように配置される入力ノードと、出力信号を出力するように配置される出力ノードとを含むアナログモジュールと、
前記アナログモジュールの動作情報を検出し、かつ前記動作情報に基づいて第２配置信号を提供するように配置される検出モジュールと、
第１配置信号及び前記第２配置信号を取得し、かつ前記第１配置信号及び／又は前記第２配置信号に基づいて前記出力ノードに補償信号を提供し、前記第１配置信号が前記アナログモジュールにおける任意の位置の信号を指示することに用いられるように配置される直線性補償モジュールと、を含む補償回路がさらに提供される。
本願の別の実施例によれば、上記実施例における補償回路を含む補償チップがさらに提供される。
本願の別の実施例によれば、アナログモジュールに補償信号を提供するための補償方法がさらに提供され、前記アナログモジュールは入力ノードと、出力ノードとを含み、前記方法は、
前記アナログモジュールの動作情報を検出し、かつ前記動作情報に基づいて第２配置信号を提供することと、
第１配置信号及び前記第２配置信号を取得し、かつ前記第１配置信号及び／又は前記第２配置信号に基づいて前記出力ノードに補償信号を提供し、前記第１配置信号が前記アナログモジュールにおける任意の位置の信号を指示することに用いられることと、を含む。
本願の別の実施例によれば、アナログモジュールに補償信号を提供するように配置される補償装置がさらに提供され、前記アナログモジュールは入力ノードと、出力ノードとを含み、前記装置は、
第１配置信号を取得し、かつ前記第１配置信号に基づいて複数のトランスコンダクタンスユニットの組み合わせを配置して、前記出力ノードに補償信号を提供し、前記第１配置信号が前記アナログモジュールにおける任意の位置の信号を指示することに用いられるように配置される補償モジュールを含む。
本願の別の実施例によれば、アナログモジュールに補償信号を提供するように配置される補償装置がさらに提供され、前記アナログモジュールは入力ノードと、出力ノードとを含み、前記装置は、
前記アナログモジュールの動作情報を検出し、かつ前記動作情報に基づいて第２配置信号を提供するように配置される提供モジュールと、
第１配置信号及び前記第２配置信号を取得し、かつ前記第１配置信号及び／又は前記第２配置信号に基づいて前記出力ノードに補償信号を提供し、前記第１配置信号が前記アナログモジュールにおける任意の位置の信号を指示することに用いられるように配置される補償モジュール、を含む。
本願のさらに別の実施例によれば、コンピュータプログラムが記憶されており、前記コンピュータプログラムが実行するときに、上記いずれか１項の方法実施例のステップを実行するように設置される記憶媒体がさらに提供される。
本願のさらに別の実施例によれば、メモリ及びプロセッサを含み、前記メモリにコンピュータプログラムが記憶されており、前記プロセッサが前記コンピュータプログラムを実行して上記いずれか１項の方法実施例のステップを実行するように設置される電子装置がさらに提供される。
ここで説明する図面は本願の更なる理解のために提供し、本願の一部として構成しており、本願の例示的な実施例及びその説明は本願を説明するために用いられ、本願を不当に制限するものではない。
本願の実施例に係る補償回路の機能模式図（１）である。 本願の実施例に係るアナログモジュールの回路模式図である。 本願の実施例に係る直線性補償モジュールの回路模式図（１）である。 本願の実施例に係る直線性補償モジュールの回路模式図（２）である。 本願の実施例に係るカスコード型トランスコンダクタンスサブユニットの内部構造図（１）である。 本願の実施例に係るカスコード型トランスコンダクタンスサブユニットの内部構造図（２）である。 本願の実施例に係る共通ゲート型トランスコンダクタンスサブユニットの内部構造図である。 本願の実施例に係る補償方法のフローチャート（１）である。 本願の実施例に係る補償回路の機能模式図（２）である。 本願の実施例に係る直線性補償モジュールの回路模式図（３）である。 本願の実施例に係る直線性補償モジュールの回路模式図（４）である。 本願の実施例に係る補償方法のフローチャート（２）である。 本願の実施例に係る補償装置の構造ブロック図（１）である。 本願の実施例に係る補償装置の構造ブロック図（２）である。
以下、図面を参照しながら実施例を組み合わせて本願を説明する。
なお、本出願の明細書、特許請求の範囲及び上記図面における「第１」、「第２」のような用語等は類似する対象を区別するために使用されているものであり、必ずしも特定の順次又はシーケンスを示すわけではない。
実施例１
本実施例は補償回路を提供し、図１は、本願の実施例に係る補償回路の機能模式図（１）であり、図１に示すように、前記補償回路は、
入力信号を受信するように配置される入力ノード１０２２と、出力信号を出力するように配置される出力ノード１０２４とを含むアナログモジュール１０２と、
第１配置信号を取得し、かつ第１配置信号に基づいて複数のトランスコンダクタンスユニット１０４２の組み合わせを配置して、出力ノード１０２４に補償信号を提供し、第１配置信号がアナログモジュール１０２における任意の位置の信号を指示することに用いられるように配置される複数のトランスコンダクタンスユニット１０４２（図３を参照）を含む直線性補償モジュール１０４と、を含む。
アナログモジュール１０２では、入力ノード１０２２及び出力ノード１０２４は、通常に複数であり、図１に示すように、アナログモジュール１０２には、それぞれ対応する入力信号Ｘ１～Ｘｎを受信するように配置される複数の入力ノード１０２２と、それぞれ対応する出力信号Ｙ１～Ｙｍを出力するように配置される複数の出力ノード１０２４とが配置され、直線性補償モジュール１０４によって取得された第１配置信号は、アナログモジュール１０２における任意の位置の信号である。図１に示すように、上記第１配置信号は、アナログモジュール１０２の入力信号Ｘ１～Ｘｎ、又は出力信号Ｙ１～Ｙｍ、又は入力ノードと出力ノードとの間のプロセス信号Ｚ１～Ｚｎ、あるいは上記入力信号Ｘ１～Ｘｎ、出力信号Ｙ１～Ｙｍ、及びプロセス信号Ｚ１～Ｚｎの間の組み合わせを指示することができ、本願はこれについて限定しない。
上記アナログモジュールの設計目的又は役割により、入力ノードと出力ノードとの間に異なる電子デバイス、例えば、アクティブＲＣフィルター、トランスインピーダンスアンプ及びＯＴＡ等を配置又は接続してもよく、それにより異なるブロードバンドアナログ信号処理回路を形成する。本実施例はＯＴＡに基づくブロードバンドアナログ信号処理回路を例として、すなわち、アナログモジュールでは入力ノードと出力ノードとの間にＯＴＡを設置すると、入力ノードはＯＴＡに入力信号を提供し、出力ノードはＯＴＡの出力信号を出力する。
図２は、本願の実施例に係るアナログモジュールの回路模式図であり、図２に示すように、アナログモジュール１０２は複数の入力ノードを含み、複数の入力ノード１０２２によって対応して提供された入力信号はそれぞれ電圧信号Ｖｉ１、Ｖｉ２…Ｖｉｎであり、上記複数の入力信号はそれぞれ該入力ノードの対応するブランチにおける負荷Ｇ１１、Ｇ１２…Ｇ１ｎを経由してＯＴＡ１０２６（すなわち図２に示されるＧＯＴＡ）の入力端子に接続され、かつＯＴＡが電圧信号から電流信号への変換を完了した後、ＯＴＡの出力端子を介して出力信号Ｖｏを出力し、ＯＴＡの出力端子はアナログモジュールの出力ノード１０２４を構成し、ＯＴＡの出力信号は出力ノード１０２４によって対応して出力された出力信号である。同時に、アナログモジュール１０２では、ＯＴＡの入力端子と出力端子との間にわたって負荷Ｇ２が接続され、ＯＴＡの出力端子と信号グランドとの間に出力負荷Ｇ３がさらに接続される。本実施例におけるＯＴＡは、本分野の一般的なＯＴＡデバイスであり、当業者であれば、本分野の技術常識に基づいてＯＴＡの内部回路構造及び信号に対する処理方式を知ることができ、そのため、本願ではこれについて詳細な説明は省略する。
本実施例における直線性補償モジュール１０４によって取得された第１配置信号は、アナログモジュール１０２における任意の位置の信号であり、図１では、上記第１配置信号は、アナログモジュール１０２の入力信号Ｘ１～Ｘｎ、複数の出力ノード１０２４によってそれぞれ出力された対応する出力信号Ｙ１～Ｙｍ、及び入力ノードと出力ノードとの間のプロセス信号Ｚ１～Ｚｎ、あるいは上記入力信号Ｘ１～Ｘｎ、出力信号Ｙ１～Ｙｍ、プロセス信号Ｚ１～Ｚｎの間の組み合わせを指示することができ、本願はこれについて限定しない。また、図２に示される、ＯＴＡに基づくブロードバンドアナログ信号処理回路を例として説明し、第１配置信号は図２に示されるアナログモジュール１０２における任意の位置の信号を指示することに用いられ、すなわち、該第１配置信号は、入力信号Ｖｉ１、Ｖｉ２…Ｖｉｎであってもよく、出力信号Ｖｏであってもよく、また、入力ノードと出力ノードとの間の任意の位置のプロセス信号、例えば負荷Ｇ１１、Ｇ１２…Ｇ１ｎの位置に対応する信号であってもよく、上記入力信号、出力信号及びプロセス信号の間の組み合わせであってもよい。
図３は、本願の実施例に係る直線性補償モジュールの回路模式図（１）であり、図３に示すように、直線性補償モジュール１０４は複数のトランスコンダクタンスユニット１０４２を含み、それぞれＧｃ１、Ｇｃ２…Ｇｃｎ、Ｇｃｏに対応し、直線性補償モジュールは、第１配置信号に応じて、複数のトランスコンダクタンスユニットの組み合わせを配置し、すなわち、直線性補償モジュールにおける、補償処理を行うトランスコンダクタンスユニットの対象及び数を配置し、異なるトランスコンダクタンスユニットの組み合わせによって入力される第１配置信号に対してトランスコンダクタンス処理を行って補償信号を出力し、かつ該補償信号をアナログモジュールの出力ノードに提供して出力信号を補償し、例えば、図３に示される直線性補償モジュールでは、アナログモジュールにおける入力ノードの入力信号のみを第１配置信号とする場合、複数のトランスコンダクタンスユニットにおけるＧｃ１、Ｇｃ２…Ｇｃｎのみが信号に対するトランスコンダクタンス処理に参加する組み合わせを形成するように対応して配置され、アナログモジュールにおける出力ノードの出力信号のみを第１配置信号とする場合、複数のトランスコンダクタンスユニットにおけるＧｃｏのみが信号に対するトランスコンダクタンス処理に参加するように対応して配置される。本実施例における直線性補償モジュールは、第１配置信号を入力ノードの入力信号と出力ノードの出力信号の組み合わせを例として、複数のトランスコンダクタンスユニットでは、Ｇｃ１、Ｇｃ２…Ｇｃｎはそれぞれ入力ノードにアクセスされる入力信号Ｖｉ１、Ｖｉ２…Ｖｉｎに対応し、Ｇｃｏは出力ノードにアクセスされる出力信号Ｖｏに対応する。
直線性補償モジュールでは、複数のトランスコンダクタンスユニット同士に同じサイズのデバイスを使用してもよく、異なるサイズのデバイスを使用してもよく、複数のトランスコンダクタンスユニット同士に同じサイズのデバイスを使用できる場合、すなわち、トランスコンダクタンスユニットの数を配置して対応する組み合わせを形成することで第１配置信号に対するトランスコンダクタンス処理を実現することができ、複数のトランスコンダクタンスユニット同士に異なるサイズのデバイスを使用する場合、トランスコンダクタンスユニットのデバイスのサイズが異なるため、トランスコンダクタンスユニットのトランスコンダクタンス値が異なり、そのため、この場合で、トランスコンダクタンスユニットの数を配置することを基礎として、第１配置信号における異なるブランチの信号に対して、対応するデバイスサイズのトランスコンダクタンスユニットの対象を配置して対応する組み合わせを形成することができる。直線性補償モジュールによる第１配置信号の配置の適合性をさらに向上させるために、本実施例における直線性補償モジュールは、異なるサイズのデバイスを使用するトランスコンダクタンスユニットで直線性補償モジュールを構成し、すなわち、図３に示される直線性補償モジュールでは、異なるトランスコンダクタンスユニットＧｃ１、Ｇｃ２…Ｇｃｎ、Ｇｃｏ同士に異なるサイズのデバイスを使用し、すなわち、トランスコンダクタンスユニットＧｃ１、Ｇｃ２…Ｇｃｎ、Ｇｃｏのうち、異なるサイズのデバイスを使用するトランスコンダクタンスユニットが少なくとも２つあり、複数のトランスコンダクタンスユニット同士のデバイスのサイズが互いに異なってもよく、複数のトランスコンダクタンスユニット同士のデバイスのサイズの一部が異なってもよく、本願はこれについて限定しない。
上記直線性補償モジュールに異なるトランスコンダクタンスユニットの組み合わせを配置するプロセスを説明するために、以下、トランスコンダクタンスユニットを補償する方式及びトランスコンダクタンスユニットの組み合わせを配置する方式を説明する。
本実施例の補償回路では、アナログモジュールにおける出力ノードの出力信号Ｖｏに線形成分及び非線形成分が存在し、直線性補償モジュールを使用して出力信号に補償信号を提供するプロセスは、上記非線形成分を補償するプロセスである。通常に、上記非線形成分とＯＴＡの入力端子の入力信号Ｖｘの振幅とは負相関関係であり、従って、ＯＴＡの入力端子の入力信号Ｖｘに基づいて非線形成分を補償する必要がある補償信号を取得する。図３に示される直線性補償モジュールの回路模式図では、ＯＴＡの入力端子の入力信号Ｖｘとアナログモジュールの入力信号及び出力信号とは以下の関係があり、
Figure 0007340623000001
上記ｉｃは直線性補償モジュールによって提供された補償信号であり、ｎは入力ノードの数であり、Ｇ１ｊは負荷Ｇ１ｊであり、Ｇ２及びＧ３はそれぞれ負荷Ｇ２及びＧ３であり、Ｖｉｊは入力信号Ｖｉｊであり、Ｖｏは出力信号Ｖｏであり、ＧＯＴＡはＯＴＡのトランスコンダクタンスである。本実施例では、電流を補償するために、ｉｃはさらに下式を満たし、
Figure 0007340623000002
上記式２は、直線性補償モジュールが直線性補償を行う根拠として使用でき、すなわち、直線性補償モジュールにおけるトランスコンダクタンスユニットＧｃ１、Ｇｃ２、…、Ｇｃｎの間の組み合わせによって入力部分の補償電流Ｇ１ｊＶｉｊを提供して入力信号のうちのＶｉ１、Ｖｉ２、…、Ｖｉｎに対応する非線形成分を補償し、同時に、トランスコンダクタンスユニットＧｃｏによって出力部分の補償電流Ｇ３Ｖｏを提供して出力信号Ｖｏに対応する非線形成分を補償する。これによって、直線性補償モジュールの設置によってアナログモジュールにおける入力信号及び出力信号における非線形成分を補償することができる。
上記方式に基づいて補償電流を決定した後、本実施例では以下の方式によってトランスコンダクタンスユニットの組み合わせを決定して配置することができる。
列挙法：直線性補償モジュールにおける複数のトランスコンダクタンスユニットの可能な組み合わせを順に配列し、第１配置信号、すなわちアナログモジュールの入力信号及び出力信号を上記各々のトランスコンダクタンスユニットの組み合わせに代入して、すべての組み合わせをトラバーサルし、異なるトランスコンダクタンスユニットの組み合わせで出力される補償信号を順に試み、それにより、直線性補償効果が最も優れた対応するトランスコンダクタンスユニットの組み合わせを取得して直線性補償モジュールにおける複数のトランスコンダクタンスユニットの組み合わせの実際の配置とする。
検索法：アナログモジュールに対応する異なる配置信号を予めテストし、各種の配置信号に対応する必要がある補償信号を取得し、かつこれに基づいて該補償信号に対応するトランスコンダクタンスユニットの組み合わせを確認し、実際のアナログ回路の補償処理では、直線性補償モジュールが第１配置信号を取得すると、上記配置信号とトランスコンダクタンスユニットの組み合わせとの間の対応関係に基づいて現在の配置信号に対応するトランスコンダクタンスユニットの組み合わせを決定し、これに基づいて配置することができる。
以上の２種の方式は、本実施例では直線性補償モジュールに複数のトランスコンダクタンスユニットの組み合わせを配置することを実現するプロセスにおける選択可能な配置方式のみとして使用され、本実施例における補償電流の対応関係に基づいてトランスコンダクタンスユニットの組み合わせを配置する如何なる方式は、いずれも本願の保護範囲に属し、本願はこれについて限定しない。
本実施例における補償回路によれば、補償回路における直線性補償モジュールは、取得された第１配置信号に基づいて前記複数のトランスコンダクタンスユニットの組み合わせを配置して、アナログモジュールにおける出力ノードに補償信号を提供することができ、前記第１配置信号が前記アナログモジュールにおける任意の位置の信号を指示することに用いられ、従って、上記補償回路は、関連技術では、直線性補償プロセスに直線性源に対する考慮が不完全であることにより、直線性補償ずれが大きくなるという問題を解決することができ、それにより直線性信頼性を向上させる効果を実現する。
本実施例では、一方、上記補償回路における直線性補償モジュールは、アナログモジュールの入力信号及び出力信号を吸収し、かつこれに基づいてアナログ回路におけるＯＴＡの出力信号に補償電流を提供して補償することができ、それにより、ＯＴＡ入力端子の振幅を減少させかつ出力端子の出力信号の直線性を高め、そのため、アナログ回路はＯＴＡの設計プロセスでＯＴＡのゲイン及び帯域幅を厳密に考慮する必要がなく、従って、ＯＴＡ設計の性能要件及びコストを間接的に低減させ、他方、本実施例における直線性補償モジュールは、特定のトランスコンダクタンス値に制限されず、アナログ回路における配置信号に応じて対応するトランスコンダクタンスユニットの組み合わせを配置することができ、従って、上記直線性補償モジュールは、異なる帯域幅モード、異なる周波数成分でのアナログモジュールに適用でき、そのため、上記異なる帯域幅モード及び周波数成分でのアナログモジュールに対応する直線性補償の信頼性を顕著に向上させることができるとともに、直線性補償モジュールに配置可能性又は適応可能性を持たせることができる。
代替の実施形態では、直線性補償モジュール１０４における各々のトランスコンダクタンスユニット１０４２は、いずれも相互に並列接続される複数のトランスコンダクタンスサブユニット１０４２２を含み、複数のトランスコンダクタンスユニット１０４２及び複数のトランスコンダクタンスサブユニット１０４２２は、第１配置信号を取得し、かつ第１配置信号に基づいて複数のトランスコンダクタンスユニット１０４２の組み合わせ及びトランスコンダクタンスユニット１０４２における複数のトランスコンダクタンスサブユニット１０４２２の組み合わせを配置して、出力ノード１０２４に補償信号を提供するように配置される。
図４は、本願の実施例に係る直線性補償モジュールの回路模式図（２）であり、図４に示すように、各々のトランスコンダクタンスユニット１０４２はいずれも複数のトランスコンダクタンスサブユニット１０４２２で並列接続して構成され、トランスコンダクタンスユニットＧｃ１を例として、該トランスコンダクタンスユニットＧｃ１は複数の相互に並列接続されるトランスコンダクタンスサブユニットＧｃ１、１、Ｇｃ１、２、…、Ｇｃ１、ｍ１を含み、上記直線性補償モジュールでは第１配置信号に基づいて複数のトランスコンダクタンスユニットの組み合わせ及びトランスコンダクタンスユニットにおける複数のトランスコンダクタンスサブユニットの組み合わせを配置し、すなわち、直線性補償モジュールの配置に２つの配置次元が存在することを指示し、第１次元はトランスコンダクタンスユニットの対象及び数を配置することを指示し、第２次元は、第１次元においてトランスコンダクタンスユニットの対象及び数を配置することを基礎として、トランスコンダクタンスユニットの内部のトランスコンダクタンスサブユニットの対象及び数を配置することを指示し、上記した、異なる対象及び数のトランスコンダクタンスユニット及び各々のトランスコンダクタンスユニットにおける異なる対象及び数のトランスコンダクタンスサブユニットが信号に対するトランスコンダクタンス処理に参加するように配置されると、信号に対する異なるトランスコンダクタンス処理結果を形成することができる。
各々のトランスコンダクタンスユニットにとって、トランスコンダクタンスユニットの内部の複数のトランスコンダクタンスサブユニットの間が並列接続されるため、同じトランスコンダクタンスユニットに異なる対象及び数のトランスコンダクタンスサブユニットを配置することができ、それにより、該トランスコンダクタンスユニットのトランスコンダクタンス値の調整を実現する。従って、上記実施例では異なるトランスコンダクタンスユニット同士に異なるサイズのデバイスを使用する状況は、各々のトランスコンダクタンスユニットの内部のトランスコンダクタンスサブユニットの対象及び数の配置によって実現でき、すなわち、第１配置信号に基づいて各々のトランスコンダクタンスユニットのためにその内部のトランスコンダクタンスサブユニットの対象及び数を配置する。
それに対応し、同じトランスコンダクタンスユニットにおける異なるトランスコンダクタンスサブユニットは、同じサイズのデバイスを使用してもよく、異なるサイズのデバイスを使用してもよく、複数のトランスコンダクタンスサブユニット同士に同じサイズのデバイスを使用する場合、トランスコンダクタンスサブユニットの数を配置して対応する組み合わせを形成することで、第１配置信号に対するトランスコンダクタンス処理を実現することができ、複数のトランスコンダクタンスサブユニット同士に異なるサイズのデバイスを使用する場合、トランスコンダクタンスサブユニットのデバイスのサイズが異なるため、トランスコンダクタンスサブユニットのトランスコンダクタンス値が異なり、そのため、この場合で、トランスコンダクタンスサブユニットの数を配置することを基礎として、第１配置信号に応じて、対応するデバイスサイズのトランスコンダクタンスサブユニットの対象を配置して対応する組み合わせを形成する。直線性補償モジュールによる第１配置信号の配置の適合性をさらに向上させるために、本代替の実施形態における直線性補償モジュールにおける各々のトランスコンダクタンスユニット内の複数のトランスコンダクタンスサブユニット同士に異なるサイズのデバイスを使用することができ、図４に示される直線性補償モジュールでは、トランスコンダクタンスユニットＧｃ１を例として、該トランスコンダクタンスユニットＧｃ１は複数のトランスコンダクタンスサブユニットＧｃ１、１、Ｇｃ１、２…Ｇｃ１、ｍ１を含み、Ｇｃ１には異なるサイズのデバイスを使用するトランスコンダクタンスサブユニットが少なくとも２つあり、複数のトランスコンダクタンスサブユニット同士のデバイスのサイズが互いに異なってもよく、複数のトランスコンダクタンスサブユニット同士のデバイスのサイズの一部が異なってもよく、本願はこれについて限定しない。
上記複数のトランスコンダクタンスサブユニット同士のデバイスサイズが同じであるかどうかに関わらず、異なるトランスコンダクタンスユニット同士にはいずれも異なる数のトランスコンダクタンスサブユニットの並列接続によって異なるトランスコンダクタンス値のトランスコンダクタンスユニットを形成することができ、従って、上記代替の実施形態では直線性補償モジュールの複数の配置次元によって該直線性補償モジュールの適合性を顕著に改善することができる。
本代替の実施形態では、異なるトランスコンダクタンスサブユニットで構成される複数の配置次元を導入した後、トランスコンダクタンスユニットを補償する方式及びトランスコンダクタンスユニットの組み合わせを配置する方式、すなわち、上記実施例では直線性補償モジュールがトランスコンダクタンスユニットを配置することを基礎として、各々のトランスコンダクタンスユニット内の複数のトランスコンダクタンスサブユニットを再配置する。
補償電流を配置するプロセスに、上記式２を、直線性補償モジュールが直線性補償を行う根拠することができ、直線性補償モジュールにおけるトランスコンダクタンスユニットＧｃ１、Ｇｃ２、…、Ｇｃｎ、Ｇｃｏの間の組み合わせによって入力部分の補償電流Ｇ１ｊＶｉｊを提供して入力信号におけるＶｉ１、Ｖｉ２、…、Ｖｉｎに対応する非線形成分を補償することを基礎として、各々のトランスコンダクタンスユニットにおける複数のトランスコンダクタンスサブユニットの組み合わせを配置することで、該トランスコンダクタンスユニットに対応する入力信号の非線形成分を効果的に補償することができ、例えば、トランスコンダクタンスユニットＧｃ１における複数のトランスコンダクタンスサブユニットＧｃ１、１、Ｇｃ１、２、…、Ｇｃ１、ｍ１の間に入力信号Ｖｉ１の数値に基づいて対応する組み合わせを決定することができ、それにより、トランスコンダクタンスユニットＧｃ１が該組み合わせに基づいて対応するトランスコンダクタンス値を形成し、入力信号Ｖｉ１に対する補償を実現する。類推により、各々のトランスコンダクタンスユニットＧｃ１、Ｇｃ２、…、Ｇｃｎ、Ｇｃｏはいずれも内部のトランスコンダクタンスサブユニットの組み合わせを配置することでそれに対応する補償を行うことができる。
それに対応し、上記方式に基づいて補償電流を決定した後、本代替の実施形態ではトランスコンダクタンスユニットの組み合わせを決定して配置する場合でも、上記実施例における方式を使用することができ、例えば以下のとおりである。
列挙法：直線性補償モジュールにおける複数のトランスコンダクタンスユニット及びトランスコンダクタンスユニットにおける複数のトランスコンダクタンスサブユニットの可能な組み合わせを順に配列し、第１配置信号、すなわちアナログモジュールの入力信号及び出力信号を上記各々の組み合わせに代入して、すべての組み合わせをトラバーサルし、異なる組み合わせの場合で出力される補償信号を順に試み、それにより、直線性補償効果が最も優れた対応する組み合わせを取得して直線性補償モジュールにおける複数のトランスコンダクタンスユニット及びトランスコンダクタンスユニットにおける複数のトランスコンダクタンスサブユニットの組み合わせの実際の配置とする。
検索法：アナログモジュールに対応する異なる配置信号を予めテストし、各種の配置信号に対応する必要がある補償信号を取得し、かつこれに基づいて該補償信号に対応する複数のトランスコンダクタンスユニット及びトランスコンダクタンスユニットにおける複数のトランスコンダクタンスサブユニットの組み合わせを確認し、実際のアナログ回路の補償処理では、直線性補償モジュールが第１配置信号を取得すると、上記配置信号と複数の組み合わせとの間の対応関係に基づいて現在の配置信号に対応する複数のトランスコンダクタンスユニット及びトランスコンダクタンスユニットにおける複数のトランスコンダクタンスサブユニットの組み合わせを決定し、かつこれに基づいて配置することができる。
上記代替の実施形態におけるトランスコンダクタンスユニットの構成は、直線性補償モジュールが第１配置信号に基づいて配置するプロセスに、複数の配置次元の設置により、配置の適合性を改善することを可能にし、それにより、直線性補償モジュールによる、異なるアナログモジュールに対応する直線性補償の有効性及び信頼性を顕著に向上させる。
代替の実施形態では、トランスコンダクタンスサブユニット１０４２２は、ゲートが第１配置信号を取得するように配置され、ドレインがバイアストランジスタ１１０のソースに信号を提供するように配置されるトランスコンダクタンストランジスタ１０８と、ゲートがバイアス信号を取得するように配置され、ドレインが補償信号を提供するように配置されるバイアストランジスタ１１０と、を含む。
トランスコンダクタンストランジスタ１０８及びバイアストランジスタ１１０はいずれもＰＭＯＳトランジスタを使用し、又は、トランスコンダクタンストランジスタ１０８及びバイアストランジスタ１１０はいずれもＮＯＭＳトランジスタを使用する。
上記トランスコンダクタンストランジスタ及びバイアストランジスタでカスコード型トランスコンダクタンスサブユニットを構成し、図５は、本願の実施例に係るカスコード型トランスコンダクタンスサブユニットの内部構造図（１）であり、図５に示すように、トランスコンダクタンストランジスタＭａ及びバイアストランジスタＭｂはいずれもＮＭＯＳトランジスタを使用し、トランスコンダクタンストランジスタＭａのゲートは、トランスコンダクタンスサブユニットの入力端子として、第１配置信号を取得することに用いられ、図５では第１配置信号はＶｉで示され、トランスコンダクタンストランジスタＭａのドレインはバイアストランジスタＭｂのソースに信号を提供するように配置され、トランスコンダクタンストランジスタＭａのソースは接地信号を取得するように配置される。バイアストランジスタＭｂのゲートはバイアス信号Ｖｂを取得するように配置され、バイアストランジスタＭｂのドレインは補償信号を提供するように配置される。上記バイアストランジスタＭｂのゲートによって取得されるバイアス信号Ｖｂは直流バイアスモジュール１１２によって提供され、該直流バイアスモジュールはアナログモジュールによって提供され、すなわち、アナログモジュールにおけるプロセス信号をバイアス信号としてバイアストランジスタに提供してもよく、独立して設置される直流バイアスモジュールを使用し、すなわち、バイアストランジスタのバイアス信号に別個の回路モジュールを提供してもよく、本願はこれについて限定しない。図６は、本願の実施例に係るカスコード型トランスコンダクタンスサブユニットの内部構造図（２）であり、図６に示すように、トランスコンダクタンストランジスタＭａ及びバイアストランジスタＭｂはいずれもＰＭＯＳトランジスタを使用し、この場合で、トランスコンダクタンストランジスタＭａとバイアストランジスタＭｂとの間の接続方式は、トランスコンダクタンストランジスタＭａとバイアストランジスタＭｂがＮＭＯＳトランジスタを使用する場合と同じであり、ここで詳細な説明は省略する。
上記カスコード型トランスコンダクタンスサブユニットの動作方式を説明するために、以下、該カスコード型トランスコンダクタンスサブユニットの動作原理を説明する。
上記図５又は図６に示されるカスコード型トランスコンダクタンスサブユニットでは、トランスコンダクタンストランジスタＭａは線形領域で動作し、バイアストランジスタＭｂは飽和領域で動作し、トランスコンダクタンストランジスタのトランスコンダクタンスと該トランスコンダクタンストランジスタのドレインソース電圧とはほぼ線形関係にあり、すなわちｇｍ≒ＫＶＤＳであり、ｇｍはトランスコンダクタンストランジスタＭａのトランスコンダクタンスであり、ＶＤＳはトランスコンダクタンストランジスタＭａのドレインソース電圧であり、ＫはトランスコンダクタンストランジスタＭａプロセス及びサイズのパラメータである。このことから分かるように、トランスコンダクタンストランジスタ及びバイアストランジスタのサイズが変わらない前提で、バイアストランジスタのゲートにバイアス信号（バイアス電圧）Ｖｂを接続することで、Ｖｂによってトランスコンダクタンストランジスタのドレインソース電圧及びそのトランスコンダクタンスが対応して変化することを可能にし、さらに対応する補償電流を生成する。本実施例では、バイアス電圧Ｖｂは調整可能な電圧として設定されてもよく、特定の電圧として設定されてもよく、トランスコンダクタンストランジスタ及びバイアストランジスタのサイズは実際のアナログ回路状態に基づいて予め配置されてもよく、調整可能なサイズとして設計されてもよい。
代替の実施形態では、トランスコンダクタンスサブユニットは、入力端子と、補償信号を提供するように配置される出力端子と、入力端子と出力端子との間に設置されるカレントミラー１１４と、を含む。
入力端子は、ＰＭＯＳトランジスタ１１６と、ＮＭＯＳトランジスタ１１８とを含み、ＰＭＯＳトランジスタ１１６のソースはＮＭＯＳトランジスタ１１８のソースに接続され、ＰＭＯＳトランジスタ１１６のソース及びＮＭＯＳトランジスタ１１８のソースは第１配置信号を取得するように配置され、ＰＭＯＳトランジスタ１１６のゲートは第１バイアス信号を取得するように配置され、ＮＭＯＳトランジスタ１１８のゲートは第２バイアス信号を取得するように配置され、ＰＭＯＳトランジスタ１１６のドレイン及びＮＭＯＳトランジスタ１１８のドレインはカレントミラー１１４に信号を提供するように配置される。
上記トランスコンダクタンストランジスタ及びバイアストランジスタは共通ゲート型トランスコンダクタンスサブユニットを構成し、図７は、本願の実施例に係る共通ゲート型トランスコンダクタンスサブユニットの内部構造図であり、図７に示すように、共通ゲート型トランスコンダクタンスサブユニットの入力端子は２つの入力トランジスタＭｐ及びＭｎを含み、入力トランジスタＭｐはＰＭＯＳトランジスタを使用し、入力トランジスタＭｎはＮＭＯＳトランジスタを使用し、入力トランジスタＭｐのソースは入力トランジスタＭｎのソースに接続されるとともに、入力信号、すなわち、本実施例における第１配置信号をアクセスすることに用いられ、入力トランジスタＭｐのゲート及び入力トランジスタＭｎのゲートはそれぞれバイアス信号を接続することに用いられ、入力トランジスタＭｐのゲートは第１バイアス信号Ｖｂｎを取得することに用いられ、入力トランジスタＭｎのゲートは第２バイアス信号Ｖｂｐを取得することに用いられ、入力トランジスタＭｐ及び入力トランジスタＭｎのドレインはそれぞれ対応するカレントミラーモジュールに接続され、かつカレントミラーモジュールを通過した後に出力する。
上記共通ゲート型トランスコンダクタンスサブユニットの動作方式をさらに説明するために、以下、該共通ゲート型トランスコンダクタンスサブユニットの動作原理をさらに説明する。
入力トランジスタＭｎを例として、Ｍｎのトランスコンダクタンスとゲートに接続される第２バイアス電圧Ｖｂｐとはほぼ線形関係にあり、すなわちｇｍ≒Ｋ（ＶＧＳ－ＶＴＨ）であり、ＫはＭＯＳトランジスのタプロセス及びサイズのパラメータであり、ＶＧＳはＭＯＳトランジスタのゲート電圧であり、ＶＴＨはＭＯＳトランジスタの閾値電圧である。入力信号、すなわちＭｎのソースにアクセスされる電圧が変化すると、それに伴ってＶＧＳも変化し、それによりＭｎのトランスコンダクタンス及びドレインによって提供された補償電流を対応して変更し、上記補償電流はカレントミラーから出力端子に到着すると、出力を実現することができる。本実施例では、入力トランジスタＭｎ及び入力トランジスタＭｐのサイズ、すなわち上記Ｋは実際のアナログ回路状態に基づいて予め配置されてもよく、調整可能なサイズとして設計されてもよく、それにより、補償電流に対する制御能力を増加させる。
代替の実施形態では、第１配置信号は、入力信号と、出力信号と、アナログモジュールにおける入力ノードと出力ノードとの間の任意の位置のプロセス信号と、を含む。
第１配置信号は上記入力信号、出力信号及びプロセス信号の間の組み合わせであってもよく、本実施例では入力信号と出力信号を第１配置信号として使用して例を挙げて説明し、ここで詳細な説明は省略する。
代替の実施形態では、第１配置信号が入力信号である場合、複数のトランスコンダクタンスユニットは、各々のトランスコンダクタンスユニットが１つの入力ノードの入力信号を取得するように配置される。
上記トランスコンダクタンスユニットが第１配置信号の数に対応することができ、それによりトランスコンダクタンスユニットが各チャネルの入力信号における非線形成分を補償することができることを確保する。
実施例２
本実施例は、補償チップをさらに提供し、上記実施例１及び実施例１に対応する代替の実施形態における補償回路を含み、本実施例における補償チップにおける補償回路の技術案は実施例１における補償回路に対応し、ここで詳細な説明は省略する。
実施例３
本実施例は、アナログモジュールに補償信号を提供するための補償方法をさらに提供し、アナログモジュールは入力ノードと、出力ノードとを含み、図８は、本発明の実施例に係る補償方法のフローチャート（１）であり、図８に示すように、該補償方法は、
直線性補償モジュールは第１配置信号を取得し、かつ第１配置信号に基づいて複数のトランスコンダクタンスユニットの組み合わせを配置して、出力ノードに補償信号を提供し、第１配置信号がアナログモジュールにおける任意の位置の信号を指示することに用いられるＳ３０２を含む。
本実施例における補償方法によれば、取得された第１配置信号に基づいて前記複数のトランスコンダクタンスユニットの組み合わせを配置して、アナログモジュールにおける出力ノードに補償信号を提供することができ、前記第１配置信号が前記アナログモジュールにおける任意の位置の信号を指示することに用いられ、従って、上記補償方法は、関連技術では、直線性補償プロセスに非直線性源及び影響要素に対する考慮が不完全であることにより、直線性補償ずれが大きくなるという問題を解決することができ、それにより、直線性補償技術の信頼性を向上させる。
本実施例では、補償方法の他の技術案は、実施例１及び実施例１に対応する代替の実施形態における補償回路の技術案に対応するため、ここで詳細な説明は省略する。
以上の実施形態の記述によって、当業者であれば分かるように、上記実施例の方法は、ソフトウェアと汎用ハードウェアプラットフォームの形態によって実現されてもよい。無論、ハードウェアによっても実現される。このような理解を踏まえて、本願の技術案は、ソフトウェア製品の形態によって表われてもよい。該コンピュータソフトウェア製品は、１つの記憶媒体（例えば読み取り専用メモリ／ランダムアクセスメモリ（Ｒｅａｄ－Ｏｎｌｙ Ｍｅｍｏｒｙ／Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ、ＲＯＭ／ＲＡＭ）、磁気ディスク、光ディスク）に記憶され、一台の端末機器（携帯電話、コンピュータ、サーバ、又はネットワーク機器等であってもよい）に本願の複数の実施例に記載の方法を実行させるための若干の命令を含む。
実施例４
本実施例は、補償回路をさらに提供し、図９は、本願の実施例に係る補償回路の機能模式図（２）であり、図９に示すように、前記補償回路は、入力信号を受信するように配置される入力ノード４０２２と、出力信号を出力するように配置される出力ノード４０２４とを含むアナログモジュール４０２と、アナログモジュール４０２の動作情報を検出し、かつ動作情報に基づいて第２配置信号を提供するように配置される検出モジュール４０４と、第１配置信号及び第２配置信号を取得し、かつ第１配置信号及び／又は第２配置信号に基づいて出力ノードに補償信号を提供するように配置され、第１配置信号がアナログモジュールにおける任意の位置の信号を指示することに用いられる直線性補償モジュール４０６と、を含む。
アナログモジュール４０２では、入力ノード４０２２及び出力ノード４０２４は通常に複数であり、図９に示すように、アナログモジュール４０２には、それぞれ対応する入力信号Ｘ１～Ｘｎを受信するように配置される複数の入力ノード４０２２と、それぞれ対応する出力信号Ｙ１～Ｙｍを出力するように配置される複数の出力ノード４０２４とが配置される。上記アナログモジュールの設計目的又は役割により、入力ノードと出力ノードとの間に異なる電子デバイス、例えば、アクティブＲＣフィルター、トランスインピーダンスアンプ、及びＯＴＡ等を配置又は接続することで、異なるブロードバンドアナログ信号処理回路を形成することができる。本願はこれについて限定しない。本実施例はＯＴＡに基づくブロードバンドアナログ信号処理回路を例として、すなわち、アナログモジュールでは入力ノードと出力ノードとの間にＯＴＡを設置すると、入力ノードはＯＴＡに入力信号を提供し、出力ノードはＯＴＡの出力信号を出力する。
上記検出モジュール４０４はアナログモジュール４０２の動作中の動作情報を検出することに用いられ、代替の実施形態では、上記アナログモジュール４０２の動作情報は、プロセス情報、電圧情報、温度情報、及び周波数情報のうちの１つを含み、プロセス情報は本実施例における補償回路のＭＯＳトランジスタのプロセスコーナー情報を指示することに用いられ、電圧情報は本実施例における補償回路の電源電圧情報を指示することに用いられ、温度情報は本実施例における補償回路の動作温度又は環境温度情報を指示することに用いられ、周波数情報は本実施例における補償回路での周波数成分情報を指示することに用いられる。上記検出モジュールは全体モジュールであってもよく、独立して設置される複数の検出ユニットであってもよく、例えば、補償回路の電源電圧情報を検出するための電圧センサ、補償回路の動作温度又は環境温度を検出するための温度センサ等が挙げられ、本願は上記検出モジュールのタイプを限定せず、アナログ回路における対応する情報を検出できる如何なるデバイスタイプ又は構造レイアウトはいずれも検出モジュールとして使用できる。
検出モジュール４０４は、上記動作情報を取得した後、該動作情報を処理し、例えば取得された動作情報をコーディングし、カプセル化することにより、対応する第２配置信号を得ることができる。上記代替の実施形態における動作情報が、プロセス情報、電圧情報、温度情報、及び周波数情報のうちの１つを含む場合、プロセス情報はプロセス配置信号を対応して生成することができ、電圧情報は電圧配置信号を対応して生成することができ、温度情報は温度配置信号を対応して生成することができ、周波数情報は周波数配置信号を対応して生成することができる。検出モジュールが上記第２配置信号を取得すると、該第２配置信号を直線性補償モジュールに提供することができる。図９に示すように、検出モジュールは、アナログモジュールのプロセス情報Ｕｐｉ、電圧情報Ｕｖｉ、温度情報Ｕｔｉ、及び周波数情報Ｕｆｉを取得し、かつそれらに対応するプロセス配置信号Ｕｐｏ、電圧配置信号Ｕｖｏ、温度配置信号Ｕｔｏ、及び周波数配置信号Ｕｆｏを対応して生成し、上記プロセス配置信号Ｕｐｏ、電圧配置信号Ｕｖｏ、温度配置信号Ｕｔｏ、及び周波数配置信号Ｕｆｏを統括的に第２配置信号として直線性補償モジュールに送信する。
直線性補償モジュール４０６は、一方、上記検出モジュール４０４によって提供された第２配置信号を取得することができ、他方、アナログモジュール４０２によって提供された第１配置信号を取得することもでき、直線性補償モジュールによって取得された第１配置信号は、アナログモジュール４０２における任意の位置の信号であり、図９に示すように、上記第１配置信号は、アナログモジュールの入力信号Ｘ１～Ｘｎ、又は出力信号Ｙ１～Ｙｍ、又は入力ノードと出力ノードとの間のプロセス信号Ｚ１～Ｚｎ、あるいは上記入力信号Ｘ１～Ｘｎ、出力信号Ｙ１～Ｙｍ、及びプロセス信号Ｚ１～Ｚｎの間の組み合わせを指示することができ、本願はこれについて限定しない。直線性補償モジュールは上記第１配置信号及び第２配置信号を取得すると、これに基づいて補償信号を取得しかつアナログモジュールの出力ノードに該補償信号を提供することができる。
アナログモジュールの動作情報のうち、例えばプロセス情報、温度情報等は、いずれもアナログモジュールが動作に入った後に生成し、かつアナログモジュールの異なる動作環境に応じて変化し、従って、アナログモジュールが動作に入ったばかりの場合、通常に動作情報を検出できず、又は検出された動作情報が不正確である。この場合で、直線性補償モジュールは第１配置信号のみに基づいて補償信号を取得することができる。アナログモジュールが安定動作状態にある場合、直線性補償モジュールは第１配置信号及び第２配置信号に基づいて補償信号を同時に取得することができ、また、直線性補償モジュールはアナログモジュールの動作情報に対して独立した直線性の補償を行うこともでき、すなわち、第２配置信号のみに基づいて補償信号の取得を実現する。
上記直線性補償モジュールが第１配置信号及び／又は第２配置信号に基づいて補償信号を取得するプロセスを説明するために、以下、補償信号の取得方式を説明する。
列挙法：第１配置信号及び／又は第２配置信号を直線性補償モジュールに代入して、直線性補償モジュール内のすべての可能な補償方式を使用して第１配置信号及び／又は第２配置信号の場合で対応する補償信号を計算し、かつ補償効果が最も優れた補償信号を実際の補償信号としてアナログモジュールに対して直線性補償処理を行う。
検索法：アナログモジュールに対応する異なる入力／出力／プロセス等の信号を予めテストして、各第１配置信号の場合で対応して補償する必要がある補償信号を取得し、同時に、アナログモジュールに対応する異なる動作情報を予めテストして、各第２配置信号に対応して補償する必要がある補償信号を取得し、かつそれぞれ上記異なる補償信号に対応する直線性補償モジュールの補償方式を確認する。実際のアナログモジュールの補償処理では、直線性補償モジュールが第１配置信号及び／又は第２配置信号を取得すると、上記第１配置信号及び／又は第２配置信号と補償信号との間の対応関係に基づき、現在の第１配置信号及び／又は第２配置信号に対応する直線性補償モジュールの補償方式及びそれによって提供された補償信号を決定することができ、それにより、アナログモジュールに対して直線性補償処理を行う。
以上の２種の方式は、本実施例では直線性補償モジュールが第１配置信号及び／又は第２配置信号に基づいて補償信号を取得する２つの代替の実施形態に過ぎず、補償信号を取得する他の方式は同様直線性補償モジュールの動作方式の一つであり、本願はこれについて限定しない。
本実施例における補償回路によれば、検出モジュールは、アナログモジュールの動作情報を検出し、かつ動作情報に基づいて第２配置信号を提供して、直線性補償モジュールが上記第２配置信号及びアナログモジュールによって提供された第１配置信号に基づいて補償信号を取得しかつアナログモジュールの出力ノードに提供して直線性補償を行うことができ、従って、上記補償回路は、関連技術では、直線性補償プロセスに非直線性源及び影響要素に対する考慮が不完全であることにより、直線性補償ずれが大きくなるという問題を解決することができ、直線性補償技術の信頼性を向上させる。
本実施例の補償回路では、アナログモジュールの動作情報に基づいて得られた第２配置信号を、直線性補償モジュールが補償する根拠の一つとして使用し、そのため、直線性補償モジュールによって提供された補償信号は上記アナログモジュールの動作情報に対してアナログモジュールで形成される非線形要素を効果的に補償することができる。従って、本実施例における補償回路は、アナログモジュールのプロセス特性等に対して効果的な直線性補償を行うことができ、それにより、直線性補償の信頼性を向上させる。
代替の実施形態では、直線性補償モジュール４０６は、第ｍ周期で第１配置信号及び／又は第２配置信号を取得し、かつ第１配置信号及び／又は第２配置信号に基づいて第ｍ補償信号を提供し、第ｍ＋１周期で第１配置信号及び第２配置信号を取得し、かつ第１配置信号及び第２配置信号に基づいて第ｍ＋１補償信号を提供し、第ｍ＋１補償信号と第ｍ補償信号との間の数値の差値が予め設定した範囲内である場合、直線性補償モジュールが出力ノードに第ｍ補償信号を提供するように配置されるように配置される。
上記ｍは整数であり、ｍの割り当ては、アナログモジュールの動作における特定の周期を表すことのみに用いられ、すなわちアナログモジュールが動作する任意の周期でいずれも上記代替の実施形態における技術案を使用することができ、ｍ＋１は第ｍ周期の次の周期を示すことに用いられ、例えば、第ｍ周期が第０周期である場合、第ｍ＋１周期は第１周期になる。本代替の実施形態ではｍの割り当てを制限せず、すなわち、第ｍ周期が第０周期であり、第ｍ＋１周期が第１周期である場合、ｍに１を再割り当てすることができ、すなわち、第ｍ周期が第１周期であり、第ｍ＋１周期が第２周期であり、これによって本代替の実施形態における技術案がアナログモジュールの動作周期に基づいてサイクルして実行することを表す。
以下、ｍが０の状況について説明する。
第０周期、すなわちアナログモジュールの初期動作段階で、直線性補償モジュールはアナログモジュールにおける入力信号又は出力信号等を取得して第１配置信号とし、かつ該第１配置信号に基づいて補償信号を計算し、補償信号の計算方式は上記実施例に記載されたとおりであり、ここで詳細な説明は省略する。このとき、提供された補償信号を第０補償信号とし、該第０補償信号は直線性補償モジュールによって提供された補償信号の初期値である。
第１周期、すなわちアナログモジュールが安定動作状態にある場合で、検出モジュールは、アナログモジュールの動作情報、例えばプロセス情報、電圧情報、温度情報、及び周波数情報等を検出し、それによりコーディング、カプセル化等の方式によって対応する第２配置信号、例えばプロセス配置信号、電圧配置信号、温度配置信号、及び周波数配置信号を得て、かつ該第２配置信号を直線性補償モジュールに提供することができる。直線性補償モジュールは、アナログモジュールによって提供された第１周期の第１配置信号と上記第２配置信号に基づいて補償信号を再計算し、このとき、該補償信号を第１補償信号とする。
第１補償信号を取得した前提で、該第１補償信号と第０補償信号との間を比較することができ、すなわち、第１補償信号と第０補償信号との間の数値の差値が予め設定した範囲内にあるか否かを判断する。第１補償信号と第０補償信号との間の数値の差値は第１周期と第０周期の直線性補償モジュールによって提供された補償信号の間の誤差であると理解され、第１補償信号と第０補償信号との間の数値の差値が予め設定した範囲内である場合、該誤差は許容され、アナログモジュールの動作情報がアナログモジュールの直線性に与える影響は、第０周期に対して第１周期が制御可能な範囲内であり、従って、第０周期で直線性補償モジュールによって提供された第０補償信号を安定状態補償信号とすることができ、アナログモジュールは該第０補償信号に基づいて効果的な直線性補償を行うことができる。
逆に、第１補償信号と第０補償信号との間の数値の差値が予め設定した範囲外である場合、すなわち、アナログモジュールの動作情報が第１周期でアナログモジュールの直線性形成に与える影響は大きく、アナログモジュールの出力信号に対して依然として第０補償信号で直線性補償を行われば、効果的な直線性補償を実現できず、そのため、補償信号を再提供する必要がある。
上記の場合、ｍに１を割り当てることができ、第ｍ周期を第１周期とする場合で上記プロセスを再度行い、第１周期の直線性補償モジュール及び第１補償信号の取得の場合で、第ｍ＋１周期、すなわち第２周期で、検出モジュールは、アナログモジュールの動作情報を再検出し、かつ再検出された動作情報に基づいて新たな第２配置信号を得て直線性補償モジュールに提供する。
第２周期で、直線性補償モジュールは、現在周期の第１配置信号及び第２配置信号に基づいて補償信号を再計算し、該補償信号を第２補償信号とする。同様に、第２補償信号を取得した前提で、該第２補償信号と第１補償信号とを比較することができ、すなわち第２補償信号と第１補償信号との数値の差値が予め設定した範囲内であるか否かを判断する。上記第２補償信号と第１補償信号との数値の差値が予め設定した範囲内である場合、すなわちアナログモジュールの動作情報がアナログモジュールの直線性に与える影響は、第１周期に対して第２周期が制御可能な範囲内であり、従って、第１周期で直線性補償モジュールによって提供された第１補償信号を安定状態補償信号とすることができ、アナログモジュールは該第１補償信号に基づいて効果的な直線性補償を行うことができる。
それに対応し、第２周期の第２補償信号と第１補償信号との数値の差値が依然として予め設定した範囲外である場合、ｍに３を再割り当てし、かつ第３周期で計算された第３補償信号と第２補償信号とを比較し、上記プロセスを繰り返す。類推により、第ｍ＋１補償信号と第ｍ補償信号との数値の差値が予め設定した範囲内になると、直線性補償モジュールは第ｍ補償信号をアナログモジュールの出力ノードに提供して直線性補償を行うことができる。上記プロセスは直線性補償モジュールの反復プロセスと呼ばれ、反復プロセスによって、直線性補償モジュールがアナログモジュールの出力ノードに提供した補償信号は、アナログモジュールの現在周期の効果的かつ信頼性の高い直線性補償を行うことができる。
上記技術案は、本実施例がアナログモジュールの動作情報を導入して補償信号を提供することを基礎として、補償信号が現在周期内で効果的な直線性補償を提供することを確保することができ、それにより、アナログモジュールの直線性補償の信頼性をさらに向上させる。
代替の実施形態では、検出モジュール４０４は、第ｎ周期でアナログモジュールの動作情報の変化を検出した場合、変化した後の動作情報に基づいて直線性補償モジュールに第２配置信号を再提供するように配置される。直線性補償モジュール４０６は、第ｎ周期で第１配置信号及び第２配置信号を取得し、かつ第１配置信号及び第２配置信号に基づいて第ｎ補償信号を提供するように配置され、第ｎ＋１周期で第１配置信号及び第２配置信号を取得し、かつ第１配置信号及び第２配置信号に基づいて第ｎ＋１補償信号を提供するように配置され、第ｎ＋１補償信号と第ｎ補償信号との数値の差値が予め設定した範囲内である場合、直線性補償モジュールは出力ノードに第ｎ補償信号を提供するように配置される。
上記ｎは整数であり、ｎの割り当ては、アナログモジュールの動作における１つの周期を表すのみに用いられ、すなわちアナログモジュールが動作する任意の周期でいずれも上記代替の実施形態における技術案を使用することができる。ｎ＋１は第ｎ周期の次の周期を示すことに用いられ、例えば第ｎ周期が第２周期である場合、第ｎ＋１周期は第３周期になる。本代替の実施形態ではｎの割り当てを制限せず、すなわち第ｎ周期が第２周期であり、第ｎ＋１周期が第３周期である場合、ｎに３を再割り当てすることができ、すなわち第ｎ周期は第３周期であり、第ｎ＋１周期は第４周期であり、これによって本代替の実施形態における技術案がアナログモジュールの動作周期に基づいてサイクルして実行することを表す。
以下、ｎが５の状況で説明する。
第５周期で、検出モジュールは、アナログモジュールの動作情報の変化を検出し、変化した後の動作情報に基づいて第２配置信号を再取得しかつそれを直線性検出モジュールに提供する。直線性検出モジュールは、第５周期内に変化した後の動作信号に基づいて再取得された第２配置信号を取得した後、すなわち第５周期で現在周期の第１配置信号及び現在周期の第２配置信号に基づいて補償信号を再計算し、補償信号の計算方式は上記実施例に記載されたとおりであり、ここで詳細な説明は省略し、このとき、計算された補償信号を第５補償信号とし、該第５補償信号は、アナログモジュールの動作情報が変化した後、直線性補償モジュールによって提供された補償信号の初期値である。
第６周期で、すなわち動作情報が変化した後、アナログモジュールが再び安定動作状態にあり、検出モジュールは、第６周期内に対応するアナログモジュールの動作情報に基づいて第２配置信号を取得しかつ直線性検出モジュールに提供することができ、直線性検出モジュールは、第６周期のアナログモジュールの第１配置信号と上記第２配置信号に基づいて補償信号を再計算し、このとき、該補償信号を第６補償信号とする。
第６補償信号を取得した前提で、該第６補償信号と第５補償信号とを比較することができ、すなわち第６補償信号と第５補償信号との数値の差値が予め設定した範囲内にあるか否かを判断する。第６補償信号と第５補償信号との数値の差値は第６周期と第５周期の直線性補償モジュールによって提供された補償信号の間の誤差であると理解され、第６補償信号と第５補償信号との数値の差値が予め設定した範囲内である場合、該誤差は許容され、アナログモジュールの動作情報の変化がアナログモジュールの直線性に与える影響は、第５周期に対して第６周期が制御可能な範囲内であり、従って、第５周期で直線性補償モジュールによって提供された第５補償信号を安定状態補償信号とすることができ、アナログモジュールは該第５補償信号に基づいて効果的な直線性補償を行うことができる。
逆に、第６補償信号と第５補償信号との数値の差値が予め設定した範囲外である場合、すなわちアナログモジュールの動作情報の変化が第６周期でアナログモジュールの直線性形成に与える影響は大きく、アナログモジュールの出力信号に対して依然として第５補償信号で直線性補償を行われば、効果的な直線性補償を実現できず、そのため、補償信号を再提供する必要がある。
上記の場合、ｎに６を割り当てることができ、第ｎ周期を第６周期とする場合で上記プロセスを再度行い、第６周期の直線性補償モジュール及び第６補償信号の取得の場合で、第ｎ＋１周期、すなわち第７周期で、検出モジュールは、アナログモジュールの動作情報を再検出し、かつ再検出された動作情報に基づいて新たな第２配置信号を得て直線性補償モジュールに提供する。
第７周期で、直線性補償モジュールは、現在周期の第１配置信号及び第２配置信号に基づいて補償信号を再計算し、該補償信号を第７補償信号とする。同様に、第７補償信号を取得した前提で、該第７補償信号と第６補償信号とを比較することができ、すなわち第７補償信号と第６補償信号との数値の差値が予め設定した範囲内であるか否かを判断する。上記第７補償信号と第６補償信号との数値の差値が予め設定した範囲内である場合、すなわちアナログモジュールの動作信号がアナログモジュールの直線性に与える影響は、第６周期に対して第７周期が制御可能な範囲内であり、従って、第６周期で直線性補償モジュールによって提供された第６補償信号を安定状態補償信号とすることができ、アナログモジュールは該第６補償信号に基づいて効果的な直線性補償を行うことができる。
それに対応し、第７周期の第７補償信号と第６補償信号との数値の差値が依然として予め設定した範囲外である場合、ｎに８を再割り当てし、かつ第８周期で計算された第８補償信号と第７補償信号とを比較し、上記プロセスを繰り返す。類推により、第ｎ＋１補償信号と第ｎ補償信号との数値の差値が予め設定した範囲内になると、直線性補償モジュールは第ｎ補償信号をアナログモジュールの出力ノードに提供して直線性補償を行うことができる。
上記技術案では、直線性補償モジュールは反復によってアナログモジュールの現在周期の効果的な直線性補償を行うことができることを基礎として、アナログモジュールに対応する動作情報が変化するたびに、それに対応する補償信号を調整することができ、それにより、直線性補償モジュールがアナログモジュールの出力ノードに提供した補償信号はアナログモジュールの動作情報が変化した後により信頼性の高い直線性補償を行うことができ、さらに、パラメータ変動及びモードの変化による直線性補償効果の低下がないことを確保する。
代替の実施形態では、直線性補償モジュール４０６は、複数のトランスコンダクタンスユニット４０６２を含み、複数のトランスコンダクタンスユニット４０６２は、第１配置信号及び第２配置信号を取得し、かつ第１配置信号及び／又は第２配置信号に基づいて複数のトランスコンダクタンスユニット４０６２の組み合わせを配置して、出力ノードに補償信号を提供するように配置される。
図１０は、本願の実施例に係る直線性補償モジュールの回路模式図（３）であり、図１０に示すように、上記代替の実施形態では、直線性補償モジュールでは複数のトランスコンダクタンスユニット４０６２を含み、Ｇｃ１、Ｇｃ２、…、Ｇｃｎ、Ｇｃｏに対応し、直線性補償モジュールは第１配置信号と第２配置信号に応じて、複数のトランスコンダクタンスユニットの組み合わせを配置し、すなわち、直線性補償モジュールにおける補償処理を行うトランスコンダクタンスユニットの対象及び数を配置し、異なるトランスコンダクタンスユニットの組み合わせによって、入力された第１配置信号及び／又は第２配置信号に対してトランスコンダクタンス処理を行って補償信号を出力し、かつ該補償信号をアナログモジュールの出力ノードに提供して出力信号を補償する。
例えば、図１０に示される直線性補償モジュールでは、図９に示される補償回路における入力信号Ｘ１～Ｘｎ、出力信号Ｙ１～Ｙｍ、及びプロセス信号Ｚ１～Ｚｎ又はそれらの組み合わせを第１配置信号とし、プロセス配置信号Ｕｐｏ、電圧配置信号Ｕｖｏ、温度配置信号Ｕｔｏ、周波数配置信号Ｕｆｏ又はそれらの組み合わせを第２配置信号として、直線性補償モジュールにおける異なるトランスコンダクタンスユニットに送信することができ、例えば、入力信号Ｘ１～Ｘｎを第１配置信号として複数のトランスコンダクタンスユニットにおけるＧｃ１、Ｇｃ２、…、Ｇｃｎに入力して第１配置信号の非線形成分の処理を行い、プロセス配置信号Ｐｏを第２配置信号として複数のトランスコンダクタンスユニットにおけるＧｃｏに入力して第２配置信号における非線形成分の処理を行うことができ、すなわち、第１配置信号及び第２配置信号の実際のタイプに基づき、複数のトランスコンダクタンスユニットにおけるＧｃ１、Ｇｃ２、…、Ｇｃｎ、Ｇｃｏを配置して第１配置信号及び第２配置信号に対するトランスコンダクタンス処理に参加する組み合わせを形成し、かつ複数のトランスコンダクタンスユニットにおけるＧｃ１、Ｇｃ２、…、Ｇｃｎ、Ｇｃｏに基づいて補償信号を計算して、該補償信号をアナログモジュールの出力信号に提供して補償する。
直線性補償モジュールでは、複数のトランスコンダクタンスユニット同士に同じサイズのデバイスを使用してもよく、異なるサイズのデバイスを使用してもよい。複数のトランスコンダクタンスユニット同士に同じサイズのデバイスを使用できる場合、トランスコンダクタンスユニットの数を配置して対応する組み合わせを形成することで第１配置信号及び／又は第２配置信号に対するトランスコンダクタンス処理を実現する。複数のトランスコンダクタンスユニット同士に異なるサイズのデバイスを使用する場合、トランスコンダクタンスユニットのデバイスのサイズが異なるため、トランスコンダクタンス値が異なり、そのため、この場合でトランスコンダクタンスユニットの数を配置することを基礎として、第１配置信号及び／又は第２配置信号における異なる信号に対して、対応するデバイスサイズのトランスコンダクタンスユニットの対象を配置して対応する組み合わせを形成する。上記直線性補償モジュールによる第１配置信号及び／又は第２配置信号の配置の適合性をさらに向上させるために、本代替の実施形態における直線性補償モジュールは、異なるサイズのデバイスを使用するトランスコンダクタンスユニットで直線性補償モジュールを構成し、すなわち、図１０に示される直線性補償モジュールでは、異なるトランスコンダクタンスユニットＧｃ１、Ｇｃ２、…、Ｇｃｎ、Ｇｃｏ同士に異なるサイズのデバイスを使用し、すなわち、トランスコンダクタンスユニットＧｃ１、Ｇｃ２、…、Ｇｃｎ、Ｇｃｏのうち、異なるサイズのデバイスを使用するトランスコンダクタンスユニットが少なくとも２つあり、複数のトランスコンダクタンスユニット同士のデバイスのサイズが互いに異なってもよく、複数のトランスコンダクタンスユニット同士のデバイスのサイズの一部が異なってもよく、本願はこれについて限定しない。
本代替の実施形態では、直線性補償モジュールが補償信号を計算するプロセスに、実施例１におけるＯＴＡに基づくブロードバンドアナログ信号処理回路を参照でき、該回路における入力信号等に対して非直線形の補償を行い、また、上記実施例におけるアナログモジュールの動作情報に対して、本代替の実施形態における直線性補償モジュールは、異なる動作情報、例えばプロセス、電圧、温度及び周波数等の情報を予め記録又は記憶する場合、信号に必要な補償信号を出力し（対照表の方式によって記録することができ）、かつ該補償信号と上記補償信号を統合的に考慮し、直線性補償モジュールの配置の根拠とすることができる。上記実施例ではアナログモジュールの動作情報を導入する場合に対して、本代替の実施形態における直線性補償モジュールは以下の方式で非直線形の補償を計算する。本代替の実施形態では、第１配置信号及び／又は第２配置信号に基づいて対応する補償電流を決定した後、本実施例は以下の方式でトランスコンダクタンスユニットの組み合わせを決定して配置する。
列挙法：直線性補償モジュールにおける複数のトランスコンダクタンスユニットの可能な組み合わせを順に配列し、第１配置信号及び／又は第２配置信号を上記各々のトランスコンダクタンスユニットの組み合わせに代入して、すべての可能な組み合わせをトラバーサルし、異なるトランスコンダクタンスユニットの組み合わせの場合で出力される補償信号を順に試み、それにより、直線性補償効果が最も優れた対応するトランスコンダクタンスユニットの組み合わせを取得して直線性補償モジュールにおける複数のトランスコンダクタンスユニットの組み合わせの実際の配置とする。
検索法：アナログモジュールに対応する異なる配置信号を予めテストし、各種の配置信号に対応する必要がある補償信号を取得し、かつこれに基づいて該補償信号に対応するトランスコンダクタンスユニットの組み合わせを確認し、実際のアナログ回路の補償処理では、直線性補償モジュールは、第１配置信号及び第２配置信号を取得すると、上記配置信号とトランスコンダクタンスユニットの組み合わせとの間の対応関係に基づいて現在の配置信号に対応するトランスコンダクタンスユニットの組み合わせを決定し、これに基づいて配置することができる。
以上の２種の方式は、本実施例では直線性補償モジュールに複数のトランスコンダクタンスユニットの組み合わせを配置することを実現するプロセスにおける選択可能な配置方式のみとして使用され、本実施例における補償電流の対応関係に基づいてトランスコンダクタンスユニットの組み合わせを配置する如何なる方式は、いずれも本願の保護範囲に属し、本願はこれについて限定しない。
本代替の実施形態では、一方、上記補償回路における直線性補償モジュールは、アナログモジュールの入力信号、出力信号及びプロセス信号等、及びアナログモジュールの動作プロセスにおけるプロセス情報を吸収し、かつこれに基づいてアナログ回路におけるＯＴＡの出力信号に補償電流を提供して補償することができ、それにより、ＯＴＡ入力端子の振幅を減少させかつ出力端子の出力信号の直線性を高め、そのため、アナログ回路はＯＴＡを設計するプロセスにＯＴＡのゲイン、帯域幅及びその適用するプロセス等のパラメータを厳密に考慮する必要がなく、従って、ＯＴＡ設計の性能要件及びコストを間接的に低減させ、他方、本実施例における直線性補償モジュールは、特定のトランスコンダクタンス値に制限されず、アナログ回路における配置信号に応じて対応するトランスコンダクタンスユニットの組み合わせを配置することができ、従って、上記直線性補償モジュールが異なるプロセス、異なる帯域幅モード、異なる周波数成分でのアナログモジュールに適用でき、そのため、上記異なるプロセス、帯域幅モード及び周波数成分でのアナログモジュールに対応する直線性補償の信頼性を顕著に向上させることができるとともに、直線性補償モジュールの配置可能性又は適応可能性を持たせることができる。
代替の実施形態では、各々のトランスコンダクタンスユニット４０６２は相互に並列接続される複数のトランスコンダクタンスサブユニット４０６２２を含み、複数のトランスコンダクタンスユニット４０６２及び複数のトランスコンダクタンスサブユニット４０６２２は、第１配置信号及び第２配置信号を取得し、かつ第１配置信号及び／又は第２配置信号に基づいて複数のトランスコンダクタンスユニット４０６２の組み合わせ及びトランスコンダクタンスユニット４０６２における複数のトランスコンダクタンスサブユニット４０６２２の組み合わせを配置して、出力ノードに補償信号を提供するように配置される。
図１１は、本願の実施例に係る直線性補償モジュールの回路模式図（４）であり、図１１に示すように、上記代替の実施形態では、各々のトランスコンダクタンスユニットはいずれも複数のトランスコンダクタンスサブユニットで並列接続して構成され、トランスコンダクタンスユニットＧｃ１を例として、該トランスコンダクタンスユニットＧｃ１は相互に並列接続される複数のトランスコンダクタンスサブユニットＧｃ１、１、Ｇｃ１、２…Ｇｃ１、ｍ１を含み、上記直線性補償モジュールでは第１配置信号及び／又は第２配置信号に基づいて複数のトランスコンダクタンスユニットの組み合わせ及びトランスコンダクタンスユニットにおける複数のトランスコンダクタンスサブユニットの組み合わせを配置し、すなわち直線性補償モジュールの配置中に２つの配置次元が存在することを指示し、第１次元はトランスコンダクタンスユニットの対象及び数を配置することを指示し、第２次元は、第１次元においてトランスコンダクタンスユニットの対象及び数を配置することを基礎として、トランスコンダクタンスユニットの内部のトランスコンダクタンスサブユニットの対象及び数を配置することを指示し、上記した、異なる対象及び数のトランスコンダクタンスユニット及び各々のトランスコンダクタンスユニットにおける異なる対象及び数のトランスコンダクタンスサブユニットが信号に対するトランスコンダクタンス処理に参加するように配置される場合、信号に対する異なるトランスコンダクタンス処理結果を形成することができる。
各々のトランスコンダクタンスユニットにとって、トランスコンダクタンスユニットの内部の複数のトランスコンダクタンスサブユニットの間が並列接続されるため、同じトランスコンダクタンスユニットに異なる対象及び数のトランスコンダクタンスサブユニットを配置することができ、それにより、該トランスコンダクタンスユニットのトランスコンダクタンス値の調整を実現する。従って、上記実施例では異なるトランスコンダクタンスユニット同士に異なるサイズのデバイスを使用する状況は、各々のトランスコンダクタンスユニットの内部のトランスコンダクタンスサブユニットの対象及び数の配置によって実現でき、すなわち、第１配置信号及び／又は第２配置信号に基づいて各々のトランスコンダクタンスユニットにその内部のトランスコンダクタンスサブユニットの対象及び数を配置する。
それに対応し、同じトランスコンダクタンスユニットにおける異なるトランスコンダクタンスサブユニットは、同じサイズのデバイスを使用してもよく、異なるサイズのデバイスを使用してもよく、複数のトランスコンダクタンスサブユニット同士に同じサイズのデバイスを使用する場合、トランスコンダクタンスサブユニットの数を配置することで対応する組み合わせを形成することができ、それにより、第１配置信号及び／又は第２配置信号に対するトランスコンダクタンス処理を実現し、複数のトランスコンダクタンスサブユニット同士に異なるサイズのデバイスを使用する場合、トランスコンダクタンスサブユニットのデバイスのサイズが異なるため、トランスコンダクタンスサブユニットのトランスコンダクタンス値が異なり、そのため、この場合で、トランスコンダクタンスサブユニットの数を配置することを基礎として、第１配置信号及び／又は第２配置信号に応じて対応するデバイスサイズのトランスコンダクタンスサブユニットの対象を配置して対応する組み合わせを形成することができる。直線性補償モジュールによる第１配置信号及び／又は第２配置信号の配置の適合性をさらに向上させるために、本代替の実施形態における直線性補償モジュールにおける各々のトランスコンダクタンスユニット内の複数のトランスコンダクタンスサブユニット同士に異なるサイズのデバイスを使用することができ、図４に示される直線性補償モジュールでは、トランスコンダクタンスユニットＧｃ１を例として、該トランスコンダクタンスユニットＧｃ１は複数のトランスコンダクタンスサブユニットＧｃ１、１、Ｇｃ１、２、…、Ｇｃ１、ｍ１を含み、Ｇｃ１には異なるサイズのデバイスを使用するトランスコンダクタンスサブユニットが少なくとも２つあり、複数のトランスコンダクタンスサブユニット同士のデバイスのサイズが互いに異なってもよく、複数のトランスコンダクタンスサブユニット同士のデバイスのサイズの一部が異なってもよく、本願はこれについて限定しない。
上記複数のトランスコンダクタンスサブユニットの間のデバイスサイズが同じであるかどうかに関わらず、異なるトランスコンダクタンスユニット同士にはいずれも異なる数のトランスコンダクタンスサブユニットの並列接続によって異なるトランスコンダクタンス値のトランスコンダクタンスユニットを形成することができ、従って、上記代替の実施形態では直線性補償モジュールの複数の配置次元によって該直線性補償モジュールの適合性を顕著に改善することができる。
本代替の実施形態では、異なるトランスコンダクタンスサブユニットで構成される複数の配置次元を導入した後、トランスコンダクタンスユニットが補償する方式及びトランスコンダクタンスユニットの組み合わせを配置する方式は、上記実施例の直線性補償モジュールがトランスコンダクタンスユニットを配置する基礎として、各々のトランスコンダクタンスユニット内の複数のトランスコンダクタンスサブユニットを再配置することである。
補償電流を配置するプロセスに、依然として上記直線性補償モジュールにおける複数のトランスコンダクタンスユニットが補償信号を計算する方式に基づいて補償信号を取得することができ、ここで詳細な説明は省略する。
それに対応し、上記方式に基づいて補償電流を決定した後、本代替の実施形態ではトランスコンダクタンスユニットの組み合わせを決定して配置する場合でも、上記実施例における方式を使用することができ、例えば以下のとおりである。
列挙法：直線性補償モジュールにおける複数のトランスコンダクタンスユニット及びトランスコンダクタンスユニットにおける複数のトランスコンダクタンスサブユニットの可能な組み合わせを順に配列し、第１配置信号及び／又は第２配置信号を上記各々の組み合わせに代入して、すべての可能な組み合わせをトラバーサルし、異なるトランスコンダクタンスユニット及びトランスコンダクタンスユニットにおける異なるトランスコンダクタンスサブユニットの組み合わせの場合で出力される補償信号を順に試み、それにより、直線性補償効果が最も優れた対応する組み合わせを取得して直線性補償モジュールにおける複数のトランスコンダクタンスユニット及びトランスコンダクタンスユニットにおける複数のトランスコンダクタンスサブユニットの組み合わせの実際の配置とする。
検索法：アナログモジュールに対応する異なる配置信号を予めテストし、各種の配置信号に対応する必要がある補償信号を取得し、かつこれに基づいて該補償信号に対応するトランスコンダクタンスユニット及びトランスコンダクタンスユニットにおける複数のトランスコンダクタンスサブユニットの組み合わせを確認し、実際のアナログ回路の補償処理では、直線性補償モジュールは、第１配置信号及び第２配置信号を取得すると、上記配置信号とトランスコンダクタンスユニットの組み合わせとの間の対応関係に基づいて現在の配置信号に対応するトランスコンダクタンスユニットの組み合わせを決定し、これに基づいて配置することができる。
上記代替の実施形態におけるトランスコンダクタンスユニットの構成は、直線性補償モジュールが第１配置信号及び／又は第２配置信号に基づいて配置するプロセスに、複数の配置次元の設置により、配置可能適合性を改善し、それにより、直線性補償モジュールによる、異なるアナログモジュールに対応する直線性補償の有効性及び信頼性を顕著に向上させる。
代替の実施形態では、トランスコンダクタンスサブユニットは、ゲートが第１配置信号及び／又は第２配置信号を取得するように配置され、ドレインがバイアストランジスタのソースに信号を提供するように配置されるトランスコンダクタンストランジスタと、ゲートがバイアス信号を取得するように配置され、ドレインが補償信号を提供するように配置されるバイアストランジスタとを含み、トランスコンダクタンストランジスタ及びバイアストランジスタはいずれもＰＭＯＳトランジスタを使用し、又は、トランスコンダクタンストランジスタ及びバイアストランジスタはいずれもＮＯＭＳトランジスタを使用する。
上記トランスコンダクタンストランジスタ及びバイアストランジスタでカスコード型トランスコンダクタンスサブユニットを構成し、該カスコード型トランスコンダクタンスサブユニットの内部構造は図５又は図６に示され、図５に示すように、トランスコンダクタンストランジスタＭａ及びバイアストランジスタＭｂはいずれもＮＭＯＳトランジスタを使用し、トランスコンダクタンストランジスタＭａのゲートは、トランスコンダクタンスサブユニットの入力端子として使用され、第１配置信号又は第２配置信号を取得することに用いられ、トランスコンダクタンストランジスタＭａのドレインはバイアストランジスタＭｂのソースに信号を提供するように配置され、トランスコンダクタンストランジスタＭａのソースは接地信号を取得するように配置される。バイアストランジスタＭｂのゲートはバイアス信号Ｖｂを取得するように配置され、バイアストランジスタＭｂのドレインは補償信号を提供するように配置される。上記バイアストランジスタＭｂのゲートによって取得されたバイアス信号Ｖｂは直流バイアスモジュールによって提供され、該直流バイアスモジュールはアナログモジュールによって提供され、すなわち、アナログモジュールにおけるプロセス信号をバイアス信号としてバイアストランジスタに提供してもよく、独立して設置される直流バイアスモジュールを使用し、すなわち、バイアストランジスタのバイアス信号に別個の回路モジュールを提供してもよく、本願はこれについて限定しない。図６に示すように、トランスコンダクタンストランジスタＭａ及びバイアストランジスタＭｂはいずれもＰＭＯＳトランジスタを使用し、この場合で、トランスコンダクタンストランジスタＭａとバイアストランジスタＭｂとの間の接続方式は、トランスコンダクタンストランジスタＭａとバイアストランジスタＭｂがＮＭＯＳトランジスタを使用する場合と同じであり、ここで詳細な説明は省略する。
上記代替の実施形態におけるカスコード型トランスコンダクタンスサブユニットの動作原理は、実施例１におけるカスコード型トランスコンダクタンスサブユニットの動作原理と同じであり、ここで詳細な説明は省略する。
代替の実施形態では、トランスコンダクタンスサブユニットは、入力端子と、出力端子と、入力端子と出力端子との間に設置されるカレントミラーとを含み、出力端子は補償信号を提供するように配置され、入力端子は、ＰＭＯＳトランジスタと、ＮＭＯＳトランジスタとを含み、ＰＭＯＳトランジスタのソースはＮＭＯＳトランジスタのソースに接続され、ＰＭＯＳトランジスタのソース及びＮＭＯＳトランジスタのソースは第１配置信号及び／又は第２配置信号を取得するように配置され、ＰＭＯＳトランジスタのゲートは第１バイアス信号を取得するように配置され、ＮＭＯＳトランジスタのゲートは第２バイアス信号を取得するように配置され、ＰＭＯＳトランジスタのドレイン及びＮＭＯＳトランジスタのドレインはカレントミラーに信号を提供するように配置される。
上記トランスコンダクタンストランジスタ及びバイアストランジスタは共通ゲート型トランスコンダクタンスサブユニットを構成し、該共通ゲート型トランスコンダクタンスサブユニットの内部構造はまた図７に示され、図７に示すように、共通ゲート型トランスコンダクタンスサブユニットの入力端子は２つの入力トランジスタＭｐ及びＭｎを含み、入力トランジスタＭｐはＰＭＯＳトランジスタを使用し、入力トランジスタＭｎはＮＭＯＳトランジスタを使用し、入力トランジスタＭｐのソースは入力トランジスタＭｎのソースに接続されるとともに、入力信号、すなわち、本実施例における第１配置信号又は第２配置信号をアクセスすることに用いられ、入力トランジスタＭｐのゲート及び入力トランジスタＭｎのゲートはそれぞれバイアス信号を接続することに用いられ、入力トランジスタＭｐのゲートは第１バイアス信号Ｖｂｎを取得することに用いられ、入力トランジスタＭｎのゲートは第２バイアス信号Ｖｂｐを取得することに用いられ、入力トランジスタＭｐ及び入力トランジスタＭｎのドレインはそれぞれ対応するカレントミラーモジュールに接続され、かつカレントミラーモジュールを通過した後に出力する。
上記代替の実施形態における共通ゲート型トランスコンダクタンスサブユニットの動作原理は、実施例１における共通ゲート型トランスコンダクタンスサブユニットの動作原理と同じであり、ここで詳細な説明は省略する。
代替の実施形態では、各々のトランスコンダクタンスユニットにおける複数のトランスコンダクタンスサブユニットは異なるサイズのＰＭＯＳトランジスタ及び／又はＮＭＯＳトランジスタを使用するように配置される。
代替の実施形態では、第１配置信号は、入力信号と、出力信号と、アナログモジュールにおける入力ノードと出力ノードとの間の任意の位置のプロセス信号とを含む。
第１配置信号は上記入力信号、出力信号及びプロセス信号の組み合わせであってもよく、本願はこれについて限定しない。
代替の実施形態では、第１配置信号が入力信号である場合、複数のトランスコンダクタンスユニットは、各々のトランスコンダクタンスユニットが１つの入力ノードの入力信号を取得するように配置される。上記トランスコンダクタンスユニットが第１配置信号の数に対応することができ、それによりトランスコンダクタンスユニットが各チャネルの入力信号における非線形成分を補償することができることを確保する。
実施例５
本実施例は、補償チップをさらに提供し、上記実施例４及び実施例４に対応する代替の実施形態における補償回路を含み、本実施例における補償チップにおける補償回路の技術案は、実施例４における補償回路に対応し、ここで詳細な説明は省略する。
実施例６
本実施例は、アナログモジュールに補償信号を提供するための補償方法をさらに提供し、アナログモジュールは入力ノードと、出力ノードとを含み、図１２は、本願の実施例に係る補償方法のフローチャート（２）であり、図１２に示すように、該補償方法は、
検出モジュールはアナログモジュールの動作情報を検出し、かつ動作情報に基づいて第２配置信号を提供するＳ６０２と、
直線性補償モジュールは第１配置信号及び第２配置信号を取得し、かつ第１配置信号及び／又は第２配置信号に基づいて出力ノードに補償信号を提供し、第１配置信号がアナログモジュールにおける任意の位置の信号を指示することに用いられるＳ６０４と、を含む。
本実施例における補償方法によれば、アナログモジュールの動作情報を検出し、かつ動作情報に基づいて第２配置信号を提供し、上記第２配置信号及びアナログモジュールによって提供された第１配置信号に基づいて補償信号を取得しかつアナログモジュールの出力ノードに提供して直線性補償を行うことができ、従って、上記補償方法は、関連技術では、直線性補償プロセスに非直線性源及び影響要素に対する考慮が不完全であることにより、直線性補償ずれが大きくなるという問題を解決することができ、直線性補償技術の信頼性を向上させる。
代替の実施形態では、動作情報は、プロセス情報、電圧情報、温度情報、及び周波数情報の少なくとも１つを含み、第２配置情報は、プロセス配置信号、電圧配置信号、温度配置信号、及び周波数配置信号の少なくとも１つを含む。
上記動作情報及び第２配置信号の技術的意義及び取得方式は、いずれも実施例４に対応しており、ここで詳細な説明は省略する。
代替の実施形態では、上記補償方法は、第ｍ周期で第１配置信号及び／又は第２配置信号を取得し、かつ第１配置信号及び／又は第２配置信号に基づいて第ｍ補償信号を提供することと、第ｍ＋１周期で第１配置信号及び第２配置信号を取得し、かつ第１配置信号及び第２配置信号に基づいて第ｍ＋１補償信号を提供することと、第ｍ＋１補償信号と第ｍ補償信号との数値の差値が予め設定した範囲内である場合、出力ノードに第ｍ補償信号を提供することと、をさらに含む。
上記ｍは整数であり、ｍの割り当ては、アナログモジュールの動作における特定の周期を表すことのみに用いられ、すなわちアナログモジュールが動作する任意の周期でいずれも上記代替の実施形態における技術案を使用することができ、ｍ＋１は第ｍ周期の次の周期を示すことに用いられ、例えば、第ｍ周期が第０周期である場合、第ｍ＋１周期は第１周期になる。本代替の実施形態ではｍの割り当てを制限せず、すなわち、第ｍ周期が第０周期であり、第ｍ＋１周期が第１周期である場合、ｍに１を再割り当てすることができ、すなわち、第ｍ周期が第１周期であり、第ｍ＋１周期が第２周期であり、これによって本代替の実施形態における技術案がアナログモジュールの動作周期に基づいてサイクルして実行することを表す。
以下、ｍが０の状況について説明する。
第０周期、すなわちアナログモジュールの初期動作段階で、直線性補償モジュールは、ステップＳ６０４に基づいてアナログモジュールにおける入力信号又は出力信号等を取得して第１配置信号とし、かつ該第１配置信号に基づいて補償信号を計算し、補償信号の計算方式は上記実施例に記載されたとおりであり、ここで詳細な説明は省略し、このとき、提供された補償信号を第０補償信号とし、該第０補償信号は直線性補償モジュールによって提供された補償信号の初期値である。
第１周期で、すなわちアナログモジュールが安定動作状態にある場合で、検出モジュールは、ステップＳ６０２に基づいてアナログモジュールの動作情報、例えばプロセス情報、電圧情報、温度情報、及び周波数情報等を検出でき、かつこれに基づいてコーディング、カプセル化等の方式によって対応する第２配置信号、例えばプロセス配置信号、電圧配置信号、温度配置信号、及び周波数配置信号を得て、かつ該第２配置信号を直線性補償モジュールに提供することができる。直線性補償モジュールは、再びステップＳ６０４に基づき、アナログモジュールによって提供された第１周期の第１配置信号と上記第２配置信号に基づいて補償信号を再計算し、このとき、該補償信号を第１補償信号とする。
第１補償信号を取得した前提で、該第１補償信号と第０補償信号とを比較することができ、すなわち、第１補償信号と第０補償信号との数値の差値が予め設定した範囲内にあるか否かを判断する。第１補償信号と第０補償信号との数値の差値は第１周期と第０周期の直線性補償モジュールによって提供された補償信号の誤差であると理解され、第１補償信号と第０補償信号との数値の差値が予め設定した範囲内である場合、該誤差は許容され、アナログモジュールの動作情報がアナログモジュールの直線性に与える影響は、第０周期に対して第１周期が制御可能な範囲内であり、従って、第０周期で直線性補償モジュールによって提供された第０補償信号を安定状態補償信号とすることができ、アナログモジュールは該第０補償信号に基づいて効果的な直線性補償を行うことができる。
逆に、第１補償信号と第０補償信号との数値の差値が予め設定した範囲外である場合、アナログモジュールの動作情報が第１周期でアナログモジュールの直線性形成に与える影響は大きく、アナログモジュールの出力信号に対して依然として第０補償信号で直線性補償を行われば、効果的な直線性補償を実現できず、そのため、補償信号を再提供する必要がある。
上記の場合、ｍに１を割り当てることができ、第ｍ周期を第１周期とする場合で上記プロセスを再度行い、第１周期の直線性補償モジュール及び第１補償信号の取得の場合で、第ｍ＋１周期、すなわち第２周期で、検出モジュールは、アナログモジュールの動作情報を再検出し、かつ再検出された動作情報に基づいて新たな第２配置信号を得て直線性補償モジュールに提供する。
第２周期で、直線性補償モジュールは、現在周期の第１配置信号及び第２配置信号に基づいて補償信号を再計算し、該補償信号を第２補償信号とする。同様に、第２補償信号を取得した前提で、該第２補償信号と第１補償信号とを比較することができ、すなわち第２補償信号と第１補償信号との数値の差値が予め設定した範囲内であるか否かを判断する。上記第２補償信号と第１補償信号との数値の差値が予め設定した範囲内である場合、すなわちアナログモジュールの動作情報がアナログモジュールの直線性に与える影響は、第１周期に対して第２周期が制御可能な範囲内であり、従って、第１周期で直線性補償モジュールによって提供された第１補償信号を安定状態補償信号とすることができ、アナログモジュールは該第１補償信号に基づいて効果的な直線性補償を行うことができる。
それに対応し、第２周期の第２補償信号と第１補償信号との数値の差値が依然として予め設定した範囲外である場合、ｍに３を再割り当てし、第３周期で計算された第３補償信号と第２補償信号とを比較し、上記プロセスを繰り返す。類推により、第ｍ＋１補償信号と第ｍ補償信号との数値の差値が予め設定した範囲内になると、直線性補償モジュールは第ｍ補償信号をアナログモジュールの出力ノードに提供して直線性補償を行うことができる。上記プロセスは直線性補償モジュールの反復プロセスと呼ばれ、該反復プロセスによって、直線性補償モジュールがアナログモジュールの出力ノードに提供した補償信号は、アナログモジュールの現在周期の効果的かつ信頼性の高い直線性補償を行うことができる。
上記技術案は、本実施例がアナログモジュールの動作情報を導入して補償信号を提供することを基礎として、補償信号が現在周期内で効果的な直線性補償を提供することを確保することができ、それにより、アナログモジュールの直線性補償の信頼性をさらに向上させる。
代替の実施形態では、上記補償方法は、第ｎ周期でアナログモジュールの動作情報の変化を検出した場合、変化した後の動作情報に基づいて第２配置信号を再提供することと、第ｎ周期で第１配置信号及び第２配置信号を取得し、かつ第１配置信号及び第２配置信号に基づいて第ｎ補償信号を提供することと、第ｎ＋１周期で第１配置信号及び第２配置信号を取得し、かつ第１配置信号及び第２配置信号に基づいて第ｎ＋１補償信号を提供することと、第ｎ＋１補償信号と第ｎ補償信号との数値の差値が予め設定した範囲内である場合、出力ノードに第ｎ補償信号を提供することと、をさらに含む。
上記ｎは整数であり、ｎの割り当ては、アナログモジュールの動作における１つの周期を表すのみに用いられ、すなわちアナログモジュールが動作する任意の周期でいずれも上記代替の実施形態における技術案を使用することができ、ｎ＋１は第ｎ周期の次の周期を示すことに用いられ、例えば第ｎ周期が第２周期である場合、第ｎ＋１周期は第３周期になる。本代替の実施形態ではｎの割り当てを制限せず、すなわち第ｎ周期が第２周期であり、第ｎ＋１周期が第３周期である場合、ｎに３を再割り当てすることができ、すなわち第ｎ周期は第３周期であり、第ｎ＋１周期は第４周期であり、これによって本代替の実施形態における技術案がアナログモジュールの動作周期に基づいてサイクルして実行することを表す。
以下、ｎが５の状況で説明する。
第５周期で、ステップＳ６０２でアナログモジュールの動作情報の変化を検出し、変化した後の動作情報に基づいて第２配置信号を再取得しかつそれを直線性検出モジュールに提供する。直線性検出モジュールは、第５周期内に変化した後の動作信号に基づいて再取得された第２配置信号を取得した後、すなわち第５周期で現在周期の第１配置信号及び現在周期の第２配置信号に基づいて補償信号を再計算し、補償信号の計算方式は上記実施例に記載されたとおりであり、ここで詳細な説明は省略し、このとき、計算された補償信号を第５補償信号とし、該第５補償信号は、アナログモジュールの動作情報が変化した後、直線性補償モジュールによって提供された補償信号の初期値である。
第６周期で、すなわち動作情報が変化した後、アナログモジュールが再び安定動作状態にあり、検出モジュールは、第６周期内に対応するアナログモジュールの動作情報に基づいて第２配置信号を取得しかつ直線性検出モジュールに提供することができ、直線性検出モジュールは、第６周期のアナログモジュールの第１配置信号と上記第２配置信号に基づいて補償信号を再計算し、このとき、該補償信号を第６補償信号とする。
第６補償信号を取得した前提で、該第６補償信号と第５補償信号とを比較することができ、すなわち第６補償信号と第５補償信号との数値の差値が予め設定した範囲内にあるか否かを判断する。第６補償信号と第５補償信号との数値の差値は第６周期と第５周期の直線性補償モジュールによって提供された補償信号の誤差であると理解され、第６補償信号と第５補償信号との数値の差値が予め設定した範囲内である場合、該誤差は許容され、アナログモジュールの動作情報の変化がアナログモジュールの直線性に与える影響は、第５周期に対して第６周期が制御可能な範囲内であり、従って、第５周期で直線性補償モジュールによって提供された第５補償信号を安定状態補償信号とすることができ、アナログモジュールは該第５補償信号に基づいて効果的な直線性補償を行うことができる。
逆に、第６補償信号と第５補償信号との数値の差値が予め設定した範囲外である場合、すなわちアナログモジュールの動作情報の変化が第６周期でアナログモジュールの直線性形成に与える影響は大きく、アナログモジュールの出力信号に対して依然として第５補償信号で直線性補償を行われば、効果的な直線性補償を実現できず、そのため、補償信号を再提供する必要がある。
上記の場合、ｎに６を割り当てることができ、第ｎ周期を第６周期とする場合で上記プロセスを再度行い、第６周期の直線性補償モジュール及び第６補償信号の取得の場合で、第ｎ＋１周期、すなわち第７周期で、検出モジュールは、アナログモジュールの動作情報を再検出し、かつ再検出された動作情報に基づいて新たな第２配置信号を得て直線性補償モジュールに提供する。
第７周期で、直線性補償モジュールは、現在周期の第１配置信号及び第２配置信号に基づいて補償信号を再計算し、該補償信号を第７補償信号とする。同様に、第７補償信号を取得した前提で、該第７補償信号と第６補償信号とを比較することができ、すなわち第７補償信号と第６補償信号との数値の差値が予め設定した範囲内であるか否かを判断する。上記第７補償信号と第６補償信号との数値の差値が予め設定した範囲内である場合、すなわちアナログモジュールの動作信号がアナログモジュールの直線性に与える影響は、第６周期に対して第７周期が制御可能な範囲内であり、従って、第６周期で直線性補償モジュールによって提供された第６補償信号を安定状態補償信号とすることができ、アナログモジュールは該第６補償信号に基づいて効果的な直線性補償を行うことができる。
それに対応し、第７周期の第７補償信号と第６補償信号との数値の差値が依然として予め設定した範囲外である場合、ｎに８を再割り当てし、かつ第８周期で計算された第８補償信号と第７補償信号とを比較し、上記プロセスを繰り返す。類推により、第ｎ＋１補償信号と第ｎ補償信号との数値の差値が予め設定した範囲内になると、直線性補償モジュールは第ｎ補償信号をアナログモジュールの出力ノードに提供して直線性補償を行うことができる。
上記技術案では、直線性補償モジュールは反復によってアナログモジュールの現在周期の効果的な直線性補償を行うことができることを基礎として、アナログモジュールに対応する動作情報が変化するたびに、それに対応する補償信号を調整することができ、それにより、直線性補償モジュールがアナログモジュールの出力ノードに提供した補償信号はアナログモジュールの動作情報が変化した後により信頼性の高い直線性補償を行うことができ、さらに、パラメータ変動及びモードの変化による直線性補償効果の低下がないことを確保する。
本実施例では、補償方法の他の技術案は、実施例４及び実施例４に対応する代替の実施形態における補償回路の技術案に対応しており、そのため、ここで詳細な説明は省略する。
以上の実施形態の記載によって、当業者であれば分かるように、上記実施例の方法は、ソフトウェアと汎用ハードウェアプラットフォームの形態によって実現されてもよい。無論、ハードウェアによっても実現される。このような理解を踏まえて、本願の技術案は、ソフトウェア製品の形態によって表われてもよい。該コンピュータソフトウェア製品は、１つの記憶媒体（例えばＲＯＭ／ＲＡＭ、磁気ディスク、光ディスク）に記憶され、一台の端末機器（携帯電話、コンピュータ、サーバ、又はネットワーク機器等であってもよい）に本発明の各実施例に記載の方法を実行させるための若干の命令を含む。
実施例７
本実施例はアナログモジュールに補償信号を提供するように配置される補償装置をさらに提供し、アナログモジュールは入力ノードと出力ノードとを含み、該装置は上記実施例３及び代替の実施形態を実現することに用いられ、既に説明した部分の説明は省略する。以下で使用されるように、「モジュール」という用語は、事前設定された機能を実現できるソフトウェア及び／又はハードウェアの組み合わせである。以下の実施例で説明する装置は、ソフトウェアで実現されるが、ハードウェア又はハードウェアとソフトウェアの組み合わせによって実現することも可能である。図１３は、本願の実施例によって提供される補償装置の構造ブロック図（１）であり、図１３に示すように、該補償装置は、
第１補償モジュール７０１は、第１配置信号を取得し、かつ第１配置信号に基づいて複数のトランスコンダクタンスユニットの組み合わせを配置して、出力ノードに補償信号を提供し、第１配置信号がアナログモジュールにおける任意の位置の信号を指示することに用いられるように配置される。
本実施例における補償装置によれば、取得された第１配置信号に基づいて前記複数のトランスコンダクタンスユニットの組み合わせを配置して、アナログモジュールにおける出力ノードに補償信号を提供することができ、前記第１配置信号が前記アナログモジュールにおける任意の位置の信号を指示することに用いられ、従って、上記補償方法は、関連技術では、直線性補償プロセスに非直線性源及び影響要素に対する考慮が不完全であることにより、直線性補償ずれが大きくなるという問題を解決することができ、それにより、直線性補償技術の信頼性を向上させる。
本実施例における補償装置の他の技術案は、実施例３における補償方法に対応しており、ここで詳細な説明は省略する。
なお、上記複数のモジュールはソフトウェア又はハードウェアによって実現でき、後者である場合、上記モジュールがいずれも同一のプロセッサに位置する方式、又は、上記複数のモジュールが任意の組み合わせでそれぞれ異なるプロセッサに位置する方式で実現することができるが、これらに限定されない。
実施例８
本実施例はアナログモジュールに補償信号を提供するように配置される補償装置をさらに提供し、アナログモジュールは入力ノードと出力ノードとを含み、該装置は上記実施例６及び代替の実施形態を実現することに用いられ、既に説明した部分の説明は省略する。以下で使用されるように、「モジュール」という用語は、事前設定された機能を実現できるソフトウェア及び／又はハードウェアの組み合わせである。以下の実施例で説明する装置は、ソフトウェアで実現されるが、ハードウェア又はハードウェアとソフトウェアの組み合わせによって実現することも可能である。図１４は、本願の実施例によって提供される補償装置の構造ブロック図（２）であり、図１４に示すように、該補償装置は、アナログモジュールの動作情報を検出し、かつ動作情報に基づいて第２配置信号を提供するように配置される提供モジュール８０１と、第１配置信号及び第２配置信号を取得し、かつ第１配置信号及び／又は第２配置信号に基づいて出力ノードに補償信号を提供し、第１配置信号がアナログモジュールにおける任意の位置の信号を指示することに用いられるように配置される第２補償モジュール８０２と、を含む。
本実施例における補償装置によれば、アナログモジュールの動作情報を検出し、かつ動作情報に基づいて第２配置信号を提供し、上記第２配置信号及びアナログモジュールによって提供された第１配置信号に基づいて補償信号を取得しかつアナログモジュールの出力ノードに提供して直線性補償を行うことができ、従って、上記補償回路は、関連技術では、直線性補償プロセスに非直線性源及び影響要素に対する考慮が不完全であることにより、直線性補償ずれが大きくなるという問題を解決することができ、直線性補償技術の信頼性を向上させる。
代替の実施形態では、動作情報は、プロセス情報、電圧情報、温度情報、及び周波数情報の少なくとも１つを含み、第２配置情報は、プロセス配置信号、電圧配置信号、温度配置信号、及び周波数配置信号の少なくとも１つを含む。
代替の実施形態では、上記補償方法は、第ｍ周期で第１配置信号及び／又は第２配置信号を取得し、かつ第１配置信号及び／又は第２配置信号に基づいて第ｍ補償信号を提供することと、第ｍ＋１周期で第１配置信号及び第２配置信号を取得し、かつ第１配置信号及び第２配置信号に基づいて第ｍ＋１補償信号を提供することと、第ｍ＋１補償信号と第ｍ補償信号との間の数値の差値が予め設定した範囲内である場合、出力ノードに第ｍ補償信号を提供することと、をさらに含む。
代替の実施形態では、上記補償方法は、第ｎ周期でアナログモジュールの動作情報の変化を検出した場合、変化した後の動作情報に基づいて第２配置信号を再提供することと、第ｎ周期で第１配置信号及び第２配置信号を取得し、かつ第１配置信号及び第２配置信号に基づいて第ｎ補償信号を提供することと、第ｎ＋１周期で第１配置信号及び第２配置信号を取得し、かつ第１配置信号及び第２配置信号に基づいて第ｎ＋１補償信号を提供することと、第ｎ＋１補償信号と第ｎ補償信号との間の数値の差値が予め設定した範囲内である場合、出力ノードに第ｎ補償信号を提供することと、をさらに含む。
本実施例における補償装置の他の技術案は、実施例６における補償方法に対応しており、ここで詳細な説明は省略する。
上記複数のモジュールはソフトウェア又はハードウェアによって実現でき、後者である場合、上記モジュールがいずれも同一のプロセッサに位置する方式、又は、上記複数のモジュールが任意の組み合わせでそれぞれ異なるプロセッサに位置する方式で実現することができるが、これらに限定されない。
実施例９
本願の実施例は、コンピュータプログラムが記憶されており、該コンピュータプログラムが実行するとき、上記いずれか１項の方法実施例におけるステップを実行するように設置される記憶媒体をさらに提供する。
任意選択で、本実施例では、上記記憶媒体は、以下のステップを実行するためのコンピュータプログラムを記憶するように設置される。
Ｓ１、第１配置信号を取得し、かつ第１配置信号に基づいて複数のトランスコンダクタンスユニットの組み合わせを配置して、出力ノードに補償信号を提供し、第１配置信号がアナログモジュールにおける任意の位置の信号を指示することに用いられる。
任意選択で、本実施例では、上記記憶媒体は、ＵＳＢフラッシュメモリ、読み出し専用メモリ（Ｒｅａｄ－Ｏｎｌｙ Ｍｅｍｏｒｙ、略称ＲＯＭ）、ランダムアクセスメモリ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ、略称ＲＡＭ）、モバイルディスク、磁気ディスク又は光ディスク等の複数種のコンピュータプログラムを記憶できる媒体を含んでもよいが、これらに限定されない。
実施例１０
本願の実施例は、コンピュータプログラムが記憶されており、該コンピュータプログラムが実行するとき、上記いずれか１項の方法実施例におけるステップを実行するように設置される記憶媒体をさらに提供する。
任意選択で、本実施例では、上記記憶媒体は、以下のステップを実行するためのコンピュータプログラムを記憶するように設置される。
Ｓ１、アナログモジュールの動作情報を検出し、かつ動作情報に基づいて第２配置信号を提供する。
Ｓ２、第１配置信号及び第２配置信号を取得し、かつ第１配置信号及び／又は第２配置信号に基づいて出力ノードに補償信号を提供し、第１配置信号がアナログモジュールにおける任意の位置の信号を指示することに用いられる。
任意選択で、本実施例では、上記記憶媒体は、ＵＳＢフラッシュメモリ、ＲＯＭ、ＲＡＭ、モバイルディスク、磁気ディスク又は光ディスク等の複数種のコンピュータプログラムを記憶できる媒体を含んでもよいが、それらに限定されない。
実施例１１
本願の実施例は、メモリ及びプロセッサを含み、該メモリにコンピュータプログラムが記憶されており、該プロセッサがコンピュータプログラムを実行して上記いずれか１項の方法実施例におけるステップを実行するように設置される電子装置をさらに提供する。
任意選択で、上記電子装置は、上記プロセッサに接続される伝送デバイスと、上記プロセッサに接続される入出力デバイスと、をさらに含む。
任意選択で、本実施例では、上記プロセッサはコンピュータプログラムによって、以下のステップを実行するように設置される。
Ｓ１、第１配置信号を取得し、かつ第１配置信号に基づいて複数のトランスコンダクタンスユニットの組み合わせを配置して、出力ノードに補償信号を提供し、第１配置信号がアナログモジュールにおける任意の位置の信号を指示することに用いられる。
任意選択で、本実施例の具体例は、上記実施例及び代替の実施形態で説明される例を参照してもよく、本実施例では詳細な説明は省略する。
実施例１２
本願の実施例は、メモリ及びプロセッサを含み、該メモリにコンピュータプログラムが記憶されており、該プロセッサがコンピュータプログラムを実行して上記いずれか１項の方法実施例におけるステップを実行するように設置される電子装置をさらに提供する。
任意選択で、上記電子装置は、上記プロセッサに接続される伝送デバイスと、上記プロセッサに接続される入出力デバイスと、をさらに含んでもよい。
任意選択で、本実施例では、上記プロセッサは、コンピュータプログラムによって以下のステップを実行するように設置される。
Ｓ１、アナログモジュールの動作情報を検出し、かつ動作情報に基づいて第２配置信号を提供する。
Ｓ２、第１配置信号及び第２配置信号を取得し、かつ第１配置信号及び／又は第２配置信号に基づいて出力ノードに補償信号を提供し、第１配置信号がアナログモジュールにおける任意の位置の信号を指示することに用いられる。
任意選択で、本実施例の具体例は、上記実施例及び代替の実施形態で説明される例を参照してもよく、本実施例では詳細な説明は省略する。
本願の上記複数のモジュール又は複数のステップは、一般的な計算装置によって実現されてもよいことが当業者には明らかであろう、それらは、１つの計算装置に統合されてもよいし、複数の計算装置からなるネットワーク上に分散されてもよい。任意選択で、それらは、計算装置によって実行することができるプログラムコードによって実現されてもよく、それにより、それらを記憶手段に記憶して計算装置によって実行することができる。いくつかの状況で、この順次とは異なる順次で、示される又は説明されるステップを実行してもよく、又は、それらをそれぞれ複数の集積回路モジュールとして製造し、又は、それらの複数のモジュール又はステップを単一の集積回路モジュールとして製造することによって実現される。このように、本願は、特定のハードウェアとソフトウェアの組み合わせに限定されるものではない。

Claims (17)

  1. 補償回路であって、
    前記補償回路は、
    入力信号を受信するように配置される入力ノードと、出力信号を出力するように配置される出力ノードと、前記入力ノードと前記出力ノードとの間に設置されるオペレーショナルトランスコンダクタンスアンプとを含むアナログモジュールと、
    前記アナログモジュールによって生成された非線形成分を補償するように配置される直線性補償モジュールと、を含み、
    前記直線性補償モジュールは、複数のトランスコンダクタンスユニットを含み、前記複数のトランスコンダクタンスユニットは、第１配置信号を取得するように配置され、
    前記直線性補償モジュールは、前記第１配置信号に基づいて、前記複数のトランスコンダクタンスユニットのうち、補償処理を行うトランスコンダクタンスユニットの対象及び数を配置し、配置結果であるトランスコンダクタンスユニットの組み合わせによって、入力される前記第１配置信号に対して、トランスコンダクタンス処理を行って補償信号を出力し、かつ前記補償信号を前記アナログモジュールの前記出力ノードに提供して前記出力信号を補償するようにさらに配置され、
    前記第１配置信号は、前記入力信号と、前記出力信号と、前記アナログモジュールにおける前記入力ノードと前記出力ノードとの間の任意の位置のプロセス信号と、を含む回路。
  2. 各前記トランスコンダクタンスユニットは、相互に並列に接続される複数のトランスコンダクタンスサブユニットを含み、
    前記複数のトランスコンダクタンスユニット及び前記複数のトランスコンダクタンスサブユニットは、前記第１配置信号を取得するように配置され、
    前記直線性補償モジュールは、前記第１配置信号に基づいて、前記複数のトランスコンダクタンスユニットのうち、補償処理を行うトランスコンダクタンスユニットの対象及び数を配置した上で、補償処理を行うことに配置された各トランスコンダクタンスユニットに対して複数のトランスコンダクタンスサブユニットのうち、補償処理を行うトランスコンダクタンスサブユニットの対象及び数を配置して、前記出力ノードに前記補償信号を提供するようにさらに配置される請求項１に記載の回路。
  3. 前記トランスコンダクタンスサブユニットは、トランスコンダクタンストランジスタと、バイアストランジスタとを含み、前記トランスコンダクタンストランジスタのゲートが前記第１配置信号を取得するように配置され、前記トランスコンダクタンストランジスタのドレインが前記バイアストランジスタのソースに信号を提供するように配置され、前記バイアストランジスタのゲートがバイアス信号を取得するように配置され、前記バイアストランジスタのドレインが前記補償信号を提供するように配置され、
    前記トランスコンダクタンストランジスタ及び前記バイアストランジスタはいずれもＰＭＯＳトランジスタを使用し、又は、前記トランスコンダクタンストランジスタ及び前記バイアストランジスタはいずれもＮＭＯＳトランジスタを使用する請求項２に記載の回路。
  4. 前記トランスコンダクタンスサブユニットは、入力端子と、出力端子と、前記入力端子と前記出力端子との間に設置されるカレントミラーとを含み、前記出力端子は前記補償信号を提供するように配置され、
    前記入力端子は、ＰＭＯＳトランジスタと、ＮＭＯＳトランジスタとを含み、前記ＰＭＯＳトランジスタのソースは前記ＮＭＯＳトランジスタのソースに接続され、前記ＰＭＯＳトランジスタのソース及び前記ＮＭＯＳトランジスタのソースは前記第１配置信号を取得するように配置され、前記ＰＭＯＳトランジスタのゲートは第１バイアス信号を取得するように配置され、前記ＮＭＯＳトランジスタのゲートは第２バイアス信号を取得するように配置され、前記ＰＭＯＳトランジスタのドレイン及び前記ＮＭＯＳトランジスタのドレインはカレントミラーに信号を提供するように配置される請求項２に記載の回路。
  5. 各前記トランスコンダクタンスユニットにおける前記複数のトランスコンダクタンスサブユニットには、異なるサイズのＰＭＯＳトランジスタを使用するトランスコンダクタンスサブユニットが少なくとも２つあり、又は、各前記トランスコンダクタンスユニットにおける前記複数のトランスコンダクタンスサブユニットには、異なるサイズのＮＭＯＳトランジスタを使用するトランスコンダクタンスサブユニットが少なくとも２つある請求項３に記載の回路。
  6. 各前記トランスコンダクタンスユニットにおける前記複数のトランスコンダクタンスサブユニットには、異なるサイズのＰＭＯＳトランジスタを使用するトランスコンダクタンスサブユニットが少なくとも２つあり、又は、各前記トランスコンダクタンスユニットにおける前記複数のトランスコンダクタンスサブユニットには、異なるサイズのＮＭＯＳトランジスタを使用するトランスコンダクタンスサブユニットが少なくとも２つあり、又は、各前記トランスコンダクタンスユニットにおける前記複数のトランスコンダクタンスサブユニットには、異なるサイズのＰＭＯＳトランジスタを使用するトランスコンダクタンスサブユニットが少なくとも２つあり、異なるサイズのＮＭＯＳトランジスタを使用するトランスコンダクタンスサブユニットが少なくとも２つある請求項４に記載の回路。
  7. 前記第１配置信号が前記入力信号である場合、前記複数のトランスコンダクタンスユニットは、各前記トランスコンダクタンスユニットが１つの前記入力ノードの入力信号を取得するという方式で第１配置信号を取得するように配置される請求項１に記載の回路。
  8. 補償方法であって、アナログモジュールに補償信号を提供することに用いられ、前記アナログモジュールは、入力信号を受信するように配置される入力ノードと、出力信号を出力するように配置される出力ノードと、前記入力ノードと前記出力ノードとの間に設置されるオペレーショナルトランスコンダクタンスアンプとを含み、
    前記補償方法は、
    第１配置信号を取得することと、
    前記第１配置信号に基づいて、複数のトランスコンダクタンスユニットのうち、補償処理を行うトランスコンダクタンスユニットの対象及び数を配置し、配置結果であるトランスコンダクタンスユニットの組み合わせによって、入力される前記第１配置信号に対して、トランスコンダクタンス処理を行って前記補償信号を出力し、かつ前記補償信号を前記アナログモジュールの前記出力ノードに提供して前記出力信号を補償することと、を含み、
    前記第１配置信号は、前記入力信号と、前記出力信号と、前記アナログモジュールにおける前記入力ノードと前記出力ノードとの間の任意の位置のプロセス信号と、を含む方法。
  9. 補償回路であって、
    前記補償回路は、
    入力信号を受信するように配置される入力ノードと、出力信号を出力するように配置される出力ノードと、前記入力ノードと前記出力ノードとの間に設置されるオペレーショナルトランスコンダクタンスアンプとを含むアナログモジュールと、
    前記アナログモジュールの動作情報を検出し、かつ前記動作情報に基づいて第２配置信号を提供するように配置される検出モジュールと、
    前記アナログモジュールによって生成された非線形成分を補償するように配置される直線性補償モジュールと、を含み、
    前記直線性補償モジュールは、複数のトランスコンダクタンスユニットを含み、前記複数のトランスコンダクタンスユニットは、第１配置信号及び前記第２配置信号を取得するように配置され、
    前記直線性補償モジュールは、前記第１配置信号及び前記第２配置信号のうちの少なくとも１つに基づいて、前記複数のトランスコンダクタンスユニットのうち、補償処理を行うトランスコンダクタンスユニットの対象及び数を配置し、配置結果であるトランスコンダクタンスユニットの組み合わせによって、入力される前記第１配置信号及び前記第２配置信号のうちの少なくとも１つに対して、トランスコンダクタンス処理を行って補償信号を出力し、かつ前記補償信号を前記アナログモジュールの前記出力ノードに提供して前記出力信号を補償するようにさらに配置され、
    前記第１配置信号は、前記入力信号と、前記出力信号と、前記アナログモジュールにおける前記入力ノードと前記出力ノードとの間の任意の位置のプロセス信号と、を含む回路。
  10. 前記動作情報は、プロセス情報、電圧情報、温度情報、及び周波数情報の少なくとも１つを含み、前記第２配置信号は、プロセス配置信号、電圧配置信号、温度配置信号、周波数配置信号の少なくとも１つを含む請求項９に記載の回路。
  11. 前記直線性補償モジュールは、
    第ｍ周期で目標配置信号を取得し、かつ前記目標配置信号に基づいて第ｍ補償信号を提供し、前記目標配置信号が前記第１配置信号及び前記第２配置信号のうちの少なくとも１つを含み、ｍが非負整数であり、
    第ｍ＋１周期で前記第１配置信号及び前記第２配置信号を取得し、かつ前記第１配置信号及び前記第２配置信号に基づいて第ｍ＋１補償信号を提供し、
    前記第ｍ＋１補償信号と前記第ｍ補償信号との数値の差値が予め設定した範囲内である場合、前記出力ノードに前記第ｍ補償信号を提供するように配置される請求項９に記載の回路。
  12. 前記検出モジュールは、さらに、
    第ｎ周期で前記アナログモジュールの前記動作情報の変化を検出した場合、変化した後の前記動作情報に基づいて前記直線性補償モジュールに前記第２配置信号を再提供し、ｎが非負整数であるように配置され、
    前記直線性補償モジュールは、さらに、
    第ｎ周期で前記第１配置信号及び前記第２配置信号を取得し、かつ前記第１配置信号及び前記第２配置信号に基づいて第ｎ補償信号を提供し、
    第ｎ＋１周期で前記第１配置信号及び前記第２配置信号を取得し、かつ前記第１配置信号及び前記第２配置信号に基づいて第ｎ＋１補償信号を提供し、
    前記第ｎ＋１補償信号と前記第ｎ補償信号との数値の差値が予め設定した範囲内である場合、前記出力ノードに前記第ｎ補償信号を提供するように配置される請求項１１に記載の回路。
  13. 各前記トランスコンダクタンスユニットは、相互に並列に接続される複数のトランスコンダクタンスサブユニットを含み、
    前記複数のトランスコンダクタンスユニット及び前記複数のトランスコンダクタンスサブユニットは、前記第１配置信号及び前記第２配置信号を取得するように配置され、
    前記直線性補償モジュールは、前記第１配置信号及び前記第２配置信号の少なくとも１つに基づいて、前記複数のトランスコンダクタンスユニットのうち、補償処理を行うトランスコンダクタンスユニットの対象及び数を配置した上で、補償処理を行うことに配置された各トランスコンダクタンスユニットに対して前記複数のトランスコンダクタンスサブユニットのうち、補償処理を行うトランスコンダクタンスサブユニットの対象及び数を配置して、前記出力ノードに前記補償信号を提供するようにさらに配置される請求項１０に記載の回路。
  14. 前記トランスコンダクタンスサブユニットは、トランスコンダクタンストランジスタと、バイアストランジスタとを含み、
    前記トランスコンダクタンストランジスタのゲートが前記第１配置信号及び前記第２配置信号のうちの少なくとも１つを取得するように配置され、
    前記トランスコンダクタンストランジスタのドレインが前記バイアストランジスタのソースに信号を提供するように配置され、前記バイアストランジスタのゲートがバイアス信号を取得するように配置され、前記バイアストランジスタのドレインが前記補償信号を提供するように配置され、
    前記トランスコンダクタンストランジスタ及び前記バイアストランジスタはいずれもＰＭＯＳトランジスタを使用し、又は、前記トランスコンダクタンストランジスタ及び前記バイアストランジスタはいずれもＮＭＯＳトランジスタを使用する請求項１３に記載の回路。
  15. 前記トランスコンダクタンスサブユニットは、入力端子と、出力端子と、前記入力端子と前記出力端子との間に設置されるカレントミラーとを含み、前記出力端子は前記補償信号を提供するように配置され、
    前記入力端子は、ＰＭＯＳトランジスタと、ＮＭＯＳトランジスタとを含み、前記ＰＭＯＳトランジスタのソースは前記ＮＭＯＳトランジスタのソースに接続され、前記ＰＭＯＳトランジスタのソース及び前記ＮＭＯＳトランジスタのソースは前記第１配置信号及び前記第２配置信号のうちの少なくとも１つを取得するように配置され、前記ＰＭＯＳトランジスタのゲートは第１バイアス信号を取得するように配置され、前記ＮＭＯＳトランジスタのゲートは第２バイアス信号を取得するように配置され、前記ＰＭＯＳトランジスタのドレイン及び前記ＮＭＯＳトランジスタのドレインはカレントミラーに信号を提供するように配置される請求項１３に記載の回路。
  16. 各前記トランスコンダクタンスユニットにおける前記複数のトランスコンダクタンスサブユニットには、異なるサイズのＰＭＯＳトランジスタを使用するトランスコンダクタンスサブユニットが少なくとも２つあり、又は、各前記トランスコンダクタンスユニットにおける前記複数のトランスコンダクタンスサブユニットには、異なるサイズのＮＭＯＳトランジスタを使用するトランスコンダクタンスサブユニットが少なくとも２つある請求項１４に記載の回路。
  17. 各前記トランスコンダクタンスユニットにおける前記複数のトランスコンダクタンスサブユニットには、異なるサイズのＰＭＯＳトランジスタを使用するトランスコンダクタンスサブユニットが少なくとも２つあり、又は、各前記トランスコンダクタンスユニットにおける前記複数のトランスコンダクタンスサブユニットには、異なるサイズのＮＭＯＳトランジスタを使用するトランスコンダクタンスサブユニットが少なくとも２つあり、又は、各前記トランスコンダクタンスユニットにおける前記複数のトランスコンダクタンスサブユニットには、異なるサイズのＰＭＯＳトランジスタを使用するトランスコンダクタンスサブユニットが少なくとも２つあり、異なるサイズのＮＭＯＳトランジスタを使用するトランスコンダクタンスサブユニットが少なくとも２つある請求項１５に記載の回路。
JP2021565829A 2019-08-30 2020-08-26 補償回路及びチップ、方法、装置、記憶媒体、電子装置 Active JP7340623B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201910817751.5 2019-08-30
CN201910817751.5A CN112448678A (zh) 2019-08-30 2019-08-30 补偿电路及芯片、方法、装置、存储介质、电子装置
PCT/CN2020/111361 WO2021037054A1 (zh) 2019-08-30 2020-08-26 补偿电路及芯片、方法、装置、存储介质、电子装置

Publications (2)

Publication Number Publication Date
JP2022533543A JP2022533543A (ja) 2022-07-25
JP7340623B2 true JP7340623B2 (ja) 2023-09-07

Family

ID=74684212

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021565829A Active JP7340623B2 (ja) 2019-08-30 2020-08-26 補償回路及びチップ、方法、装置、記憶媒体、電子装置

Country Status (6)

Country Link
US (1) US20220393649A1 (ja)
EP (1) EP3955458A4 (ja)
JP (1) JP7340623B2 (ja)
KR (1) KR102639945B1 (ja)
CN (1) CN112448678A (ja)
WO (1) WO2021037054A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11747224B1 (en) * 2022-02-10 2023-09-05 Ati Industrial Automation, Inc. Quarter-bridge temperature compensation for force/torque sensor

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002526960A (ja) 1998-09-30 2002-08-20 マキシム・インテグレイテッド・プロダクツ・インコーポレイテッド 凹形補償回路が並列接続されたクラスａｂ増幅器を有する線形トランスコンダクタンス回路
JP2004274439A (ja) 2003-03-10 2004-09-30 Mitsubishi Electric Corp フィードフォワード回路
US20070096813A1 (en) 2005-11-01 2007-05-03 Il-Ku Nam Differential circuit with improved linearity
WO2010119456A2 (en) 2009-04-03 2010-10-21 Secretary, Department Of Information Technology (Dit) Method and apparatus for low power continuous time delta sigma modulation
JP2014179886A (ja) 2013-03-15 2014-09-25 Tokyo Institute Of Technology 差動増幅器
US20170005622A1 (en) 2013-11-28 2017-01-05 Ams Ag Amplifier arrangement

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3167755B2 (ja) * 1991-11-13 2001-05-21 株式会社東芝 差動増幅器
KR960027254A (ko) * 1994-12-29 1996-07-22 조백제 선형성이 양호한 오퍼레이션널 트랜스콘덕턴스 증폭기
JPH11103218A (ja) * 1997-09-26 1999-04-13 Japan Radio Co Ltd フィードフォワード型増幅器
US7002410B2 (en) * 2001-08-29 2006-02-21 Gct Semiconductor, Inc. Adaptive linearization technique for communication building block
US9350300B2 (en) * 2014-01-28 2016-05-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Power amplifier
CN104348419B (zh) * 2014-11-17 2017-07-18 中国科学院微电子研究所 一种跨导级线性度提高电路及应用其的混频器电路
CN105811889B (zh) * 2016-04-20 2019-03-05 佛山臻智微芯科技有限公司 一种前馈补偿式跨导运算放大器
CN107370461B (zh) * 2017-07-17 2020-07-10 电子科技大学 一种应用于跨阻放大器的补偿结构

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002526960A (ja) 1998-09-30 2002-08-20 マキシム・インテグレイテッド・プロダクツ・インコーポレイテッド 凹形補償回路が並列接続されたクラスａｂ増幅器を有する線形トランスコンダクタンス回路
JP2004274439A (ja) 2003-03-10 2004-09-30 Mitsubishi Electric Corp フィードフォワード回路
US20070096813A1 (en) 2005-11-01 2007-05-03 Il-Ku Nam Differential circuit with improved linearity
WO2010119456A2 (en) 2009-04-03 2010-10-21 Secretary, Department Of Information Technology (Dit) Method and apparatus for low power continuous time delta sigma modulation
JP2014179886A (ja) 2013-03-15 2014-09-25 Tokyo Institute Of Technology 差動増幅器
US20170005622A1 (en) 2013-11-28 2017-01-05 Ams Ag Amplifier arrangement

Also Published As

Publication number Publication date
CN112448678A (zh) 2021-03-05
KR102639945B1 (ko) 2024-02-27
WO2021037054A1 (zh) 2021-03-04
JP2022533543A (ja) 2022-07-25
KR20210145819A (ko) 2021-12-02
US20220393649A1 (en) 2022-12-08
EP3955458A4 (en) 2022-06-29
EP3955458A1 (en) 2022-02-16

Similar Documents

Publication Publication Date Title
US7038603B2 (en) Analog to digital converter using analog-valued floating-gate transistors
US8395448B2 (en) Apparatus and method for miller compensation for multi-stage amplifier
KR100631973B1 (ko) 가변이득 광대역 증폭기
JP5887429B2 (ja) 信号チャネルの出力ノイズを低減するための装置および方法
US20050140397A1 (en) Method and circuit for controlling a resistance of a field effect transistor configured to conduct a signal with a varying voltage
Lopez‐Martin et al. Power‐efficient analog design based on the class AB super source follower
EP2612438A2 (en) Low distortion filters
JP7340623B2 (ja) 補償回路及びチップ、方法、装置、記憶媒体、電子装置
Nauta et al. Analog line driver with adaptive impedance matching
D'Amico et al. A CMOS 5 nV $/\surd $ Hz 74-dB-Gain-Range 82-dB-DR Multistandard Baseband Chain for Bluetooth, UMTS, and WLAN
EP1435693A1 (en) Amplification circuit
US6433626B1 (en) Current-mode filter with complex zeros
US9912304B2 (en) Two-input amplifier
US8064622B1 (en) Self-biased amplifier device for an electrecret microphone
Serdijn et al. Design principles for low-voltage low-power analog integrated circuits
US7760012B1 (en) High linearity gmC filter
Algueta‐Miguel et al. Balanced Gm‐C filters with improved linearity and power efficiency
Algueta et al. Highly linear wide‐swing continuous tuning of CMOS transconductors
Bansal et al. A QFGMOS-Based gm-Boosted and Adaptively Biased Two-Stage Amplifier Offering Very High Gain and High Bandwidth
Hershberg et al. The effect of correlated level shifting on noise performance in switched capacitor circuits
Martincorena-Arraiza et al. Low-Power Capacitively Coupled AC Amplifiers With Tunable Ultra Low-Frequency Operation
Kinget et al. Implications of transistor mismatch on analog circuit design and system performance
Henrici et al. A Switchable Folded-Cascode OTA without Transmission Gates in the Signal Path
Yadav et al. Investigation of the High Frequency Operation of Gm-C Integrators for Continuous Time Filters

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211104

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211104

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221222

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20230112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20230112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230414

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230419

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230801

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230828

R150 Certificate of patent or registration of utility model

Ref document number: 7340623

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150