JP2002526960A - 凹形補償回路が並列接続されたクラスａｂ増幅器を有する線形トランスコンダクタンス回路 - Google Patents

凹形補償回路が並列接続されたクラスａｂ増幅器を有する線形トランスコンダクタンス回路

Info

Publication number
JP2002526960A
JP2002526960A JP2000572996A JP2000572996A JP2002526960A JP 2002526960 A JP2002526960 A JP 2002526960A JP 2000572996 A JP2000572996 A JP 2000572996A JP 2000572996 A JP2000572996 A JP 2000572996A JP 2002526960 A JP2002526960 A JP 2002526960A
Authority
JP
Japan
Prior art keywords
transconductance
circuit
transistors
amplifier
concave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000572996A
Other languages
English (en)
Inventor
ダグラス エル． スミス
スコット シー． マククレオド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Maxim Integrated Products Inc
Original Assignee
Maxim Integrated Products Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Maxim Integrated Products Inc filed Critical Maxim Integrated Products Inc
Publication of JP2002526960A publication Critical patent/JP2002526960A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3081—Duplicated single-ended push-pull arrangements, i.e. bridge circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3069—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the emitters of complementary power transistors being connected to the output
    • H03F3/3076—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the emitters of complementary power transistors being connected to the output with symmetrical driving of the end stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/372—Noise reduction and elimination in amplifier

Abstract

(57)【要約】 本発明は、少なくとも１つの凹形補償回路が並列接続されたクラスＡＢトランスコンダクタンス増幅器を有して形成される様々なトランスコンダクタンス回路について教示する。トランスコンダクタンス回路が、一つだけの凹形補償回路を有するときは、凹形補償回路は、好ましくは、オフセットなしで設計される。これにより、補償回路の凹形補償回路ゲインが、クラスＡＢ増幅器の凸形トランスコンダクタンスゲインを補償し、それによって、より良い線形トランスコンダクタンス回路を提供する。トランスコンダクタンス回路が、複合の凹形補償回路を有するときは、それらのそれぞれは、個々の凹形変換関数の組合せがより良い線形トランスコンダクタンス回路を提供するように選ばれたオフセットで設計される。

Description

【発明の詳細な説明】
【０００１】 （技術分野） 本発明は、演算増幅器のデザインに関する。さらに詳しく言えば、本発明は、
演算増幅器における低歪入力ステージとしての使用によく適した様々な線形化さ
れたクラスＡＢ差動トランスコンダクタンス回路について教示する。
【０００２】 （背景技術） 演算増幅器のデザインにおいては、高い線形性（すなわち低歪）、及び広い帯
域幅動作を可能とする低ノイズ増幅器を提供することが重要である。帯域幅制限
、ノイズ及び歪は、演算増幅器内のどのようなステージでも生じ得るが、本目的
では、焦点は入力ステージにあてられている。典型的な入力ステージは、トラン
スコンダクタ又はトランスコンダクタンス回路であり、それらは、出力ステージ
のような後方のステージによって、入力電圧信号を増幅のためのより適切な内部
電流信号に変換するように動作する。トランスコンダクタンス回路が決定する特
徴は、その電圧電流変換関数である。
【０００３】 従来技術図１は、入力ステージトランスコンダクタ１０の原型、すなわち作動
トランジスタ対を示す。トランスコンダクタ１０は、一対のトランジスタＱ１及
びＱ２を有する。それらのエミッタは、トランスコンダクタ１０に「すそ」電流
を提供するバイアス電流源ＩDCに接続される。作動電圧入力対ＶIN+及びＶIN‐
は、トランジスタＱ１及びＱ２のベースを駆動する。本質的には、結果的に生じ
た差動電流対Ｉout+及びＩout‐を共通グランド２０へと向ける。認識されるよ
うに、差動対トランスコンダクタ１０の電圧電流変換関数は、理論的には、ハイ
パーボリックタンジェント（ｔａｎｈ）関数である。
【０００４】 差動対トランスコンダクタンス回路１０は多くの装置に広く応用でき、よく適
応される一方で、多くの欠点を持っている。容量性フィードバックループの中で
使用されたときには、よくあることだが、トランスコンダクタンス回路１０はス
ルーレートを大きく制限している。（スルーレートは、増幅器の入力及び出力端
子に沿った電圧変化の最大レートを定義する。）特に、フィードバックループ補
償キャパシタＣcを充電するのに利用できる総電流は、差動対の所謂「すそ電流
」、すなわちバイアス電流IDCによって制限される。
【０００５】 本解析にとって、スルーレートがIDC／Ｃcに等しいと仮定することは正当であ
る。これゆえに、スルーレートを改善するためには、Ｃcを減らし及び／又はIDC を増やす必要がある。両者は、よく知られた様々な理由のために望ましくないも
のである。更に、差動対トランスコンダクタ１０のｔａｎｈ変換関数は、トラン
スコンダクタ１０が非線形、歪回路であることを意味する。
【０００６】 図１の差動対トランスコンダクタ１０のスルーレート制限を処理するために、
クラスＡＢトランスコンダクタンス増幅器を使うことが一般に行なわれている。
従来技術図２は、一対の差動的に接続されたダイヤモンドフォロワから形成され
た一つの型的なクラスＡＢ増幅器１００を示す。その出力エミッタは、共通負荷
抵抗ＲDGENを介して接続される。それぞれのダイヤモンドフォロワは、一対のバ
イアス電流源ＩDC、及び４つのトランジスタ（一方のフォロワはトランジスタＱ
１−Ｑ４からなり、他方のフォロワはトランジスタＱ５−Ｑ８からなる）を有す
る。
【０００７】 共通負荷抵抗ＲDGENがない（すなわちＲDGEN＝０）場合のクラスＡＢ増幅器１
００の電圧電流変換関数は、理想的にはハイパーボリックサイン（ｓｉｎｈ）関
数である。従来技術図４は、入力電圧の関数としてのクラスＡＢ増幅器１００の
そのような理想的なトランスコンダクタンス（すなわちdIout／dVout）を示す。
図４に示されるように、クラスＡＢ増幅器１００の理想的なトランスコンダクタ
ンスは、電圧がゼロの付近では非線形であるが、その他の場所では線形である。
クラスＡＢ増幅器の変換関数は、ＲDGENの異なる値により変化し得る。しかし、
非線形特性は、図４に示されたｓｉｎｈ関数に類似及び関係する。
【０００８】 実際には、クラスＡＢ増幅器１００のトランスコンダクタンスゲインは、利用
できるバイアス電流、共通負荷抵抗ＲDGEN、及び個々のトランジスタの非線形ト
ランスコンダクタンス特性によって設定される。しかしながら、ＲDGENが大きい
とき、それは個々のトランジスタの非線形効果を支配する。それゆえ、クラスＡ
Ｂ増幅器１００の歪み特性を改善している。遺憾ながら、ＲDGENが増加すると、
抵抗のサーマルノイズにより、クラスＡＢ増幅器１００におけるノイズが増加す
る。
【０００９】 図1の差動対トランスコンダクタ１０を参照して上述したように、トランスコ
ンダクタ１０の非線形性の多くは、その変換関数のｔａｎｈ特性による。差動対
トランスコンダクタを線形化する一つのよく知られた技術は、所謂「マルチｔａ
ｎｈ技術」である。認識されるように、マルチｔａｎｈ技術の要所は、入力電圧
軸に沿った多数の非線形ｔａｎｈトランスコンダクタ（すなわち差動対）の選定
にある。
【００１０】 従来技術図３は、２つの差動対Ｑ１−Ｑ２及びＱ３−Ｑ４、及び２つのバイア
ス電流源ＩDCから形成された２つのマルチｔａｎｈ対２００を示す。正及び負オ
フセットは、それぞれの差動トランジスタ対を不均衡ゲインで形成することによ
ってもたらされる。特に、トランジスタＱ１を１よりも大きいゲインＡで形成し
、トランジスタＱ２を実質的に１のゲインで形成することによって、差動対Ｑ１
−Ｑ２に正オフセットがもたらされる。同様に、トランジスタＱ４を１よりも大
きいゲインＡで形成し、トランジスタＱ３を実質的に１のゲインで形成すること
によって、差動対Ｑ３−Ｑ４に負オフセットがもたらされる。従来技術図５は、
組合せトランスコンダクタンスゲインを示す。
【００１１】 マルチｔａｎｈトランスコンダクタは、入力ステージの歪み特性を改善する。
しかしながら、マルチｔａｎｈ技術は、スルーレート及び差動対トランスコンダ
クタの他の問題を処理しない。同様に、クラスＡＢ増幅器１００は、改善スルー
レートを提供する。しかし、まだ、そのｓｉｎｈ変換関数によるゼロ近くの非線
形の影響を受ける。低ノイズで高い線形性を持ち、スルーレートによって制限さ
れない帯域幅特性を持つ様々なトランスコンダクタンス回路が必要とされる。
【００１２】 （発明の開示） 本発明は、少なくとも１つの凹形補償回路が並列接続されたクラスＡＢ増幅器
を有して形成される様々なトランスコンダクタンス回路について教示する。トラ
ンスコンダクタンス回路が、一つだけの凹形補償回路を有するときは、凹形補償
回路は、好ましくは、オフセットなしで設計される。これにより、補償回路の凹
形補償回路ゲインが、クラスＡＢ増幅器の凸形トランスコンダクタンスゲインを
補償し、それによって、より良い線形トランスコンダクタンス回路を提供する。
トランスコンダクタンス回路が、複合の凹形補償回路を有するときは、それぞれ
の凹形補償回路は、好ましくは、個々の凹形変換関数の組合せがより良い線形ト
ランスコンダクタンス回路を提供するように選ばれたオフセットで設計される。
【００１３】 例えば、本発明の一つのトランスコンダクタンス回路は、２つの凹形補償回路
が並列接続されたクラスＡＢトランスコンダクタンス増幅器を有する。第１凹形
補償回路は正オフセットを有し、一方、第２凹形補償回路は負オフセットを有す
る。好ましい実施形態では、オフセットの等級は実質的に等しく、補償回路は同
じ型である。一つの特別の実施形態では、補償回路はｔａｎｈ対として形成され
る。これらのｔａｎｈ対のオフセットは、トランジスタのサイズ又は電流飽和に
おける不均衡、バイアス電流源における不均衡、又は信号経路での直列抵抗の配
置のような種々の方法によってもたらされ得る。
【００１４】 本発明は、また、入力ステージを含む複合ステージを有する演算増幅器につい
ても教示する。その入力ステージは、入力及び出力対にわたって並列接続された
クラスＡＢトランスコンダクタンス増幅器及び凹形補償回路を有する。上述した
ように、凹形補償回路の凹形トランスコンダクタンスゲインは、クラスＡＢ増幅
器の凸形トランスコンダクタンスゲインを補償することによって、入力ステージ
の電圧電流変換関数の線形性を改善する。入力ステージは、入力ステージの線形
性を更に改善するように選ばれたオフセットを有する付加的な凹形補償回路で形
成してよい。
【００１５】 本発明の更に別の実施形態は、後に続く電流駆動ステージを駆動するトランス
コンダクタンスステージを有する複合ステージについて教示する。そのトランス
コンダクタンスステージは、少なくとも一つの凹形トランスコンダクタンス増幅
器に並列接続されたクラスＡＢ増幅器を有する。これら２つの増幅器の入力は直
接に接続される。２つの増幅器の出力は接続されない。その代わりに、それぞれ
は、分離した後方ステージを駆動する。後方ステージは、後方で直接又は間接に
最終出力に接続され、結果的に複合ステージ回路の線形性が改善される。
【００１６】 （発明を実施するための最良の形態） 本発明は、少なくとも１つの凹形補償トランスコンダクタンス回路が並列接続
されたクラスＡＢトランスコンダクタンス増幅器を有して形成される様々なトラ
ンスコンダクタンス回路について教示する。クラスＡＢトランスコンダクタンス
増幅器は、非線形で凸形の電圧電流変換関数を有する。少なくとも１つの凹形補
償トランスコンダクタンス回路をクラスＡＢ増幅器に接続することによって、結
合トランスコンダクタンス回路のためのより良い線形変換関数が達成される。あ
る実施形態では、複合並列接続された補償回路を有する。好ましくは、それぞれ
の並列接続された補償回路は、個々の変換関数が入力電圧軸に沿って配列され、
結合トランスコンダクタンス回路のより良い線形変換関数を達成するように選ば
れたオフセットで設計される。
【００１７】 図６は、本発明の第1実施形態によるトランスコンダクタンス回路３００を示
す。トランスコンダクタンス回路３００は、差動入力端子３３０及び差動出力端
子３４０にわたって並列接続されたクラスＡＢ増幅器３１０及び凹形補償回路３
２０を有する。適切な凹形補償回路３２０の範囲はかなり変動する。例えば、補
償回路３２０は、差動的に接続されたトランジスタ対又はｔａｎｈ対である。
【００１８】 クラスＡＢ増幅器１００の型は、任意の広い様々なクラスＡＢ増幅器のデザイ
ンの中から選択してよい。いくつかの特定のクラスＡＢ増幅器の詳細が、図８及
び図１３A−１３Dを参照して以下に記述される。電気分野における当業者は、ク
ラスＡＢ増幅器のデザイン及び実施について熟知しているだろう。
【００１９】 図７Ａ−７Ｃは、凹形補償回路３２０が、どのようにしてトランスコンダクタ
ンス回路３００の線形性を改善するかを絵で示す。図７Ａは、クラスＡＢ増幅器
３１０の凸形トランスコンダクタンスゲインの描写を示す。図７Ｂは、補償回路
３２０の凹形トランスコンダクタンスゲインの描写を示す。クラスＡＢ増幅器３
１０を凹形補償回路３２０に並列接続することによって、結果として生じるトラ
ンスコンダクタンス回路３００のゲインは、本質的に、２つの回路の分離ゲイン
の算術和となる。認識されるように、図７Ａ−７Ｃのゲイン描写は、単に、可能
な非線形ゲイン関数の描写である。使用においては、実現するゲインは、そのと
きに使われる特定のクラスＡＢ増幅器の関数となる。
【００２０】 図８は、図６と同様に、凹形補償回路に並列接続されたＡＢトランスコンダク
タンス増幅器を有する本発明のトランスコンダクタンス回路４００を示す。図８
は、しかしながら、限定型のクラスＡＢ増幅器及び補償回路と共に実施される。
特に、図８のクラスＡＢ増幅器は、差動的に接続された一対のダイヤモンドフォ
ロワから形成され、ダイヤモンドフォロワの出力エミッタは共通抵抗ＲDGEN1を
介して接続される。あるいは、その回路から共通抵抗ＲDGEN2を取り除くことも
できる。それぞれのダイヤモンドフォロワは、一対のバイアス電流源IDCと４つ
のトランジスタとを有する（一方のフォロワはトランジスタQ１−Ｑ４からなり
、他方のフォロワはトランジスタQ５−Ｑ８からなる）。認識されるように、バ
イポーラトランジスタで実現し共通抵抗をなくせば図８のクラスＡＢ増幅器のゲ
インは、理想的にはハイパーボリックサイン（ｓｉｎｈ）関数である。
【００２１】 図８の凹形補償回路は、簡単に言えば、２つの作動トランジスタ対である。第
１作動トランジスタ対は、一対のトランジスタＱ９及びＱ１１から形成される。
それらのエミッタは、必要なすそ電流を提供するバイアス電流源ＩDCに接続され
る。同様に、第２作動トランジスタ対は、一対のトランジスタＱ１０及びＱ１２
から形成される。それらのエミッタは、必要なすそ電流を提供するバイアス電流
源ＩDCに接続される。これらの２対のトランスコンダクタンスゲインは、ｔａｎ
ｈ関数に関係しており、従って、これら２対は、図８のクラスＡＢ増幅器を線形
化するための凹形補償回路としてよく働く。
【００２２】 図９は、凹形補償回路の中にエミッタ抵抗を含めることによって、トランスコ
ンダクタンス回路の線形性を改善するための付加自由度を提供するトランスコン
ダクタンス回路４２５を示す。図９のトランスコンダクタンス回路４２５と、図
８のトランスコンダクタンス回路４００との違いは、トランスコンダクタンス回
路４２５におけるエミッタ抵抗Ｒ1＝Ｒ4の存在である。好ましい実施形態では、
Ｒ1＝Ｒ4、及びＲ2＝Ｒ3である。これらの抵抗は、最良の可能な線形性を得るた
めの最終的なトランスコンダクタンスを形づくるために使用できる、所謂“エミ
ッタ変性”を提供する。
【００２３】 凹形補償回路の線形効果を改善するための他の方法として、クラスＡＢ増幅器
に複数の凹形補償回路を並列接続することを含む。特に、複数の凹形補償回路は
、全部の効果がトランスコンダクタンス回路をより良く線形化するように、入力
電圧軸に沿ってオフセットされ得る。
【００２４】 図１０は、クラスＡＢ増幅器３１０、及び一対の並列接続凹形補償回路４６０
及び４７０を有する一般的なトランスコンダクタンス回路４５０を示す。凹形補
償回路４６０及び４７０は、それぞれ正及び負オフセットで形成される。好まし
い実施形態では、補償回路４６０及び４７０は、同様な電気的動作を行ない、同
一等級のオフセットを有する。図１１Ａに示されるように、クラスＡＢ増幅器３
１０は、ある種の凸型のトランスコンダクタンスゲインを有する。図１１Ｂは、
凹形補償回路４６０及び４７０のオフセットトランスコンダクタンスゲインの対
を示す。図１１Ｃは、トランスコンダクタンス回路４５０の線形化されたトラン
スコンダクタンスゲインを示す。認識されるように、図１１Ａ−１１Ｃのプロッ
トは、単なる例示の描写であり、これらの回路の実現されるゲインは、実施され
る特有のデザインに依存する。
【００２５】 図１２は、本発明の更に別の実施形態によるトランスコンダクタンス回路５０
０を示す。図１０と同様に、トランスコンダクタンス回路５００は、クラスＡＢ
トランスコンダクタンス増幅器と、一対の並列接続された電圧オスセット凹形補
償回路とを有する。図８と同様に、図１２のクラスＡＢ増幅器は、差動的に接続
された一対のダイヤモンドフォロワから形成される。それらの出力エミッタは、
共通抵抗ＲDGEN1を介して接続してもよい。あるいは、その回路から共通抵抗ＲD GEN1 を取り除くこともできる。それぞれのダイヤモンドフォロワは、一対のバイ
アス電流源IDCと４つのトランジスタとを有する（一方のフォロワはトランジス
タQ１−Ｑ４からなり、他方のフォロワはトランジスタQ５−Ｑ８からなる）。認
識されるように、共通抵抗がなければ、バイポーラトランジスタで実現される図
１２のクラスＡＢ増幅器のゲインは、理想的にはハイパーボリックサイン（ｓｉ
ｎｈ）関数である。
【００２６】 図１２の凸形補償回路は、２つのｔａｎｈ対から形成される。第１ｔａｎｈ対
は、２つの差動対Q９−Q１２及びQ１０−Q１１、及び２つのバイアス電流源IDC
を有する。第２ｔａｎｈ対は、２つの差動対Q１６−Q１３及びQ１５−Q１４、及
び２つのバイアス電流源IDCを有する。図１２の実施形態においては、正及び負
オフセットは、それぞれの差動トランジスタ対を不均衡サイズで形成することに
よってもたらされる。すなわち、トランジスタＱ１０、Ｑ１２、Ｑ１３及びＱ１
５は、全て実質的に１の相対サイズを有し、一方、トランジスタＱ９、Ｑ１１、
Ｑ１４及びＱ１６は、全て実質的にＫの相対サイズを有する。もちろん、他の種
々の方法によって、オフセットがｔａｎｈ対にもたらされることが認識されるだ
ろう。例えば、トランスコンダクタンスゲインにおいてオフセットを作るために
、バイアス電流源IDCは適切に不均衡とされ得る。あるいは、トランジスタの飽
和電流は、望ましいオフセットを作るように選択され得る。
【００２７】 図８、９及び１１は、クラスＡＢ増幅器の一つの特別の型が使用されたトラン
スコンダクタンス回路を示す。背景として、４つの異なるクラスＡＢ増幅器１０
０（それぞれ５５０、５６０、５７０及び５８０）が、図１３Ａ−１３Ｄに示さ
れる。これらは、本発明に適合する数多いクラスＡＢ形態のほんのいくつかであ
る。
【００２８】 図１３ＡのクラスＡＢ増幅器５５０は、トランジスタ四角形（Ｑ１−Ｑ４）及
びバイアス電流源Ｉｑから形成される。入力電圧ＶIN+は、トランジスタＱ３及
びＱ４のベースに接続される。入力電圧ＶIN-は、同様に、トランジスタＱ２及
びＱ４のエミッタに接続される。トランジスタＱ１及びＱ３のエミッタは、共に
接続される。バイアス電流Ｉｑは、トランジスタＱ１のコレクタと、トランジス
タＱ１及びＱ２のベースとを駆動する。同様に、図１３ＢのクラスＡＢ増幅器５
６０は、トランジスタ四角形（Ｑ１−Ｑ４）及びバイアス電流源Ｉｑから形成さ
れる。入力電圧ＶIN+は、トランジスタＱ１及びＱ２のベースに接続される。入
力電圧ＶIN-は、同様に、トランジスタＱ２及びＱ４のエミッタに接続される。
トランジスタＱ１及びＱ３のエミッタは、共に接続される。バイアス電流Ｉｑは
、トランジスタＱ３のコレクタと、トランジスタＱ３及びＱ４のベースとを駆動
する。
【００２９】 図１３ＣのクラスＡＢ増幅器５７０は、２つのバイアス電流源Ｉｑに並列接続
されたトランジスタ四角形（Ｑ１−Ｑ４）から形成される。入力電圧ＶIN+は、
トランジスタＱ１及びＱ３のエミッタに接続される。一方、入力電圧ＶIN-は、
トランジスタＱ２及びＱ４のエミッタに接続される。第１バイアス電流源Ｉｑは
、トランジスタＱ１のコレクタと、トランジスタＱ１及びＱ２のベースとに電流
を提供する。第２バイアス電流源Ｉｑは、トランジスタＱ３のコレクタと、トラ
ンジスタＱ３及びＱ４のベースとに電流を提供する。
【００３０】 図１３ＤのクラスＡＢ増幅器５８０は、６つのトランジスタ（Ｑ１−Ｑ６）、
２つの電流源Ｉｑ、及びバイアス回路から形成される。入力電圧ＶIN+は、トラ
ンジスタＱ１及びＱ３のエミッタに接続される。一方、入力電圧ＶIN-は、トラ
ンジスタＱ２及びＱ４のエミッタに接続される。第1バイアス電流源Ｉｑは、ト
ランジスタＱ１のコレクタと、トランジスタＱ５のベースとに電流を提供する。
第２バイアス電流源Ｉｑは、トランジスタＱ３のコレクタと、トランジスタＱ６
のベースとに電流を提供する。バイアス回路は、トランジスタＱ５及びＱ６と接
続して働き、トランジスタＱ1−Ｑ４のベースにバイアス電流を提供する。
【００３１】 図１４は、本発明の更に別の実施形態による演算増幅器６００を示す。図１４
は、２つのステージ、すなわち、入力ステージ６１０及び第２ステージ６１２を
有する演算増幅器６００を示す。しかしながら、演算増幅器６００は、特定な適
用に従って、多数のステージを有してもよい。重大なことは、しかしながら、入
力ステージ６１０が、図６のトランスコンダクタンス回路４００又は図１０のト
ランスコンダクタンス回路４５０のような線形化されたトランスコンダクタンス
を有し、これにより、上述した改善された線形性を示すことである。第２ステー
ジ６１２は、ゲインステージ又は出力ステージであり、入力ステージ６１０によ
って提供された出力電流を増幅するように動作し、入力ステージ６１２で提供さ
れた入力電圧の増幅版である出力電圧を生成する。
【００３２】 図１５は、クラスＡＢ増幅器３１０と、入力及び出力端子にわたって並列接続
された複数Ｎ個の凹形補償回路とを有するトランスコンダクタンス回路６５０を
示す。それぞれの凹形補償回路１からＮは、次のオフセットで設計される。すな
わち、個々の非線形変換関数が入力電圧軸に沿って配列され、結合トランスコン
ダクタンス回路のより良い線形変換関数を達成するように選ばれたオフセットで
設計される。これらの凹形補償回路は、同じ変換関数を持つものとしてよく（オ
フセットを除く）、又は望ましい結果に従って選択してよい。
【００３３】 前節で記述した実施形態においては、クラスＡＢ増幅器の出力を、並列凹形補
償回路に直接に接続した。これにより、本質的にそれらの出力が合計され、従っ
て、トランスコンダクタステージの出力で直接に線形性が改善される。しかしな
がら、トランスコンダクタンスステージの回路の出力が、分離ステージに接続さ
れることが考えられる。トランスコンダクタンスステージの線形性が、直接に良
い線形性を示さなくても、回路全体の最終出力を提供するために後方で結合され
る個々のステージを駆動することによって、回路全体の線形性が改善される。
【００３４】 図１６を参照して、合計回路７００は、そのような複合ステージ回路の一例を
提供する。図１６において、合計回路７００は、凹形補償回路３２０に並列接続
されたクラスＡＢトランスコンダクタンス増幅器３１０を有するトランスコンダ
クタンス回路７１０を有し、合計回路の駆動分離後方ステージを駆動する。この
例において、トランスコンダクタンス回路７１０は、一対の算術回路７２０及び
７３０を駆動する。それらは、次に、最終合計回路７４０を駆動する。もちろん
、図１３の合計回路７００は、単に、クラスＡＢトランスコンダクタンス増幅器
の出力の減結合を例示したものにすぎない。更に、トランスコンダクタンス回路
７１０が、それぞれ適切に選ばれたオフセットを持つ複数の凹形補償回路を含み
得ることが認識されるだろう。
【００３５】 本発明の他の見解によると、トランスコンダクタンス回路は、１つのクラスＡ
Ｂ増幅器及び凹形補償回路以外のデバイスを有してもよい。トランスコンダクタ
ンス回路の望ましい電気特性を達成するために、他の回路を並列及び／又は直列
接続してもよい。
【００３６】 ここには、本発明のいくつかの実施形態のみを詳細に記述してきたが、本発明
の趣旨又は範囲を逸脱することなく、本発明は多くの他の特定の形態で実施され
てもよいことを理解されたい。
【００３７】 例えば、図においてトランジスタを表すために用いた記号は、バイポーラタイ
プのトランジスタ技術を表すために一般に公知のものである。しかしながら、Ｍ
ＯＳＦＥＴなどの電界効果トランジスタ（ＦＥＴ）が本発明に当てはまることを
理解されたい。
【００３８】 本発明は、ここに記述した特定のクラスAB増幅器に限定されない。その代わり
に、初期に述べたように、任意型のクラスＡＢ増幅器の任意の組合せが考えられ
る。同様に、凹形補償回路は、クラスＡＢ増幅器の凸形特性を補償するのに適す
る、望ましい凹形トランスコンダクタンスゲインを示す種々のよく知られた回路
によって、実現され得る。
【００３９】 したがって、本発明の例及び実施形態は、例示的なものであって制限的なもの
ではないことを理解されたく、更に、本発明は、本願明細書に記載した詳細に限
定されるものではなく、特許請求の範囲内で修正されてもよい。
【図面の簡単な説明】
【図１】 従来技術図１は、単に一対のトランジスタが差動的に接続された従
来の差動トランスコンダクタの概要図である。
【図２】 従来技術図２は、クラスＡＢ入力ステージトランスコンダクタの概
要図である。
【図３】 図３は、マルチｔａｎｈ対入力ステージトランスコンダクタの概要
図である。
【図４】 図４は、クラスＡＢ入力ステージトランスコンダクタのトランスコ
ンダクタンスゲインを入力電圧の関数として示すグラフである。
【図５】 図５は、マルチｔａｎｈ対入力ステージトランスコンダクタのトラ
ンスコンダクタンスゲインを入力電圧の関数として示す第２グラフである。
【図６】 図６は、本発明の一実施形態によるトランスコンダクタンス回路の
概要図である。
【図７Ａ】 図７Ａは、クラスＡＢ増幅器の凸形トランスコンダクタンスゲイ
ンを示すグラフである。
【図７Ｂ】 図７Ｂは、凹形補償回路のトランスコンダクタンスゲインを示す
グラフである。
【図７Ｃ】 図７Ｃは、図６に示される凹形補償回路を含むクラスＡＢトラン
スコンダクタンス回路のトランスコンダクタンスゲインを示すグラフである。
【図８】 図８は、図６のトランスコンダクタンス回路の特別の一実施形態を
示す図である。
【図９】 図９は、図６のトランスコンダクタンス回路の特別の別の実施形態
を示す図である。
【図１０】 図１０は、本発明の更に別の実施形態による２オフセット凹形補
償回路を有するトランスコンダクタンス回路を示す図である。
【図１１Ａ】 図１１Ａは、クラスＡＢ増幅器の凸形トランスコンダクタンス
ゲインを示すグラフである。
【図１１Ｂ】 図１１Ｂは、図１０の２オフセット凹形補償回路のトランスコ
ンダクタンスゲインを示すグラフである。
【図１１Ｃ】 図１１Ｃは、図１０で示される２オフセット凹形補償回路を含
むクラスＡＢトランスコンダクタンス回路のトランスコンダクタンスゲインを示
すグラフである。
【図１２】 図１２は、図１０のトランスコンダクタンス回路の特別な一実施
形態を示す図である。
【図１３Ａ】 図１３Ａは、本発明の使用に適するクラスＡＢ増幅器の一例を
示す図である。
【図１３Ｂ】 図１３Ｂは、本発明の使用に適するクラスＡＢ増幅器の一例を
示す図である。
【図１３Ｃ】 図１３Ｃは、本発明の使用に適するクラスＡＢ増幅器の一例を
示す図である。
【図１３Ｄ】 図１３Ｄは、本発明の使用に適するクラスＡＢ増幅器の一例を
示す図である。
【図１４】 図１４は、本発明の更に別の実施形態による演算増幅器を示す図
である。
【図１５】 図１５は、本発明の更に別の実施形態による複数凹形補償ステー
ジを有するトランスコンダクタンス回路を示す図である。
【図１６】 図１６は、本発明の分離実施形態による複合ステージを示す図で
ある。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 スミス ダグラス エル． アメリカ合衆国 アリゾナ州 85745 ツ クソン ウエスト アベニダ アザール 2738 (72)発明者 マククレオド スコット シー． アメリカ合衆国 アリゾナ州 85737 オ ロ バレー ウエスト カレ アルタ ロ マ 660 Ｆターム(参考） 5J069 AA01 AA18 AA21 AA47 AA63 CA13 CA21 FA10 HA08 HA25 KA00 KA05 KA06 KA09 KA12 MA19 MA23 TA01 TA02 5J090 AA01 AA18 AA21 AA47 AA63 CA13 CA21 FA10 GN01 HA08 HA25 KA00 KA05 KA06 KA09 KA12 MA19 MA23 TA01 TA02 5J091 AA01 AA18 AA21 AA47 AA63 CA13 CA21 FA10 HA08 HA25 KA00 KA05 KA06 KA09 KA12 MA19 MA23 TA01 TA02 UW09

Claims (64)

    【特許請求の範囲】
  1. 【請求項１】 電圧電流変換関数によって特徴づけられるトランスコンダク
    タンス回路であって、該トランスコンダクタンス回路は、差動入力及び出力端子
    対にわたって並列接続されたクラスＡＢトランスコンダクタンス増幅器及び凹形
    補償回路を有し、前記凹形補償回路の凹形トランスコンダクタンスゲインは、ゼ
    ロ電圧レベル付近でのクラスＡＢ増幅器の凸形トランスコンダクタンスゲインを
    補償することによって、前記トランスコンダクタンス回路の電圧電流変換関数の
    線形性を改善する、ことを特徴とするトランスコンダクタンス回路。
  2. 【請求項２】 前記凹形補償回路は、２つの差動トランジスタ対を有してな
    る、請求項１に記載のトランスコンダクタンス回路。
  3. 【請求項３】 電圧電流変換関数によって特徴づけられるトランスコンダク
    タンス回路であって、該トランスコンダクタンス回路は、クラスＡＢトランスコ
    ンダクタンス増幅器及び凹形補償回路を有し、 前記クラスＡＢトランスコンダクタンス増幅器は、差動的に接続された一対の
    ダイヤモンドフォロワを有し、それぞれのダイヤモンドフォロワは、４つのトラ
    ンスコンダクタンス回路と２つのバイアス電流源とを有し、前記第１クラスＡＢ
    増幅器のトランスコンダクタンスは、トランジスタゲイン及び利用できるバイア
    ス電流の関数であり、 前記凹形補償回路は、２つの差動トランジスタ対を有し、前記凹形補償回路及
    び前記クラスＡＢトランスコンダクタンス増幅器は、差動入力及び出力対にわた
    って並列接続され、前記凹形補償回路の凹形トランスコンダクタンスゲインは、
    クラスＡＢ増幅器の凸形トランスコンダクタンスゲインを補償することによって
    、前記トランスコンダクタンス回路の電圧電流変換関数の線形性を改善する、こ
    とを特徴とするトランスコンダクタンス回路。
  4. 【請求項４】 第１クラスＡＢ増幅器は、前記差動的に接続された一対のダ
    イヤモンドフォロワの出力に接続する共通負荷抵抗ＲDGENを更に有してなる、請
    求項３に記載のトランスコンダクタンス回路。
  5. 【請求項５】 前記トランジスタは、バイポーラトランジスタである、請求
    項３に記載のトランスコンダクタンス回路。
  6. 【請求項６】 前記トランジスタは、電界効果トランジスタである、請求項
    ３に記載のトランスコンダクタンス回路。
  7. 【請求項７】 クラスＡＢ増幅器は、４つのトランジスタＱ１−Ｑ４及び電
    流源Ｉｑ有し、前記電流源Ｉｑは、前記トランジスタＱ１のコレクタ並びに前記
    トランジスタＱ１及びＱ２のベースにバイアス電流を提供し、前記トランジスタ
    Ｑ１及びＱ３のエミッタは接続され、前記トランジスタＱ２及びＱ４のエミッタ
    は接続され、前記トランジスタＱ３及びＱ４のベースは接続されてなる、請求項
    ３に記載のトランスコンダクタンス回路。
  8. 【請求項８】 クラスＡＢ増幅器は、４つのトランジスタＱ１−Ｑ４及び電
    流源Ｉｑを有し、前記電流源Ｉｑは、前記トランジスタＱ３のコレクタ並びに前
    記トランジスタＱ３及びＱ４のベースにバイアス電流を提供し、前記トランジス
    タＱ１及びＱ３のエミッタは接続され、前記トランジスタＱ２及びＱ４のエミッ
    タは接続され、前記トランジスタＱ１及びＱ２のベースは接続されてなる、請求
    項３に記載のトランスコンダクタンス回路。
  9. 【請求項９】 クラスＡＢ増幅器は、４つのトランジスタＱ１−Ｑ４並びに
    第１及び第２電流源Ｉｑを有し、前記第１電流源は、前記トランジスタＱ１のコ
    レクタ並びに前記トランジスタＱ１及びＱ２のベースにバイアス電流を提供し、
    前記第２電流源Ｉｑは、前記トランジスタＱ３のコレクタ並びに前記トランジス
    タＱ３及びＱ４のベースにバイアス電流を提供し、前記トランジスタＱ１及びＱ
    ３のエミッタは接続され、前記トランジスタＱ２及びＱ４のエミッタは接続され
    てなる、請求項３に記載のトランスコンダクタンス回路。
  10. 【請求項１０】 クラスＡＢ増幅器は、６つのトランジスタＱ１−Ｑ６、第
    １及び第２電流源、及びバイアス回路を有し、前記第１電流源は、前記トランジ
    スタＱ５のベース及び前記トランジスタＱ１のコレクタにバイアス電流を提供し
    、前記第２電流源は、前記トランジスタＱ６のベース及び前記トランジスタＱ３
    のコレクタにバイアス電流を提供し、バイアス電流はトランジスタＱ５及びＱ６
    並びに前記バイアス回路を経由して前記トランジスタＱ１−Ｑ４のベースに提供
    され、前記トランジスタＱ１及びＱ３のエミッタは接続され、前記トランジスタ
    Ｑ２及びＱ４のエミッタは接続されてなる、請求項３に記載のトランスコンダク
    タンス回路。
  11. 【請求項１１】 前記凹形補償回路は、第１凹形補償回路であり、前記トラ
    ンスコンダクタンス回路は、クラスＡＢ増幅器及び前記第１凹形補償回路に並列
    接続された第２凹形補償回路を有し、前記第１及び第２凹形補償回路は、それぞ
    れ前記トランスコンダクタンス回路の電圧電流変換関数の線形性を改善するよう
    に選択されたオフセットを有してなる、請求項３に記載のトランスコンダクタン
    ス回路。
  12. 【請求項１２】 前記第１凹形補償回路のオフセットは正オフセットであり
    、前記第２凹形補償回路のオフセットは負オフセットである、請求項１１に記載
    の複合ステージ回路。
  13. 【請求項１３】 前記オフセットの等級は、実質的に等しい、請求項１２に
    記載のトランスコンダクタンス回路。
  14. 【請求項１４】 前記第１凹形補償回路は、４つのトランジスタを有して形
    成されるｔａｎｈ対である、請求項１１に記載のトランスコンダクタンス回路。
  15. 【請求項１５】 前記第１凹形補償回路のオフセットは、前記ｔａｎｈ対の
    トランジスタのサイズ間の不均衡に起因してなる、請求項１４に記載のトランス
    コンダクタンス回路。
  16. 【請求項１６】 前記オフセットは、前記ｔａｎｈ対のバイアス電流源間の
    不均衡に起因してなる、請求項１４に記載のトランスコンダクタンス回路。
  17. 【請求項１７】 前記オフセットは、一部は前記ｔａｎｈ対のトランジスタ
    のサイズ間の不均衡に起因し、一部は前記ｔａｎｈ対のバイアス電流源間の不均
    衡に起因してなる、請求項１４に記載のトランスコンダクタンス回路。
  18. 【請求項１８】 前記２つの凹形補償回路は、同じ型である、請求項１４に
    記載のトランスコンダクタンス回路。
  19. 【請求項１９】 第３並列接続凹形補償回路を更に有し、該第３凹形補償回
    路は、ゼロのオフセットを有する、請求項１１に記載のトランスコンダクタンス
    回路。
  20. 【請求項２０】 電圧電流変換関数によって特徴づけられるトランスコンダ
    クタンス回路であって、該トランスコンダクタンス回路は、 入力対と、 出力対と、 前記入力及び出力対にわたって接続されたクラスＡＢトランスコンダクタンス
    増幅器と、 前記クラスＡＢトランスコンダクタンス増幅器に並列接続され正オフセットを
    有する第１凹形補償回路と、 前記クラスＡＢトランスコンダクタンス増幅器に並列接続され負オフセットを
    有する第２凹形補償回路と、 を有することを特徴とするトランスコンダクタンス回路。
  21. 【請求項２１】 前記オフセットの等級は、実質的に等しい、請求項２０に
    記載のトランスコンダクタンス回路。
  22. 【請求項２２】 前記第１凹形補償回路は、４つのトランジスタを有して形
    成されるｔａｎｈ対と、一対のバイアス電流源とを有してなるｔａｎｈ対である
    、請求項２０に記載のトランスコンダクタンス回路。
  23. 【請求項２３】 前記第１凹形補償回路のオフセットは、前記ｔａｎｈ対の
    トランジスタのサイズ間の不均衡に起因してなる、請求項２２に記載のトランス
    コンダクタンス回路。
  24. 【請求項２４】 前記オフセットは、前記ｔａｎｈ対のバイアス電流源間の
    不均衡に起因してなる、請求項２２に記載のトランスコンダクタンス回路。
  25. 【請求項２５】 前記オフセットは、一部は前記ｔａｎｈ対のトランジスタ
    のサイズ間の不均衡に起因し、一部は前記ｔａｎｈ対のバイアス電流源間の不均
    衡に起因してなる、請求項２２に記載のトランスコンダクタンス回路。
  26. 【請求項２６】 前記２つの凹形補償回路は、同じ型である、請求項２０に
    記載のトランスコンダクタンス回路。
  27. 【請求項２７】 第３並列接続凹形補償回路を更に有し、該第３凹形補償回
    路は、ゼロのオフセットを有する、請求項２０に記載のトランスコンダクタンス
    回路。
  28. 【請求項２８】 クラスＡＢ増幅器は、差動的に接続された一対のダイヤモ
    ンドフォロワを有し、それぞれのダイヤモンドフォロワは、４つのトランスコン
    ダクタンス回路と２つのバイアス電流源とを有してなる、請求項２０に記載のト
    ランスコンダクタンス回路。
  29. 【請求項２９】 クラスＡＢ増幅器は、前記差動的に接続されたダイヤモン
    ドフォロワの出力に接続する共通負荷抵抗ＲDGENを更に有してなる、請求項２８
    に記載のトランスコンダクタンス回路。
  30. 【請求項３０】 クラスＡＢ増幅器は、４つのトランジスタＱ１−Ｑ４及び
    電流源Ｉｑを有し、前記電流源Ｉｑは、前記トランジスタＱ１のコレクタ並びに
    前記トランジスタＱ１及びＱ２のベースにバイアス電流を提供し、前記トランジ
    スタＱ１及びＱ３のエミッタは接続され、前記トランジスタＱ２及びＱ４のエミ
    ッタは接続され、前記トランジスタＱ３及びＱ４のベースは接続されてなる、請
    求項２０に記載のトランスコンダクタンス回路。
  31. 【請求項３１】 クラスＡＢ増幅器は、４つのトランジスタＱ１−Ｑ４及び
    電流源Ｉｑを有し、前記電流源Ｉｑは、前記トランジスタＱ３のコレクタ並びに
    前記トランジスタＱ３及びＱ４のベースにバイアス電流を提供し、前記トランジ
    スタＱ１及びＱ３のエミッタは接続され、前記トランジスタＱ２及びＱ４のエミ
    ッタは接続され、前記トランジスタＱ１及びＱ２のベースは接続されてなる、請
    求項２０に記載のトランスコンダクタンス回路。
  32. 【請求項３２】 クラスＡＢ増幅器は、４つのトランジスタＱ１−Ｑ４並び
    に第１及び第２電流源Ｉｑを有し、前記第１電流源は前記トランジスタＱ１のコ
    レクタ並びに前記トランジスタＱ１及びＱ２のベースにバイアス電流を提供し、
    前記第２電流源Ｉｑは、前記トランジスタＱ３のコレクタ並びに前記トランジス
    タＱ３及びＱ４のベースにバイアス電流を提供し、前記トランジスタＱ１及びＱ
    ３のエミッタは接続され、前記トランジスタＱ２及びＱ４のエミッタは接続され
    てなる、請求項２０に記載のトランスコンダクタンス回路。
  33. 【請求項３３】 クラスＡＢ増幅器は、６つのトランジスタＱ１−Ｑ６、第
    １及び第２電流源、及びバイアス回路を有し、前記第１電流源は、前記トランジ
    スタＱ５のベース及び前記トランジスタＱ１のコレクタにバイアス電流を提供し
    、前記第２電流源は、前記トランジスタＱ６のベース及び前記トランジスタＱ３
    のコレクタにバイアス電流を提供し、バイアス電流は、トランジスタＱ５及びＱ
    ６並びに前記バイアス回路を経由して前記トランジスタＱ１−Ｑ４のベースに提
    供され、前記トランジスタＱ１及びＱ３のエミッタは接続され、前記トランジス
    タＱ２及びＱ４のエミッタは接続されてなる、請求項２０に記載のトランスコン
    ダクタンス回路。
  34. 【請求項３４】 演算増幅器であって、 電圧電流変換関数によって特徴づけられる入力ステージ、及び該入力ステージ
    に直列接続された第２ステージを有し、前記入力ステージは、差動入力及び出力
    対にわたって並列接続されたクラスＡＢトランスコンダクタンス増幅器及び凹形
    補償回路を有し、前記凹形補償回路の凹形トランスコンダクタンスゲインは、ク
    ラスＡＢ増幅器の凸形トランスコンダクタンスゲインを補償することによって、
    前記入力ステージの電圧電流変換関数の線形性を改善する、ことを特徴とする演
    算増幅器。
  35. 【請求項３５】 前記凹形補償回路は、２つの差動トランジスタ対を有して
    なる、請求項３４に記載の演算増幅器。
  36. 【請求項３６】 演算増幅器であって、 電圧電流変換関数によって特徴づけられる入力ステージ、及び該入力ステージ
    に直列接続された第２ステージを有し、 該入力ステージは、第１クラスＡＢ増幅器を有し、第１クラスＡＢ増幅器は、
    差動的に接続された一対のダイヤモンドフォロワを有し、それぞれのダイヤモン
    ドフォロワは、４つのトランスコンダクタンス回路と２つのバイアス電流源とを
    有し、第１クラスＡＢ増幅器のトランスコンダクタンスは、トランジスタゲイン
    及び利用できるバイアス電流の関数であり、 前記凹形補償回路は、２つの差動トランジスタ対を有し、クラスＡＢ増幅器及
    び凹形補償回路は差動入力及び出力端子対にわたって並列接続され、前記凹形補
    償回路の凹形トランスコンダクタンスゲインは、クラスＡＢ増幅器の凸形トラン
    スコンダクタンスゲインを補償することによって、前記入力ステージの電圧電流
    変換関数の線形性を改善する、ことを特徴とする演算増幅器。
  37. 【請求項３７】 クラスＡＢ増幅器は、前記差動的に接続された一対のダイ
    ヤモンドフォロワの出力に接続する共通負荷抵抗ＲDGENを更に有してなる、請求
    項３６に記載の演算増幅器。
  38. 【請求項３８】 前記トランジスタはバイポーラトランジスタである、請求
    項３６に記載の演算増幅器。
  39. 【請求項３９】 前記トランジスタは電界効果トランジスタである、請求項
    ３６に記載の演算増幅器。
  40. 【請求項４０】 クラスＡＢ増幅器は、４つのトランジスタＱＢ１−ＱＢ４
    及び電流源Ｉｑを有し、前記電流源Ｉｑは、前記トランジスタＱＢ１のコレクタ
    並びに前記トランジスタＱＢ１及びＱＢ２のベースにバイアス電流を提供し、前
    記トランジスタＱＢ１及びＱＢ３のエミッタは接続され、前記トランジスタＱＢ
    ２及びＱＢ４のエミッタは接続され、前記トランジスタＱＢ３及びＱＢ４のベー
    スは接続されてなる、請求項３６に記載の演算増幅器。
  41. 【請求項４１】 クラスＡＢ増幅器は、４つのトランジスタＱＢ１−ＱＢ４
    及び電流源Ｉｑを有し、前記電流源Ｉｑは、前記トランジスタＱＢ３のコレクタ
    並びに前記トランジスタＱＢ３及びＱＢ４のベースにバイアス電流を提供し、前
    記トランジスタＱＢ１及びＱＢ３のエミッタは接続され、前記トランジスタＱＢ
    ２及びＱＢ４のエミッタは接続され、前記トランジスタＱＢ１及びＱＢ２のベー
    スは接続されてなる、請求項３６に記載の演算増幅器。
  42. 【請求項４２】 クラスＡＢ増幅器は、４つのトランジスタＱＢ１−ＱＢ４
    並びに第１及び第２電流源Ｉｑを有し、前記第１電流源は、前記トランジスタＱ
    Ｂ１のコレクタ並びに前記トランジスタＱＢ１及びＱＢ２のベースにバイアス電
    流を提供し、前記第２電流源Ｉｑは、前記トランジスタＱＢ３のコレクタ並びに
    前記トランジスタＱＢ３及びＱＢ４のベースにバイアス電流を提供し、前記トラ
    ンジスタＱＢ１及びＱＢ３のエミッタは接続され、前記トランジスタＱＢ２及び
    ＱＢ４のエミッタは接続されてなる、請求項３６に記載の演算増幅器。
  43. 【請求項４３】 クラスＡＢ増幅器は、６つのトランジスタＱ１−Ｑ６、第
    １及び第２電流源、及びバイアス回路を有し、前記第１電流源は前記トランジス
    タＱ５のベース及び前記トランジスタＱ１のコレクタにバイアス電流を提供し、
    前記第２電流源は、前記トランジスタＱ６のベース及び前記トランジスタＱ３の
    コレクタにバイアス電流を提供し、バイアス電流はトランジスタＱ５及びＱ６並
    びに前記バイアス回路を経由して前記トランジスタＱ１−Ｑ４のベースに提供さ
    れ、前記トランジスタＱ１及びＱ３のエミッタは接続され、前記トランジスタＱ
    ２及びＱ４のエミッタは接続されてなる、請求項３に記載の演算増幅器。
  44. 【請求項４４】 前記凹形補償回路は第１凹形補償回路であり、 前記トランスコンダクタンス回路は、クラスＡＢ増幅器及び前記第１凹形補償
    回路に並列接続された第２凹形補償回路を更に有し、前記第１及び第２凹形補償
    回路は、それぞれ前記トランスコンダクタンス回路の電圧電流変換関数の線形性
    を改善するように選択されたオフセットを有してなる、請求項３に記載の演算増
    幅器。
  45. 【請求項４５】 前記第１凹形補償回路のオフセットは正オフセットであり
    、前記第２凹形補償回路のオフセットは負オフセットである、請求項４４に記載
    の演算増幅器。
  46. 【請求項４６】 前記オフセットの等級は、実質的に等しい、請求項４５に
    記載の演算増幅器。
  47. 【請求項４７】 前記第１凹形補償回路は、４つのトランジスタを有して形
    成されるｔａｎｈ対である、請求項４４に記載の演算増幅器。
  48. 【請求項４８】前記第１凹形補償回路のオフセットは、前記ｔａｎｈ対のト
    ランジスタのサイズ間の不均衡に起因してなる、請求項４７に記載の演算増幅器
    。
  49. 【請求項４９】 前記第１凹形補償回路のオフセットは、前記ｔａｎｈ対の
    バイアス電流源間の不均衡に起因してなる、請求項４７に記載の演算増幅器。
  50. 【請求項５０】 前記第１凹形補償回路のオフセットは、一部は前記ｔａｎ
    ｈ対のトランジスタのサイズ間の不均衡に起因し、一部は前記ｔａｎｈ対のバイ
    アス電流源間の不均衡に起因してなる、請求項４７に記載の演算増幅器。
  51. 【請求項５１】 前記２つの凹形補償回路は、同じ型である、請求項４７に
    記載の演算増幅器。
  52. 【請求項５２】 第３並列接続凹形補償回路を更に有し、該第３凹形補償回
    路は、ゼロのオフセットを有してなる、請求項４４に記載の演算増幅器。
  53. 【請求項５３】 前記第２ステージは出力ステージである、請求項３６に記
    載の演算増幅器。
  54. 【請求項５４】 前記第２ステージはゲインステージである、請求項３６に
    記載の演算増幅器。
  55. 【請求項５５】 前記第２ステージは、前記入力ステージの後に続く複数ス
    テージの一つである、請求項３６に記載の演算増幅器。
  56. 【請求項５６】 複合ステージ回路であって、 電圧信号を電流信号に変換するのに適したトランスコンダクタンスステージと
    、前記トランスコンダクタンスステージの後に続く複数ステージとを有し、 前記トランスコンダクタンスステージは、凸形トランスコンダクタンス増幅器
    、正オフセットを有する第１凹形トランスコンダクタンス増幅器、及び負オフセ
    ットを有する第２凹形トランスコンダクタンス回路を有し、 前記凸形増幅器及び第１凹形増幅器は並列接続され、 前記２つの並列接続されたトランスコンダクタンス増幅器の入力は直接に接続
    され、一方、前記２つの並列接続されたトランスコンダクタンス増幅器の出力は
    直接に接続されず、 前記負オフセット及び正オフセットは、前記複合ステージ回路の線形性を改善
    するように選択され、 前記トランスコンダクタンスステージの後に続く複数ステージは、電流信号に
    応答する第２ステージ、及び電流信号に応答する第３ステージを有し、 前記第２ステージの入力は前記凸形トランスコンダクタンス増幅器の出力に接
    続され、前記第３ステージの入力は前記凸形トランスコンダクタンス増幅器の出
    力に接続されてなる、ことを特徴とする複合ステージ回路。
  57. 【請求項５７】 前記凹形補償増幅器は、正オフセットを有する第１凹形補
    償増幅器であり、前記トランスコンダクタンスステージは、負オフセットを有す
    る第２凹形補償回路を更に有し、前記正及び負オフセットは、前記複合ステージ
    回路の線形性を改善するように選択されてなる、請求項５６に記載の複合ステー
    ジ回路。
  58. 【請求項５８】 前記凸形トランスコンダクタンス増幅器は第１クラスＡＢ
    増幅器である、請求項５９に記載の複合ステージ回路。
  59. 【請求項５９】 複合ステージ回路であって、 電圧信号を電流信号に変換するのに適したトランスコンダクタンスステージと
    、前記トランスコンダクタンスステージの後に続く複数ステージとを有し、 前記トランスコンダクタンスステージは、並列接続された凸形増幅器及び凹形
    トランスコンダクタンス増幅器を有し、 前記２つの並列接続されたトランスコンダクタンス増幅器の入力は直接に接続
    され、一方、前記２つの並列接続されたトランスコンダクタンス増幅器の出力は
    直接に接続されず、前記凹形トランスコンダクタンス増幅器はｔａｎｈ対であり
    、 前記トランスコンダクタンスステージの後に続く複数ステージは、電流信号に
    応答する第２ステージ、及び電流信号に応答する第３ステージを有し、 前記第２ステージの入力は前記凸形トランスコンダクタンス増幅器の出力に接
    続され、前記第３ステージの入力は前記凸形トランスコンダクタンス増幅器の出
    力に接続されてなる、ことを特徴とする複合ステージ回路。
  60. 【請求項６０】 電圧電流変換関数によって特徴づけられるトランスコンダクタンス回路であっ
    て、該トランスコンダクタンス回路は、入力及び出力対にわたって並列接続され
    たクラスＡＢトランスコンダクタンス増幅器及び凹形補償回路を有し、 前記凹形補償回路は２つの差動トランジスタ対を有し、それぞれの前記凹形補
    償回路の差動対はそれらのエミッタが、一対の直列抵抗及びその抵抗を駆動する
    バイアス電流源によって接続され、前記凹形補償回路の凹形トランスコンダクタ
    ンスゲインはクラスＡＢ増幅器の凸形トランスコンダクタンスゲインを補償する
    ことによって、前記トランスコンダクタンス回路の電圧電流変換関数の線形性を
    改善する、ことを特徴とするトランスコンダクタンス回路。
  61. 【請求項６１】 クラスＡＢ増幅器は差動的に接続された一対のダイヤモン
    ドフォロワを有し、それぞれのダイヤモンドフォロワは、４つのトランジスタと
    ２つのバイアス電流源とを有し、前記第１クラスＡＢ増幅器のトランスコンダク
    タンスは、トランジスタゲイン及び利用できるバイアス電流の関数である、請求
    項６１に記載のトランスコンダクタンス回路。
  62. 【請求項６２】 クラスＡＢ増幅器は、前記差動的に接続されたダイヤモン
    ドフォロワの出力に接続する共通抵抗ＲDGENを更に有してなる、請求項６１に記
    載のトランスコンダクタンス回路。
  63. 【請求項６３】 前記トランジスタはバイポーラトランジスタである、請求
    項６１に記載のトランスコンダクタンス回路。
  64. 【請求項６４】 前記トランジスタは電界効果トランジスタである、請求項
    ６１に記載のトランスコンダクタンス回路。
JP2000572996A 1998-09-30 1999-09-21 凹形補償回路が並列接続されたクラスａｂ増幅器を有する線形トランスコンダクタンス回路 Withdrawn JP2002526960A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/163,891 1998-09-30
US09/163,891 US6188281B1 (en) 1998-09-30 1998-09-30 Linear transconductance circuits having class AB amplifiers parallel coupled with concave compensation circuits
PCT/US1999/021741 WO2000019604A1 (en) 1998-09-30 1999-09-21 Linear transconductance circuits having class ab amplifiers parallel coupled with concave compensation circuits

Publications (1)

Publication Number Publication Date
JP2002526960A true JP2002526960A (ja) 2002-08-20

Family

ID=22592038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000572996A Withdrawn JP2002526960A (ja) 1998-09-30 1999-09-21 凹形補償回路が並列接続されたクラスａｂ増幅器を有する線形トランスコンダクタンス回路

Country Status (4)

Country Link
US (1) US6188281B1 (ja)
EP (1) EP1125362A4 (ja)
JP (1) JP2002526960A (ja)
WO (1) WO2000019604A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011188117A (ja) * 2010-03-05 2011-09-22 Toshiba Corp 増幅器、及び通信装置
JP2012249206A (ja) * 2011-05-31 2012-12-13 Onkyo Corp 増幅回路
JP2019071604A (ja) * 2017-10-10 2019-05-09 国立大学法人 鹿児島大学 電圧・時間変換器及びアナログ・デジタル変換器
JP2022533543A (ja) * 2019-08-30 2022-07-25 中興通訊股▲ふん▼有限公司 補償回路及びチップ、方法、装置、記憶媒体、電子装置

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6684065B2 (en) 1999-12-20 2004-01-27 Broadcom Corporation Variable gain amplifier for low voltage applications
US7135928B2 (en) * 2003-01-30 2006-11-14 Broadcom Corporation Method for transconductance linearization for DC-coupled applications
US7839994B1 (en) 2005-03-01 2010-11-23 Marvell International Ltd. Class A-B line driver for gigabit Ethernet
US7397288B2 (en) * 2005-03-21 2008-07-08 Semiconductor Components Industries, L.L.C. Fan out buffer and method therefor
US7548733B2 (en) * 2005-03-31 2009-06-16 Broadcom Corporation Wireless transmitter having multiple power amplifier drivers (PADs) that are selectively biased to provide substantially linear magnitude and phase responses
US7268608B2 (en) * 2005-08-18 2007-09-11 Linear Technology Corporation Wideband squaring cell
US7463094B2 (en) * 2007-03-30 2008-12-09 Don Roy Sauer Linearized class AB biased differential input stage
US8692615B2 (en) 2012-03-20 2014-04-08 Analog Devices, Inc. Enhanced transconductance circuit
US8816773B2 (en) * 2012-10-04 2014-08-26 Analog Devices, Inc. Offset current trim circuit
US9647638B2 (en) 2014-07-15 2017-05-09 Qualcomm Incorporated Architecture to reject near end blockers and transmit leakage
US10958227B2 (en) * 2019-05-07 2021-03-23 Analog Devices, Inc. Amplifier nonlinear offset drift correction
CN111262537A (zh) * 2020-03-24 2020-06-09 佛山中科芯蔚科技有限公司 一种跨导放大器
CN114726321B (zh) * 2022-03-31 2023-01-31 上海韬润半导体有限公司 一种开环运放电路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2988713A (en) * 1956-03-26 1961-06-13 Kokusai Electric Co Ltd Connection system of multiple-tuned coupled circuits
JP2603968B2 (ja) 1987-10-12 1997-04-23 株式会社東芝 線形差動増幅回路
EP0352009B1 (en) 1988-07-18 1994-11-17 Sony Corporation Amplifier circuit
US5079515A (en) 1989-05-31 1992-01-07 Kabushiki Kaisha Toshiba Linearized differential amplifier
US5399988A (en) * 1994-01-14 1995-03-21 Tektronix, Inc. FT doubler amplifier
GB2303507B (en) * 1995-07-21 2000-03-08 Nec Corp Low-voltage bipolar OTA having a linearity in transconductance over a wide input voltage range
US5907262A (en) * 1996-11-18 1999-05-25 Maxim Integrated Products, Inc. Folded-cascode amplifier stage
US5903185A (en) * 1996-12-20 1999-05-11 Maxim Integrated Products, Inc. Hybrid differential pairs for flat transconductance
US5917378A (en) * 1997-06-27 1999-06-29 Industrial Technology Research Institute Rail-to-rail type of operational amplifier with a low offset voltage achieved by mixed compensation

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011188117A (ja) * 2010-03-05 2011-09-22 Toshiba Corp 増幅器、及び通信装置
JP2012249206A (ja) * 2011-05-31 2012-12-13 Onkyo Corp 増幅回路
JP2019071604A (ja) * 2017-10-10 2019-05-09 国立大学法人 鹿児島大学 電圧・時間変換器及びアナログ・デジタル変換器
JP7239968B2 (ja) 2017-10-10 2023-03-15 国立大学法人 鹿児島大学 電圧・時間変換器及びアナログ・デジタル変換器
JP2022533543A (ja) * 2019-08-30 2022-07-25 中興通訊股▲ふん▼有限公司 補償回路及びチップ、方法、装置、記憶媒体、電子装置
JP7340623B2 (ja) 2019-08-30 2023-09-07 セインチップス テクノロジー カンパニーリミテッド 補償回路及びチップ、方法、装置、記憶媒体、電子装置

Also Published As

Publication number Publication date
US6188281B1 (en) 2001-02-13
EP1125362A1 (en) 2001-08-22
WO2000019604A1 (en) 2000-04-06
EP1125362A4 (en) 2004-12-01

Similar Documents

Publication Publication Date Title
JP2002526960A (ja) 凹形補償回路が並列接続されたクラスａｂ増幅器を有する線形トランスコンダクタンス回路
JP2002524899A (ja) 線形及び複合ｓｉｎｈトランスコンダクタンス回路
JP3059960B2 (ja) ワイドダイナミックレンジ双一次乗算器
EP0058448A1 (en) Transconductance amplifier
JPH0775289B2 (ja) 相互コンダクタンス増幅回路
EP0944954A1 (en) Hybrid transconductors and methods
JPS6243244B2 (ja)
US4757273A (en) Complementary transconductance amplifiers
GB2272122A (en) Wideband constant impedance amplifiers.
JPS6313571B2 (ja)
US4267521A (en) Compound transistor circuitry
JP3833530B2 (ja) 差動増幅器
US6630866B2 (en) High beta output stage for high speed operational amplifier
US6794943B2 (en) Ultra linear high speed operational amplifier output stage
JPH0227807A (ja) 電子回路
JP3733215B2 (ja) 増幅回路
JPS6221057Y2 (ja)
JPS5822335Y2 (ja) アクテイブフイルタ−
JPH0594552A (ja) マルチプライヤ
JPS5826686B2 (ja) プツシユプル増幅器
JPS6145613A (ja) 集積回路
JPH0821820B2 (ja) 平衡変換回路
JPH0585124U (ja) 平衡不平衡変換回路
JPH0457242B2 (ja)
JPH057126A (ja) 積分回路

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040706

A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20061205