JP3733215B2

JP3733215B2 - 増幅回路

Info

Publication number: JP3733215B2
Application number: JP24025297A
Authority: JP
Inventors: 亮合田; 伸逸山下
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1997-08-22
Filing date: 1997-08-22
Publication date: 2006-01-11
Anticipated expiration: 2017-08-22
Also published as: JPH1168472A

Description

【０００１】
【発明の属する技術分野】
本発明は広帯域かつ低雑音の増幅作用を行う増幅回路に関する。
【０００２】
【従来の技術】
図６は従来の広帯域増幅回路の基本的構成を示す原理図である。図において、１０１ａは入力端子、１０２ａは電圧電流変換回路、１０６ａは出力端子である。１０３ａはベース接地のトランジスタであり、電圧電流変換回路１０２ａとの組合せはカスコード接続として知られている。
【０００３】
この増幅回路では、入力電圧は電圧電流変換回路１０２ａで電流に変換された後、ベース接地トランジスタ１０３ａで電流増幅され、負荷抵抗器１０４ａで電圧に変換される。
【０００４】
ここで、入力電圧をＶｉｎ，出力電圧をＶｏｕｔ，電圧電流変換回路１０２ａの変換ゲインをｇｍ，トランジスタ１０３ａのエミッタ電流をＩｅ，コレクタ電流をＩｃ，負荷抵抗器１０４ａの抵抗値をＲｌｏａｄとすると、数式（１）、（２）、（３）に示す関係が得られる。
【０００５】
Ｉｅ＝ｇｍ・Ｖｉｎ ………（１）
Ｉｃ＝Ｉｅ ………（２）
Ｖｏｕｔ＝Ｉｃ・Ｒｌｏａｄ ………（３）
その結果、数式（４）が成り立つ。
【０００６】
Ｖｏｕｔ／Ｖｉｎ＝ｇｍ・Ｒｌｏａｄ ………（４）
このとき、ベース接地トランジスタ１０３ａのエミッタ電圧で電圧電流変換回路１０２ａの出力が決定されるので、入力端子１０１ａから見てミラー効果による入力容量の増加はなく、インピーダンスの高い入力信号に対しても広帯域な増幅作用を行うことができる。
【０００７】
【発明が解決しようとする課題】
しかしながら、このような広帯域増幅回路においてさらに低雑音であることが要望されている。一般に、低雑音の増幅回路を実現するためには、初段増幅器のゲインを大きくすることが必要である。これは増幅回路の構成要素のうち、入力に近い構成要素だけがノイズ特性に寄与する状態を実現したいためである。初段増幅器のゲインが大きいと、後段では信号レベルが大きくなり、後段の増幅回路のノイズを相対的に小さくすることができる。
【０００８】
図６において、ゲインを大きくして増幅回路の低雑音を実現するには、電圧電流変換回路１０２ａの変換ゲインを大きくし、かつ負荷抵抗器１０４ａを大きくしなければならない。そして、負荷抵抗器１０４ａを大きくするためには電源電圧をある程度以上高く設定しなければならないが、電源電圧が高くなると消費電力が多くなるので、望ましいことではない。
【０００９】
そこで、本発明は、電源電圧を高く設定することなく低電圧で広帯域かつ低ノイズの増幅作用を行う増幅回路を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、本発明の請求項１に記載の増幅回路は、電圧電流変換回路と、電流源回路と、電流帰還演算増幅回路とを備え、前記電圧電流変換回路の電流出力端子と前記電流源回路の電流出力端子とが接続されており、前記電流帰還演算増幅回路の出力端子と反転入力端子とが帰還抵抗を介して接続されており、前記電圧電流変換回路の出力電流と前記電流源回路の出力電流との差電流が、前記電流帰還演算増幅回路の反転入力と前記帰還抵抗との接続点に入力するように構成されたことを特徴とする。
【００１１】
請求項２に記載の増幅回路では、請求項１に係る増幅回路において前記電圧電流変換回路は、エミッタ接地のトランジスタ回路であることを特徴とする。
【００１２】
請求項３に記載の増幅回路では、請求項１に係る増幅回路において前記電圧電流変換回路は、ソース接地の電解効果トランジスタ回路であることを特徴とする。
【００１３】
請求項４に記載の増幅回路は、第１および第２の電圧電流変換回路からなる差動増幅回路と、電流源回路と、電流帰還演算増幅回路とを備え、前記第２の電圧電流変換回路の電流出力端子と前記電流源回路の電流出力端子とが接続されており、前記電流帰還演算増幅回路の出力端子と反転入力端子とが帰還抵抗を介して接続されており、前記第２の電圧電流変換回路の出力電流と前記電流源回路の出力電流との差電流が、前記電流帰還演算増幅回路の反転入力と前記帰還抵抗との接続点に入力するように構成されたことを特徴とする。
【００１４】
請求項５に記載の増幅回路では、請求項４に係る増幅回路において前記第１および第２の電圧電流変換回路からなる差動増幅回路は、エミッタ結合されたトランジスタ回路であることを特徴とする。
【００１５】
請求項６に記載の増幅回路では、請求項４に記載の増幅回路において前記第１および第２の電圧電流変換回路からなる差動増幅回路は、ソース結合された電解効果トランジスタ回路であることを特徴とする。
【００１６】
請求項７に記載の増幅回路では、請求項４に係る増幅回路において前記第２の電圧電流変換回路に接続された電流源回路がカレントミラー回路の出力回路であり、該カレントミラー回路の入力回路が前記第１の電圧電流変換回路の電流出力端子に接続されていることを特徴とする。
【００１７】
請求項８に記載の増幅回路は、第１および第２の電圧電流変換回路からなる差動増幅回路と、電流帰還演算増幅回路とを備え、前記第１の電圧電流変換回路の電流出力端子に第１のトランジスタのコレクタとベースとが接続され、前記第２の電圧電流変換回路の電流出力端子に第２のトランジスタのコレクタが接続され、前記第１および第２のトランジスタのベースが互いに接続されており、前記電流帰還演算増幅回路の出力端子と反転入力端子とが帰還抵抗を介して接続されており、前記第２の電圧電流変換回路の出力電流と前記第２のトランジスタのコレクタ電流との差電流が、前記電流帰還演算増幅回路の反転入力と前記帰還抵抗との接続点に入力するように構成されたことを特徴とする。
【００１８】
請求項９に記載の増幅回路は、請求項８記載に係る増幅回路において比較回路を有し、該比較回路は前記電流帰還演算増幅回路の出力電圧と基準電圧との差を出力し、該出力が前記第１および第２のトランジスタのベース接続点に入力するように構成されたことを特徴とする。
【００１９】
【発明の実施の形態】
本発明の増幅回路の実施の形態について説明する。
【００２０】
［第１の実施の形態］
図１は第１の実施形態における増幅回路の基本的構成を示す原理図である。図において、１１１は電流源回路、１１３は電流帰還オペアンプ、１１２は帰還抵抗Ｒｆｂ、１１４は基準電源である。
【００２１】
電流帰還オペアンプ１１３は通常のオペアンプと同じく反転入力、非反転入力および出力の３つの端子を有する。非反転入力端子は高入力インピーダンスでゲイン１のアンプに接続され、そのアンプ出力は反転入力端子に接続されている。
【００２２】
したがって、通常のオペアンプと異なり、反転入力端子の入力インピーダンスが非常に低くなっている。一方、出力端子には反転入力端子からの出力電流を増幅した値が電圧として出力される。
【００２３】
ここで、入力電圧をＶｉｎ，出力電圧をＶｏｕｔ，電流帰還オペアンプ１１３の反転入力端子の電圧をＶ１，電流帰還オペアンプ１１３の非反転入力端子の電圧をＶｒｅｆとし、電圧電流変換回路１０２の出力電流をＩ１、電流源回路１１１の出力電流をＩ２、Ｉ１とＩ２の差電流をＩ３、電流帰還オペアンプ１１３の反転入力端子からの出力電流をＩｉｎｖ，帰還抵抗Ｒｆｂを通って帰還する電流をＩ４とする。
【００２４】
この増幅回路では直流バイアスがバランス良く設定されており、数式（５）、（６）、（７）の関係が成り立つとする。
【００２５】
Ｉ１＝Ｉ２ ………（５）
Ｉ３＝Ｉ４ ………（６）
Ｖｏｕｔ＝Ｖｒｅｆ ………（７）
この増幅回路の交流成分に関しては、数式（８）、（９）、（１０）の関係が成り立つ。
【００２６】
Ｉ３＝ｇｍ・Ｖｉｎ ………（８）
Ｉｉｎｖ＝Ｉ３−Ｉ４ ………（９）
Ｉ４＝（Ｖｏｕｔ−Ｖ１）／Ｒｆｂ ………（１０）
ここで、ｇｍは電圧電流変換回路１０２の変換ゲインである。
【００２７】
また、電流帰還オペアンプの特性から数式（１１）、（１２）に示す関係式が成り立つ。
【００２８】
Ｖｏｕｔ＝Ｉｉｎｖ・Ｚ ………（１１）
Ｖ１＝０ ………（１２）
ここで、Ｚは電流帰還オペアンプのオープンループゲインである。
【００２９】
図１の増幅回路のトータルの電圧ゲインは、数式（１３）に示す通りである。
【００３０】
Ｖｏｕｔ／Ｖｉｎ＝ｇｍ・１／（１／Ｚ＋１／Ｒｆｂ） ………（１３）
電流帰還オペアンプのオープンループゲインが十分に大きい場合（Ｚ＞＞Ｒｆｂ）、数式（１３）は数式（１４）に示す関係式となり、前述した数式（４）と同じ形になる。
【００３１】
Ｖｏｕｔ／Ｖｉｎ＝ｇｍ・Ｒｆｂ ………（１４）
数式（１４）に示す通り、増幅回路のゲインを決めているのは、電圧電流変換回路１０２の変換ゲインｇｍと抵抗Ｒｆｂである。したがって、低ノイズを実現するためには、抵抗Ｒｆｂの値を大きくして回路のゲインを大きくするアプローチが考えられる。
【００３２】
ここで、抵抗Ｒｆｂは直流電流が流れない回路構成になっているので、電源電圧と独立にその大きさを決めることができる。これにより、電源電圧を高くすることなく、低雑音の増幅回路を実現することが可能である。
【００３３】
また、この増幅回路では、電圧電流変換回路１０２の電流出力ポートに、電流帰還オペアンプ１１３の反転入力端子が接続されており、接続点のインピーダンスが実際に低くなっている。このことは初段の電圧電流変換回路の増幅段において、入力から見たミラー容量が小さく、周波数特性が本質的に良いことを示す。
【００３４】
このように、第１の実施形態の増幅回路は低電圧で広帯域かつ低雑音の増幅作用を行うことが可能である。
【００３５】
尚、電圧電流変換回路は、エミッタ接地のトランジスタ回路、ソース接地の電解効果トランジスタ回路で構成することが可能である。
【００３６】
［第２の実施の形態］
図２は第２の実施形態における増幅回路の基本的構成を示す原理図である。前記第１の実施形態と同一の構成要素については同一の番号を付してその説明を省略する。
【００３７】
この増幅回路では、入力段が差動増幅回路で構成されている。前記第１の実施形態では定電流源１１１が設けられていたが、第２の実施形態の増幅回路ではカレントミラー回路１１１ｍになっており、差動アンプの電流変化の和を次段の電流帰還オペアンプ１１３に送る構成になっている。
【００３８】
ここで、１１５は差動増幅回路の動作電流を規定する定電流源である。この増幅回路では前記第１の実施形態と同じく全体のゲインを抵抗Ｒｆｂで設定することができる。したがって、広帯域でかつ低い電源電圧と低ノイズを両立させることが可能である。
【００３９】
図３は第２の実施形態における増幅回路の構成を具体的に示す回路図である。
入力における２個のＮＰＮトランジスタＱ１、Ｑ２でエミッタ結合の差動アンプが構成されている。この差動アンプの電圧電流変換ゲインはＮＰＮトランジスタＱ１、Ｑ２のコレクタ電流に依存するが、コレクタ電流は電流源ＣＳ１で電源電圧に対して独立に設定可能である。
【００４０】
Ｑ３はカレントミラー回路の入力トランジスタ、Ｑ４は出力トランジスタである。ＮＰＮトランジスタＱ２の電流出力と出力トランジスタＱ４の電流出力との差電流が、次段の電流帰還オペアンプに送られる。
【００４１】
電流帰還オペアンプはトランジスタＱ５、Ｑ６、Ｑ７、Ｑ８で簡単に構成されている。電流帰還オペアンプでは、トランジスタＱ５のエミッタが反転入力であり、トランジスタＱ５のベースが非反転入力であり、トランジスタＱ８のエミッタが出力である。帰還抵抗はＲ１であり、原理的にこの抵抗には直流電流が流れないように構成することができ、抵抗値は直流バイアスの制約なく決定できる。
【００４２】
このように、第２の実施形態においても低電圧で広帯域かつ低雑音の増幅作用を行う増幅回路を実現することが可能である。
【００４３】
尚、差動増幅回路はエミッタ結合されたトランジスタ回路、ソース結合された電解効果トランジスタ回路で構成することが可能である。
【００４４】
［第３の実施の形態］
図４は第３の実施形態における増幅回路の基本的構成を示す原理図である。前記第１および第２の実施形態と同一の構成要素は同一の番号を付してその説明を省略する。
【００４５】
この増幅回路は入力段がエミッタ結合のＰＮＰトランジスタ２個による差動入力を構成している。また、前記第２の実施形態と同様にカレントミラー回路１１ｍになっており、差動アンプの電流差を次段の電流帰還オペアンプ１１３に送るようになっている。
【００４６】
この増幅回路の特徴は、電流帰還オペアンプの出力からカレントミラー回路のベースへのフィードバックループにある。このループの目的は入力の差動アンプの個体差による電流帰還オペアンプの出力オフセットを補償することである。
【００４７】
電流帰還オペアンプ１１３の出力電圧と目的とするリファレンス電圧１１６との差を比較回路１１７で検出する。そして、そのエラー電圧を電圧電流変換回路１１８で電流に変換してカレントミラー回路１１１ｍのベースに戻している。
【００４８】
図５は第３の実施形態における増幅回路の構成を具体的に示す回路図である。入力における２個のＰＮＰトランジスタＱ１、Ｑ２でエミッタ結合の差動アンプが構成されている。この差動アンプの電圧電流変換ゲインは、ＰＮＰトランジスタＱ１、Ｑ２のコレクタ電流に依存するが、コレクタ電流は電流源ＣＳ１で電源電圧と独立に設定可能である。
【００４９】
Ｑ３はカレントミラー回路の入力トランジスタ、Ｑ４は出力トランジスタである。ＰＮＰトランジスタＱ２の電流出力と出力トランジスタＱ４の電流出力との差電流が、次段の電流帰還オペアンプに送られる。
【００５０】
ここで、ＰＮＰトランジスタＱ２、出力トランジスタＱ４の差電流出力と電流帰還オペアンプの反転入力との間にベース接地のＮＰＮトランジスタＱ９を配置することにより、ＰＮＰトランジスタＱ２、出力トランジスタＱ４の差電流出力のインピーダンスをさらに小さくしている。
【００５１】
電流帰還オペアンプはトランジスタＱ５、Ｑ６、Ｑ７、Ｑ８で構成されている。トランジスタＱ５のエミッタが反転入力であり、トランジスタＱ５のベースが非反転入力であり、トランジスタＱ８のエミッタが出力である。
【００５２】
帰還抵抗はＲ１であり、原理的にこの帰還抵抗には直流電流が流れないように構成することができ、抵抗値を直流バイアスの制約なく決定できることは図３に示した第２の実施形態の場合と同様である。
【００５３】
また、トランジスタＱ１０、Ｑ１１は比較回路を構成している。トランジスタＱ１０のベースに入力されるリファレンス電圧と、トランジスタＱ１１のベースに入力される電流帰還オペアンプの出力電圧との差電圧は、トランジスタＱ１０のコレクタから電流で取り出される。
【００５４】
この差電流とコンデンサＣ１とで簡単な積分フィルタを構成しており、結果は電圧としてトランジスタＱ１２のベースに入力される。トランジスタＱ１２は、エミッタフォロワであり、抵抗Ｒ３を介して電流に変換され、カレントミラー回路Ｑ３、Ｑ４のベースにフィードバックされる。このフィードバックループにより、電流帰還オペアンプの直流電位を、差動アンプの特性に依らず、安定して得ることが可能となる。
【００５５】
このように、第３の実施形態の増幅回路においても低電圧で広帯域かつ低雑音の増幅作用を行うことができる。
【００５６】
【発明の効果】
本発明の請求項１に記載の増幅回路によれば、増幅回路のゲインを決めているのは、電圧電流変換回路の変換ゲインと帰還抵抗であり、低ノイズを実現するためには、帰還抵抗の値を大きくして回路のゲインを大きくする必要があるが、帰還抵抗は直流電流が流れない回路構成になっているので、電源電圧と独立にその大きさを決めることができる。これにより、電源電圧を高くすることなく、低雑音の増幅回路を実現することが可能である。このように、増幅回路は電源電圧を高く設定することなく、低電圧で広帯域かつ低ノイズの増幅作用を行うことができる。
【００５７】
請求項２に記載の増幅回路によれば、前記電圧電流変換回路は、エミッタ接地のトランジスタ回路であるので、簡単な構成で電圧電流変換を行うことができる。
【００５８】
請求項３に記載の増幅回路によれば、前記電圧電流変換回路は、ソース接地の電解効果トランジスタ回路であるので、入力インピーダンスが高くかつ簡単な構成で電圧電流変換を行うことができる。
【００５９】
請求項４に記載の増幅回路によれば、増幅回路のゲインを決定する帰還抵抗に直流電流が流れないように構成することができ、抵抗値は直流バイアスの制約なく決定できるので、電源電圧を高くすることなく、差動増幅による低雑音の増幅作用を行うことが可能である。しかも、入力段を差動アンプとし、その電圧電流変換ゲインを電源電圧によらなく設定することができる。
【００６０】
請求項５に記載の増幅回路によれば、前記第１および第２の電圧電流変換回路からなる差動増幅回路は、エミッタ結合されたトランジスタ回路であるので、簡単な構成で電圧電流変換を行うことができる。
【００６１】
請求項６に記載の増幅回路によれば、前記第１および第２の電圧電流変換回路からなる差動増幅回路は、ソース結合された電解効果トランジスタ回路であるので、入力インピーダンスが高くかつ簡単な構成で電圧電流変換を行うことができる。
【００６２】
請求項７に記載の増幅回路によれば、前記第２の電圧電流変換回路に接続された電流源回路がカレントミラー回路の出力回路であり、該カレントミラー回路の入力回路が前記第１の電圧電流変換回路の電流出力端子に接続されているので、簡単な構成で電圧電流変換を行うことが可能である。
【００６３】
請求項８に記載の増幅回路によれば、入力段をエミッタ結合のＰＮＰトランジスタ２個による差動入力で構成することができ、カレントミラー回路による差動入力の電流差を次段の電流帰還演算増幅器に送ることにより低雑音かつ広帯域の増幅作用を行うことができる。
【００６４】
請求項９に記載の増幅回路によれば、比較回路を有し、該比較回路は、前記電流帰還演算増幅回路の出力電圧と基準電圧との差を出力し、該出力が前記第１および第２のトランジスタのベース接続点に入力するように構成されたので、差動アンプの個体差による電流帰還オペアンプの出力オフセットを補償し、電流帰還オペアンプの直流電位を、差動アンプの特性に依らず安定して得ることが可能となる。
【図面の簡単な説明】
【図１】第１の実施形態における増幅回路の基本的構成を示す原理図である。
【図２】第２の実施形態における増幅回路の基本的構成を示す原理図である。
【図３】第２の実施形態における増幅回路の構成を具体的に示す回路図である。
【図４】第３の実施形態における増幅回路の基本的構成を示す原理図である。
【図５】第３の実施形態における増幅回路の構成を具体的に示す回路図である。
【図６】従来の広帯域増幅回路の基本的構成を示す原理図である。
【符号の説明】
１０２、１１８電圧電流変換回路
１１１電流源回路
１１１ｍカレントミラー回路
１１２帰還抵抗
１１３電流帰還オペアンプ
１１７比較回路

Claims

電圧電流変換回路と、電流源回路と、電流帰還演算増幅回路とを備え、
前記電圧電流変換回路の電流出力端子と前記電流源回路の電流出力端子とが接続されており、
前記電流帰還演算増幅回路の出力端子と反転入力端子とが帰還抵抗を介して接続されており、
前記電圧電流変換回路の出力電流と前記電流源回路の出力電流との差電流が、前記電流帰還演算増幅回路の反転入力と前記帰還抵抗との接続点に入力するように構成されたことを特徴とする増幅回路。
前記電圧電流変換回路は、エミッタ接地のトランジスタ回路であることを特徴とする請求項１記載の増幅回路。
前記電圧電流変換回路は、ソース接地の電解効果トランジスタ回路であることを特徴とする請求項１記載の増幅回路。
第１および第２の電圧電流変換回路からなる差動増幅回路と、電流源回路と、電流帰還演算増幅回路とを備え、
前記第２の電圧電流変換回路の電流出力端子と前記電流源回路の電流出力端子とが接続されており、
前記電流帰還演算増幅回路の出力端子と反転入力端子とが帰還抵抗を介して接続されており、
前記第２の電圧電流変換回路の出力電流と前記電流源回路の出力電流との差電流が、前記電流帰還演算増幅回路の反転入力と前記帰還抵抗との接続点に入力するように構成されたことを特徴とする増幅回路。
前記第１および第２の電圧電流変換回路からなる差動増幅回路は、エミッタ結合されたトランジスタ回路であることを特徴とする請求項４記載の増幅回路。
前記第１および第２の電圧電流変換回路からなる差動増幅回路は、ソース結合された電解効果トランジスタ回路であることを特徴とする請求項４記載の増幅回路。
前記第２の電圧電流変換回路に接続された電流源回路がカレントミラー回路の出力回路であり、該カレントミラー回路の入力回路が前記第１の電圧電流変換回路の電流出力端子に接続されていることを特徴とする請求項４記載の増幅回路。
第１および第２の電圧電流変換回路からなる差動増幅回路と、電流帰還演算増幅回路とを備え、
前記第１の電圧電流変換回路の電流出力端子に第１のトランジスタのコレクタとベースとが接続され、
前記第２の電圧電流変換回路の電流出力端子に第２のトランジスタのコレクタが接続され、
前記第１および第２のトランジスタのベースが互いに接続されており、
前記電流帰還演算増幅回路の出力端子と反転入力端子とが帰還抵抗を介して接続されており、
前記第２の電圧電流変換回路の出力電流と前記第２のトランジスタのコレクタ電流との差電流が、前記電流帰還演算増幅回路の反転入力と前記帰還抵抗との接続点に入力するように構成されたことを特徴とする増幅回路。
比較回路を有し、
該比較回路は前記電流帰還演算増幅回路の出力電圧と基準電圧との差を出力し、
該出力が前記第１および第２のトランジスタのベース接続点に入力するように構成されたことを特徴とする請求項８記載の増幅回路。