JPH08242125A - 増幅器回路 - Google Patents
増幅器回路Info
- Publication number
- JPH08242125A JPH08242125A JP7348811A JP34881195A JPH08242125A JP H08242125 A JPH08242125 A JP H08242125A JP 7348811 A JP7348811 A JP 7348811A JP 34881195 A JP34881195 A JP 34881195A JP H08242125 A JPH08242125 A JP H08242125A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- coupled
- input
- transistor
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/181—Low frequency amplifiers, e.g. audio preamplifiers
- H03F3/183—Low frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only
- H03F3/187—Low frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only in integrated circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1433—Balanced arrangements with transistors using bipolar transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1491—Arrangements to linearise a transconductance stage of a mixer arrangement
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0001—Circuit elements of demodulators
- H03D2200/0033—Current mirrors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/0043—Bias and operating point
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Multimedia (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 広い範囲でのリニアリティ、低い入力インピ
ーダンス、および低い雑音レベルを備えた増幅器２１を
提供する。 【解決手段】 第１のトランジスタ２６は第１の出力２
３に結合されたコレクタ、バイアス入力に結合されたベ
ース、エミッタを有する。第１の抵抗２７は第１のトラ
ンジスタ２６のエミッタと入力２２との間に結合され
る。第２のトランジスタ２９は共通接続されたコレクタ
およびベース、電源電圧を受けるエミッタを有する。第
２の抵抗２８は入力２２と第２のトランジスタ２９のコ
レクタとの間に結合される。第３のトランジスタ３２は
第２の出力３３に結合されたコレクタ、第２のトランジ
スタ２９のコレクタに結合されたベース、前記電源電圧
を受けるエミッタを有する。入力２２への入力信号は第
１および第２の出力２３，３３に差動電流を発生させ
る。該入力信号および差動電流はリニアな関係を有す
る。
ーダンス、および低い雑音レベルを備えた増幅器２１を
提供する。 【解決手段】 第１のトランジスタ２６は第１の出力２
３に結合されたコレクタ、バイアス入力に結合されたベ
ース、エミッタを有する。第１の抵抗２７は第１のトラ
ンジスタ２６のエミッタと入力２２との間に結合され
る。第２のトランジスタ２９は共通接続されたコレクタ
およびベース、電源電圧を受けるエミッタを有する。第
２の抵抗２８は入力２２と第２のトランジスタ２９のコ
レクタとの間に結合される。第３のトランジスタ３２は
第２の出力３３に結合されたコレクタ、第２のトランジ
スタ２９のコレクタに結合されたベース、前記電源電圧
を受けるエミッタを有する。入力２２への入力信号は第
１および第２の出力２３，３３に差動電流を発生させ
る。該入力信号および差動電流はリニアな関係を有す
る。
Description
【０００１】
【発明の属する技術分野】この発明は、一般には、増幅
器に関し、かつより特定的には、リニアな伝達関数を有
する増幅器に関する。
器に関し、かつより特定的には、リニアな伝達関数を有
する増幅器に関する。
【０００２】
【従来の技術】増幅器は入力信号を受けかつ増幅された
出力信号を提供する回路である。入力信号対出力信号の
伝達関数はしばしば増幅器を特定の用途のために選択す
る場合に重要なパラメータとなる。特に、増幅器はリニ
アな入力信号対出力信号の伝達関数を持つことが要求さ
れる。リニア増幅器の伝達関数の非線形性は入力信号の
ひずみ成分を生じさせることになる。
出力信号を提供する回路である。入力信号対出力信号の
伝達関数はしばしば増幅器を特定の用途のために選択す
る場合に重要なパラメータとなる。特に、増幅器はリニ
アな入力信号対出力信号の伝達関数を持つことが要求さ
れる。リニア増幅器の伝達関数の非線形性は入力信号の
ひずみ成分を生じさせることになる。
【０００３】リニアな伝達関数を有する増幅器を使用す
る回路の例は高周波キャリア信号を局部発振信号と混合
するためのミキサ回路である。ミキサ回路は典型的には
高周波のキャリア信号の周波数を低減する。ミキサ回路
の性能を測定するために使用される特性は、ゲイン、ノ
イズ、静止電流（ｑｕｉｅｓｃｅｎｔ ｃｕｒｒｅｎ
ｔ）、ピーク可能電流、リニアリティ、およびひずみで
ある。リニアリティまたは線形性は特に重要なものであ
るが、それはリニアリティがより低い周波数が発生され
る精度を決定するからである。ミキサ回路の何らかの非
線形性はまた回路性能に影響を与える相互変調周波数を
発生する。
る回路の例は高周波キャリア信号を局部発振信号と混合
するためのミキサ回路である。ミキサ回路は典型的には
高周波のキャリア信号の周波数を低減する。ミキサ回路
の性能を測定するために使用される特性は、ゲイン、ノ
イズ、静止電流（ｑｕｉｅｓｃｅｎｔ ｃｕｒｒｅｎ
ｔ）、ピーク可能電流、リニアリティ、およびひずみで
ある。リニアリティまたは線形性は特に重要なものであ
るが、それはリニアリティがより低い周波数が発生され
る精度を決定するからである。ミキサ回路の何らかの非
線形性はまた回路性能に影響を与える相互変調周波数を
発生する。
【０００４】
【発明が解決しようとする課題】リニア増幅器として使
用される一般的な回路は電流源によってバイアスされる
差動入力段（差動対のトランジスタ）である。該差動入
力段にバイポーラトランジスタのような非線形エレメン
トが使用される場合、差動入力段の応答を線形化するた
めに負帰還（Ｄｅｇｅｎｅｒａｔｉｏｎ）抵抗が使用さ
れる。負帰還抵抗はリニアな応答を生じるバイポーラト
ランジスタの非線形特性を支配する。リニアリティは前
記負帰還抵抗を増大することによって増大することがで
きるが、トランスコンダクタンスの低減およびノイズの
増大の犠牲を払う。一般に、特定の性能特性の増強は通
常他の動作パラメータの悪化を生じる結果となる。
用される一般的な回路は電流源によってバイアスされる
差動入力段（差動対のトランジスタ）である。該差動入
力段にバイポーラトランジスタのような非線形エレメン
トが使用される場合、差動入力段の応答を線形化するた
めに負帰還（Ｄｅｇｅｎｅｒａｔｉｏｎ）抵抗が使用さ
れる。負帰還抵抗はリニアな応答を生じるバイポーラト
ランジスタの非線形特性を支配する。リニアリティは前
記負帰還抵抗を増大することによって増大することがで
きるが、トランスコンダクタンスの低減およびノイズの
増大の犠牲を払う。一般に、特定の性能特性の増強は通
常他の動作パラメータの悪化を生じる結果となる。
【０００５】他の性能要因を妥協することなくリニアな
伝達関数を提供する増幅器が提供できれば非常な利点と
なる。
伝達関数を提供する増幅器が提供できれば非常な利点と
なる。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、本発明によれば増大したリニアリティ、低い入力イ
ンピーダンス、および低いノイズの増幅器が提供され
る。
め、本発明によれば増大したリニアリティ、低い入力イ
ンピーダンス、および低いノイズの増幅器が提供され
る。
【０００７】本発明に係わる増幅器（２１）は、第１の
電極、バイアス電圧を受けるよう結合された制御電極、
および第２の電極を有する第１のトランジスタ（２
６）、前記第１のトランジスタ（２６）の前記第２の電
極に結合された第１の端子および第２の端子を有する第
１の抵抗（２７）、前記第１の抵抗（２７）の前記第２
の端子に結合された第１の端子および第２の端子を有す
る第２の抵抗（２８）、そして前記第２の抵抗（２８）
の前記第２の端子に共通に結合された第１の電極および
制御電極と、電源電圧を受けるよう結合された第２の電
極を有する第２のトランジスタ（２９）、を具備し、前
記増幅器（２１）は入力信号を受けるための前記第１の
抵抗（２７）の前記第２の端子に結合された入力および
出力信号を提供するための前記第１のトランジスタ（２
６）の前記第１の電極に結合された第１の出力を有す
る。
電極、バイアス電圧を受けるよう結合された制御電極、
および第２の電極を有する第１のトランジスタ（２
６）、前記第１のトランジスタ（２６）の前記第２の電
極に結合された第１の端子および第２の端子を有する第
１の抵抗（２７）、前記第１の抵抗（２７）の前記第２
の端子に結合された第１の端子および第２の端子を有す
る第２の抵抗（２８）、そして前記第２の抵抗（２８）
の前記第２の端子に共通に結合された第１の電極および
制御電極と、電源電圧を受けるよう結合された第２の電
極を有する第２のトランジスタ（２９）、を具備し、前
記増幅器（２１）は入力信号を受けるための前記第１の
抵抗（２７）の前記第２の端子に結合された入力および
出力信号を提供するための前記第１のトランジスタ（２
６）の前記第１の電極に結合された第１の出力を有す
る。
【０００８】さらに、第１の電極、前記第２のトランジ
スタ（２９）の前記制御電極に結合された制御電極、お
よび前記電源電圧を受けるよう結合された第２の電極を
有する第３のトランジスタ（３２）を含み、前記増幅器
（２１）は前記第３のトランジスタ（３２）の前記第１
の電極に結合された第２の出力を有し、前記増幅器（２
１）は前記第１および第２の出力において差動出力信号
を提供するよう構成できる。
スタ（２９）の前記制御電極に結合された制御電極、お
よび前記電源電圧を受けるよう結合された第２の電極を
有する第３のトランジスタ（３２）を含み、前記増幅器
（２１）は前記第３のトランジスタ（３２）の前記第１
の電極に結合された第２の出力を有し、前記増幅器（２
１）は前記第１および第２の出力において差動出力信号
を提供するよう構成できる。
【０００９】また、前記第１（２７）および第２（２
８）の抵抗は３次調波ひずみをゼロにするために前記第
１および第２のトランジスタ（２６，２９）のインピー
ダンスのほぼ半分のインピーダンスを有するよう構成す
ると好都合である。
８）の抵抗は３次調波ひずみをゼロにするために前記第
１および第２のトランジスタ（２６，２９）のインピー
ダンスのほぼ半分のインピーダンスを有するよう構成す
ると好都合である。
【００１０】本発明の別の態樣では、第１の差動入力
（４６）、第２の差動入力（４７）、バイアス電圧を受
けるための入力（４８）、第１の差動出力（４４）、お
よび第２の差動出力（４５）を有する増幅器（４１）が
提供され、該増幅器は、該記増幅器（４１）の前記第１
の差動出力に結合された第１の電極、前記増幅器（４
１）の前記入力に結合された制御電極、および第２の電
極を有する第１のトランジスタ（４９）、前記第１のト
ランジスタ（４９）の前記第２の電極に結合された第１
の端子および前記増幅器（４１）の前記第１の差動入力
に結合された第２の端子を有する第１の抵抗（５１）、
前記増幅器（４１）の第１の差動入力に結合された第１
の端子および第２の端子を有する第２の抵抗（５２）、
前記第２の抵抗（５２）の前記第２の端子に共通に結合
された第１の電極および制御電極、そして電源電圧を受
けるよう結合された第２の電極を有する第２のトランジ
スタ（５３）、前記増幅器（４１）の前記第２の差動出
力に結合された第１の電極、前記第２のトランジスタ
（５３）の前記制御電極に結合された制御電極、および
前記電源電圧を受けるよう結合された第２の電極を有す
る第３のトランジスタ（５４）、前記増幅器の前記第２
の差動出力に結合された第１の電極、前記増幅器の前記
入力に結合された制御電極、および第２の電極を有する
第４のトランジスタ（５６）、前記第４のトランジスタ
の前記第２の電極に結合された第１の端子および前記増
幅器の前記第２の差動入力に結合された第２の端子を有
する第３の抵抗（５７）、前記増幅器の前記差動入力に
結合された第１の端子および第２の端子を有する第４の
抵抗（５８）、前記第４の抵抗の前記第２の端子に共通
に結合された第１の電極および制御電極、および前記電
源電圧を受けるよう結合された第２の電極を有する第５
のトランジスタ（５９）、そして前記増幅器の前記第１
の差動出力に結合された第１の電極、前記第５のトラン
ジスタの前記制御電極に結合された制御電極、および前
記電源電圧を受けるよう結合された第２の電極を有する
第６のトランジスタ（６１）、を具備することを特徴と
する。
（４６）、第２の差動入力（４７）、バイアス電圧を受
けるための入力（４８）、第１の差動出力（４４）、お
よび第２の差動出力（４５）を有する増幅器（４１）が
提供され、該増幅器は、該記増幅器（４１）の前記第１
の差動出力に結合された第１の電極、前記増幅器（４
１）の前記入力に結合された制御電極、および第２の電
極を有する第１のトランジスタ（４９）、前記第１のト
ランジスタ（４９）の前記第２の電極に結合された第１
の端子および前記増幅器（４１）の前記第１の差動入力
に結合された第２の端子を有する第１の抵抗（５１）、
前記増幅器（４１）の第１の差動入力に結合された第１
の端子および第２の端子を有する第２の抵抗（５２）、
前記第２の抵抗（５２）の前記第２の端子に共通に結合
された第１の電極および制御電極、そして電源電圧を受
けるよう結合された第２の電極を有する第２のトランジ
スタ（５３）、前記増幅器（４１）の前記第２の差動出
力に結合された第１の電極、前記第２のトランジスタ
（５３）の前記制御電極に結合された制御電極、および
前記電源電圧を受けるよう結合された第２の電極を有す
る第３のトランジスタ（５４）、前記増幅器の前記第２
の差動出力に結合された第１の電極、前記増幅器の前記
入力に結合された制御電極、および第２の電極を有する
第４のトランジスタ（５６）、前記第４のトランジスタ
の前記第２の電極に結合された第１の端子および前記増
幅器の前記第２の差動入力に結合された第２の端子を有
する第３の抵抗（５７）、前記増幅器の前記差動入力に
結合された第１の端子および第２の端子を有する第４の
抵抗（５８）、前記第４の抵抗の前記第２の端子に共通
に結合された第１の電極および制御電極、および前記電
源電圧を受けるよう結合された第２の電極を有する第５
のトランジスタ（５９）、そして前記増幅器の前記第１
の差動出力に結合された第１の電極、前記第５のトラン
ジスタの前記制御電極に結合された制御電極、および前
記電源電圧を受けるよう結合された第２の電極を有する
第６のトランジスタ（６１）、を具備することを特徴と
する。
【００１１】本発明の別の態樣に係わる増幅器（８０）
では、第１の電極、バイアス電圧を受けるよう結合され
た制御電極、および第２の電極を有する第１のトランジ
スタ（８１）、前記第１のトランジスタの前記第２の電
極に結合された第１の端子および前記増幅器の第１の入
力に結合された第２の端子を有する第１の抵抗（８
２）、前記増幅器の前記第１の入力に共通に結合された
第１の電極および制御電極、および第２の電極を有する
第２のトランジスタ（８３）、そして前記第２のトラン
ジスタの前記第２の電極に結合された第１の端子および
電源電圧を受けるよう結合された第２の端子を有する第
２の抵抗（８４）、を具備し、前記第１のトランジスタ
は前記増幅器の前記第１の入力に印加される入力信号に
対しリニアな関係を有する信号を前記第１の電極に提供
する。
では、第１の電極、バイアス電圧を受けるよう結合され
た制御電極、および第２の電極を有する第１のトランジ
スタ（８１）、前記第１のトランジスタの前記第２の電
極に結合された第１の端子および前記増幅器の第１の入
力に結合された第２の端子を有する第１の抵抗（８
２）、前記増幅器の前記第１の入力に共通に結合された
第１の電極および制御電極、および第２の電極を有する
第２のトランジスタ（８３）、そして前記第２のトラン
ジスタの前記第２の電極に結合された第１の端子および
電源電圧を受けるよう結合された第２の端子を有する第
２の抵抗（８４）、を具備し、前記第１のトランジスタ
は前記増幅器の前記第１の入力に印加される入力信号に
対しリニアな関係を有する信号を前記第１の電極に提供
する。
【００１２】
【発明の実施の形態】増幅器は数多くのアナログ回路に
とってありふれた要素である。例えば、増幅器はアナロ
グミキサ、フィルタ、乗算器、および発振器に使用され
る。入力信号は増幅器に印加されかつ該増幅器によって
増幅される。増幅器に印加される入力信号と増幅器によ
って提供される出力信号との間の関係は伝達関数として
知られている。一般に、リニアな伝達関数を有するまた
は入力信号と出力信号との間にリニアな関係を有する増
幅器は数多くの異なる回路の用途にとって重要である。
伝達関数は増幅器の設計において唯一の重要なパラメー
タではなく、増幅器の性能に影響を与える他のパラメー
タは、トランスコンダクタンス、ダイナミックレンジ、
周波数レンジ、ノイズ、および電力消費である。
とってありふれた要素である。例えば、増幅器はアナロ
グミキサ、フィルタ、乗算器、および発振器に使用され
る。入力信号は増幅器に印加されかつ該増幅器によって
増幅される。増幅器に印加される入力信号と増幅器によ
って提供される出力信号との間の関係は伝達関数として
知られている。一般に、リニアな伝達関数を有するまた
は入力信号と出力信号との間にリニアな関係を有する増
幅器は数多くの異なる回路の用途にとって重要である。
伝達関数は増幅器の設計において唯一の重要なパラメー
タではなく、増幅器の性能に影響を与える他のパラメー
タは、トランスコンダクタンス、ダイナミックレンジ、
周波数レンジ、ノイズ、および電力消費である。
【００１３】図１は従来技術の増幅器１１の回路図を示
す。増幅器１１はトランスコンダクタンス増幅器であり
かつ広い入力電圧範囲および高いリニアリティを必要と
する回路に広く使用されている。さらに、増幅器１１は
高い周波数で動作するミキサ回路にしばしば使用され
る。増幅器１１は差動入力段１２および差動入力段１３
を備えている。電流源１４および１５がそれぞれ差動入
力段１２および１３をバイアスする。
す。増幅器１１はトランスコンダクタンス増幅器であり
かつ広い入力電圧範囲および高いリニアリティを必要と
する回路に広く使用されている。さらに、増幅器１１は
高い周波数で動作するミキサ回路にしばしば使用され
る。増幅器１１は差動入力段１２および差動入力段１３
を備えている。電流源１４および１５がそれぞれ差動入
力段１２および１３をバイアスする。
【００１４】増幅器１１は、加算されたときダイナミッ
クレンジを増大する２つのオフセットした伝達関数を使
用する。オフセットした伝達関数は差動入力段１２およ
び１３が不平衡であることによって生成される。不平衡
の差動入力段は異なるエミッタ面積を有するトランジス
タから構成される。図１において、差動入力段１２また
は１３を構成するトランジスタはＭのエミッタ面積比で
寸法的に異なっている。増幅器１１のリニアな範囲は差
動入力段１２および１３を構成するトランジスタのエミ
ッタ面積比および電流源１４および１５の電流の大きさ
によって決定される。増幅器１１の応答は差動入力段１
２または１３を構成するトランジスタの一方を通って電
流源１４または１５によって供給される電流が支配的に
流れる場合に非線形となる。
クレンジを増大する２つのオフセットした伝達関数を使
用する。オフセットした伝達関数は差動入力段１２およ
び１３が不平衡であることによって生成される。不平衡
の差動入力段は異なるエミッタ面積を有するトランジス
タから構成される。図１において、差動入力段１２また
は１３を構成するトランジスタはＭのエミッタ面積比で
寸法的に異なっている。増幅器１１のリニアな範囲は差
動入力段１２および１３を構成するトランジスタのエミ
ッタ面積比および電流源１４および１５の電流の大きさ
によって決定される。増幅器１１の応答は差動入力段１
２または１３を構成するトランジスタの一方を通って電
流源１４または１５によって供給される電流が支配的に
流れる場合に非線形となる。
【００１５】増幅器１１の単一の変形のみが示されてい
るが、一般に使用される増幅器には数多くの異なる実施
例がある。さらに、これらの異なる実施例は電流源によ
ってバイアスされる不平衡の差動入力段を有する同じ基
本的原理の下で動作する。増幅器１１において負帰還抵
抗を使用することはそのリニアリティを増大するための
典型的な変形である。
るが、一般に使用される増幅器には数多くの異なる実施
例がある。さらに、これらの異なる実施例は電流源によ
ってバイアスされる不平衡の差動入力段を有する同じ基
本的原理の下で動作する。増幅器１１において負帰還抵
抗を使用することはそのリニアリティを増大するための
典型的な変形である。
【００１６】増幅器１１の種々の変形は、ジェイ・ボー
アマン（Ｊ．Ｖｏｏｒｍａｎ）による米国特許第４，７
２３，１１０号、回路およびシステムに関するＩ．Ｅ．
Ｅ．Ｅ．紀要−１：基本的理論および応用、第４１巻、
第５号、１９９４年５月、「２つの交差結合した、エミ
ッタ結合対を使用したいくつかの回路設計技術（Ｓｏｍ
ｅ Ｃｉｒｃｕｉｔ Ｄｅｓｉｇｎ Ｔｅｃｈｎｉｑｕ
ｅｓ Ｕｓｉｎｇ Ｔｗｏ Ｃｒｏｓｓ−Ｃｏｕｐｌｅ
ｄ，Ｅｍｉｔｔｅｒ−Ｃｏｕｐｌｅｄ Ｐａｉｒ
ｓ）」、キムラ・カツジ、そしてソリッドステイト回路
のＩ．Ｅ．Ｅ．Ｅ．ジャーナル、第２９巻、第１号、１
９９４年１月、「不平衡エミッタ結合対からなるバイポ
ーラ４象限アナログ・クォータスケア乗算器およびその
入力範囲の拡大（Ａ Ｂｉｐｏｌａｒ Ｆｏｕｒ−Ｑｕ
ａｄｒａｎｔ Ａｎａｌｏｇ Ｑｕａｒｔｅｒ−Ｓｑｕ
ａｒｅ Ｍｕｌｔｉｐｌｉｅｒ Ｃｏｎｓｉｓｔｉｎｇ
ｏｆＵｎｂａｌａｎｃｅｄ Ｅｍｉｔｔｅｒ−Ｃｏｕ
ｐｌｅｄ Ｐａｉｒｓ ａｎｄＥｘｐａｎｓｉｏｎｓ
ｏｆ Ｉｔｓ Ｉｎｐｕｔ Ｒａｎｇｅｓ）」、キムラ
・カツジ、に開示されており、これらの内容は参照のた
めここに導入される。
アマン（Ｊ．Ｖｏｏｒｍａｎ）による米国特許第４，７
２３，１１０号、回路およびシステムに関するＩ．Ｅ．
Ｅ．Ｅ．紀要−１：基本的理論および応用、第４１巻、
第５号、１９９４年５月、「２つの交差結合した、エミ
ッタ結合対を使用したいくつかの回路設計技術（Ｓｏｍ
ｅ Ｃｉｒｃｕｉｔ Ｄｅｓｉｇｎ Ｔｅｃｈｎｉｑｕ
ｅｓ Ｕｓｉｎｇ Ｔｗｏ Ｃｒｏｓｓ−Ｃｏｕｐｌｅ
ｄ，Ｅｍｉｔｔｅｒ−Ｃｏｕｐｌｅｄ Ｐａｉｒ
ｓ）」、キムラ・カツジ、そしてソリッドステイト回路
のＩ．Ｅ．Ｅ．Ｅ．ジャーナル、第２９巻、第１号、１
９９４年１月、「不平衡エミッタ結合対からなるバイポ
ーラ４象限アナログ・クォータスケア乗算器およびその
入力範囲の拡大（Ａ Ｂｉｐｏｌａｒ Ｆｏｕｒ−Ｑｕ
ａｄｒａｎｔ Ａｎａｌｏｇ Ｑｕａｒｔｅｒ−Ｓｑｕ
ａｒｅ Ｍｕｌｔｉｐｌｉｅｒ Ｃｏｎｓｉｓｔｉｎｇ
ｏｆＵｎｂａｌａｎｃｅｄ Ｅｍｉｔｔｅｒ−Ｃｏｕ
ｐｌｅｄ Ｐａｉｒｓ ａｎｄＥｘｐａｎｓｉｏｎｓ
ｏｆ Ｉｔｓ Ｉｎｐｕｔ Ｒａｎｇｅｓ）」、キムラ
・カツジ、に開示されており、これらの内容は参照のた
めここに導入される。
【００１７】増幅器１１は増大したダイナミックレンジ
を提供するが、トランスコンダクタンスおよび雑音指数
のような他の動作特性を妥協している。増幅器の個々の
動作特性は相互に関係しており、これらの動作特性（リ
ニアリティ、ダイナミックレンジ、雑音指数、電力消
費、トランスコンダクタンス、その他）は典型的には増
幅器の設計において１つの特定の特性が大幅に低下しな
いようにバランスがとられる。
を提供するが、トランスコンダクタンスおよび雑音指数
のような他の動作特性を妥協している。増幅器の個々の
動作特性は相互に関係しており、これらの動作特性（リ
ニアリティ、ダイナミックレンジ、雑音指数、電力消
費、トランスコンダクタンス、その他）は典型的には増
幅器の設計において１つの特定の特性が大幅に低下しな
いようにバランスがとられる。
【００１８】増幅器１１の設計にとって本質的な特性は
高い非線形入力インピーダンスである。入力信号を提供
する電圧源のインピーダンスに整合するために低い入力
インピーダンスがしばしば必要とされる。低い入力イン
ピーダンスは増幅器１１の入力間に抵抗を結合すること
によって与えられる。該抵抗は入力電力の一部をシャン
トする受動素子でありかつ増幅器１１の雑音指数を増大
する雑音源である。
高い非線形入力インピーダンスである。入力信号を提供
する電圧源のインピーダンスに整合するために低い入力
インピーダンスがしばしば必要とされる。低い入力イン
ピーダンスは増幅器１１の入力間に抵抗を結合すること
によって与えられる。該抵抗は入力電力の一部をシャン
トする受動素子でありかつ増幅器１１の雑音指数を増大
する雑音源である。
【００１９】図２は単一終端（ｓｉｎｇｌｅ−ｅｎｄｅ
ｄ）入力および差動出力を有する増幅器２１の回路図で
ある。増幅器２１は単一の出力を使用して動作すること
もできるがひずみが増大する。増幅器２１は入力信号を
受けるための入力２２、および差動出力信号を提供する
ための出力２３および３３を有する。回路３４は増幅器
２１の入力２２に対し入力信号を提供する。増幅器２１
はトランジスタ２６，２９および３２、そして抵抗２７
および２８から構成される。増幅器２１はソースインピ
ーダンスに整合するよう仕立てられた入力インピーダン
ス、広いダイナミックレンジ、低いノイズ、高いピーク
電流、低い静止電流、高いトランスコンダクタンス、お
よび高いリニアリティを有する。
ｄ）入力および差動出力を有する増幅器２１の回路図で
ある。増幅器２１は単一の出力を使用して動作すること
もできるがひずみが増大する。増幅器２１は入力信号を
受けるための入力２２、および差動出力信号を提供する
ための出力２３および３３を有する。回路３４は増幅器
２１の入力２２に対し入力信号を提供する。増幅器２１
はトランジスタ２６，２９および３２、そして抵抗２７
および２８から構成される。増幅器２１はソースインピ
ーダンスに整合するよう仕立てられた入力インピーダン
ス、広いダイナミックレンジ、低いノイズ、高いピーク
電流、低い静止電流、高いトランスコンダクタンス、お
よび高いリニアリティを有する。
【００２０】トランジスタ２６，２９および３２はそれ
ぞれ第１の電極、制御電極、および第２の電極に対応す
るコレクタ、ベースおよびエミッタを有するバイポーラ
トランジスタである。トランジスタ２９はコレクタおよ
びベースが共通にノード３１に接続されたダイオード構
成になっており、かつエミッタは電源電圧（例えば、グ
ランド）を受けるよう接続されている。抵抗２８はノー
ド３１に結合された第１の端子および入力２２に結合さ
れた第２の端子を有する。抵抗２７は入力２２に結合さ
れた第１の端子および第２の端子を有する。トランジス
タ２６はコレクタが出力２３に結合され、ベースがバイ
アス電圧ＶＢＩＡＳを受けるよう結合され、そしてエミ
ッタが抵抗２７の第２の端子に結合されている。トラン
ジスタ３２はトランジスタ２９の電流を反映する（ｍｉ
ｒｒｏｒｓ）。トランジスタ３２はコレクタが出力３３
に結合され、ベースがノード３１に結合され、そしてエ
ミッタが電源電圧（例えば、グランド）を受けるよう結
合されている。
ぞれ第１の電極、制御電極、および第２の電極に対応す
るコレクタ、ベースおよびエミッタを有するバイポーラ
トランジスタである。トランジスタ２９はコレクタおよ
びベースが共通にノード３１に接続されたダイオード構
成になっており、かつエミッタは電源電圧（例えば、グ
ランド）を受けるよう接続されている。抵抗２８はノー
ド３１に結合された第１の端子および入力２２に結合さ
れた第２の端子を有する。抵抗２７は入力２２に結合さ
れた第１の端子および第２の端子を有する。トランジス
タ２６はコレクタが出力２３に結合され、ベースがバイ
アス電圧ＶＢＩＡＳを受けるよう結合され、そしてエミ
ッタが抵抗２７の第２の端子に結合されている。トラン
ジスタ３２はトランジスタ２９の電流を反映する（ｍｉ
ｒｒｏｒｓ）。トランジスタ３２はコレクタが出力３３
に結合され、ベースがノード３１に結合され、そしてエ
ミッタが電源電圧（例えば、グランド）を受けるよう結
合されている。
【００２１】好ましい実施形態では、回路３４からの入
力信号は入力２２に対しＡＣ結合される。トランジスタ
２６，２９および３２は同じ形状を有する。同様に、抵
抗２７および２８は同じ抵抗値を有する。増幅器２１の
入力インピーダンスは回路３４のソースインピーダンス
に整合されている。増幅器２１の入力インピーダンスを
回路３４のソースインピーダンスに整合することにより
電力転送を最大にしかつ動作効率を増大させる。
力信号は入力２２に対しＡＣ結合される。トランジスタ
２６，２９および３２は同じ形状を有する。同様に、抵
抗２７および２８は同じ抵抗値を有する。増幅器２１の
入力インピーダンスは回路３４のソースインピーダンス
に整合されている。増幅器２１の入力インピーダンスを
回路３４のソースインピーダンスに整合することにより
電力転送を最大にしかつ動作効率を増大させる。
【００２２】図１の従来技術の増幅器１１は本質的に高
い入力インピーダンスを有する。ソースインピーダンス
を整合するための入力インピーダンスの値は典型的には
５０または７５オームであり、これは増幅器１１（図
１）の入力インピーダンスより大幅に小さい。増幅器１
１の入力インピーダンスを下げるために５０または７５
オームの値を有する抵抗が使用される。該抵抗は増幅器
１１の入力に結合され他の動作特性（ノイズおよびトラ
ンスコンダクタンス）を害する。
い入力インピーダンスを有する。ソースインピーダンス
を整合するための入力インピーダンスの値は典型的には
５０または７５オームであり、これは増幅器１１（図
１）の入力インピーダンスより大幅に小さい。増幅器１
１の入力インピーダンスを下げるために５０または７５
オームの値を有する抵抗が使用される。該抵抗は増幅器
１１の入力に結合され他の動作特性（ノイズおよびトラ
ンスコンダクタンス）を害する。
【００２３】増幅器２１の構成は入力インピーダンスを
下げるためにその入力に付加的な抵抗を設けることを必
要としない。抵抗を除去することは増幅器２１のトラン
スコンダクタンスを増大しかつノイズを低減する。増幅
器２１の入力インピーダンスは次の数式１に示される。
下げるためにその入力に付加的な抵抗を設けることを必
要としない。抵抗を除去することは増幅器２１のトラン
スコンダクタンスを増大しかつノイズを低減する。増幅
器２１の入力インピーダンスは次の数式１に示される。
【００２４】
【数１】Ｚｉｎ＝（Ｒ＋ｒｅ）／２
【００２５】この式において、Ｒは抵抗２７（または抵
抗２８）の値であり、かつｒｅはＶｔ／Ｉｃ（トランジ
スタ２６および２９のインピーダンス）である。Ｖｔは
トランジスタ２６または２９の熱電圧（ｔｈｅｒｍａｌ
ｖｏｌｔａｇｅ）である。Ｉｃはトランジスタ２６お
よび２９のコレクタ電流である。静止状態（入力信号が
ない状態）では、トランジスタ２６および２９の電流お
よび熱電圧はほぼ等しい。前に述べたように、Ｚｉｎは
入力２２に結合された回路３４のソースインピーダンス
に整合するよう（例えば、５０または７５オームに）選
択される。
抗２８）の値であり、かつｒｅはＶｔ／Ｉｃ（トランジ
スタ２６および２９のインピーダンス）である。Ｖｔは
トランジスタ２６または２９の熱電圧（ｔｈｅｒｍａｌ
ｖｏｌｔａｇｅ）である。Ｉｃはトランジスタ２６お
よび２９のコレクタ電流である。静止状態（入力信号が
ない状態）では、トランジスタ２６および２９の電流お
よび熱電圧はほぼ等しい。前に述べたように、Ｚｉｎは
入力２２に結合された回路３４のソースインピーダンス
に整合するよう（例えば、５０または７５オームに）選
択される。
【００２６】抵抗２７および２８は増幅器２１の入力か
ら出力への伝達関数を線形化する。非線形ひずみがトラ
ンジスタ２６および２９によって生じる。単一の出力、
例えば、出力２３のみがアクティブである単一終端の用
途では、トランジスタ２６および２９の非線形特性によ
り偶数および奇数調波ひずみが発生される。偶数調波ひ
ずみはミラートランジスタ３２を加えかつ出力２３およ
び３３に差動出力信号を発生することにより除去され
る。残りの奇数調波ひずみは３次調波で最大でありかつ
各々の調波の次数の増大と共に大きさが低減する（第５
次、第７次、その他）。
ら出力への伝達関数を線形化する。非線形ひずみがトラ
ンジスタ２６および２９によって生じる。単一の出力、
例えば、出力２３のみがアクティブである単一終端の用
途では、トランジスタ２６および２９の非線形特性によ
り偶数および奇数調波ひずみが発生される。偶数調波ひ
ずみはミラートランジスタ３２を加えかつ出力２３およ
び３３に差動出力信号を発生することにより除去され
る。残りの奇数調波ひずみは３次調波で最大でありかつ
各々の調波の次数の増大と共に大きさが低減する（第５
次、第７次、その他）。
【００２７】出力２３および３３において発生する３次
調波ひずみは抵抗２７および２８に対して特定の値を選
択することにより打ち消される。Ｒ（抵抗２７および２
８）に対する特定の値は次の数式２で規定される。
調波ひずみは抵抗２７および２８に対して特定の値を選
択することにより打ち消される。Ｒ（抵抗２７および２
８）に対する特定の値は次の数式２で規定される。
【００２８】
【数２】Ｒ＝ｒｅ／２
【００２９】回路３４のソースインピーダンスを整合し
かつ３次調波ひずみをゼロにするための増幅器２１の入
力インピーダンス（Ｚｉｎ）は次の数式３に示されてい
る。
かつ３次調波ひずみをゼロにするための増幅器２１の入
力インピーダンス（Ｚｉｎ）は次の数式３に示されてい
る。
【００３０】
【数３】Ｚｉｎ＝３／４＊ｒｅ
【００３１】この場合、Ｚｉｎは増幅器２１への信号転
送を最大にするために回路３４のソースインピーダンス
に整合するよう（または近似するよう）選択される。ト
ランジスタ２９および２６は数式３に基づきｒｅのため
の値を発生するようバイアスされる。バイアス電流はト
ランジスタ２６，２９および３２の静止コレクタ電流
（Ｉｃ）を設定するためにトランジスタ２６のベースに
印加されるバイアス電圧ＶＢＩＡＳによって調整され
る。前記コレクタ電流（Ｉｃ）は次の数式４で規定され
る。
送を最大にするために回路３４のソースインピーダンス
に整合するよう（または近似するよう）選択される。ト
ランジスタ２９および２６は数式３に基づきｒｅのため
の値を発生するようバイアスされる。バイアス電流はト
ランジスタ２６，２９および３２の静止コレクタ電流
（Ｉｃ）を設定するためにトランジスタ２６のベースに
印加されるバイアス電圧ＶＢＩＡＳによって調整され
る。前記コレクタ電流（Ｉｃ）は次の数式４で規定され
る。
【００３２】
【数４】 Ｉｃ＝（ＶＢＩＡＳ−２＊Ｖｂｅ）／（２＊Ｒ）
【００３３】この場合、Ｖｂｅはトランジスタ２６およ
び２９のベース−エミッタ電圧である。抵抗２７および
２８は同じであり（Ｒ）およびトランジスタ２６，２９
および３２は寸法が同じである（または、できるだけ近
くなるよう整合される）。
び２９のベース−エミッタ電圧である。抵抗２７および
２８は同じであり（Ｒ）およびトランジスタ２６，２９
および３２は寸法が同じである（または、できるだけ近
くなるよう整合される）。
【００３４】増幅器２１の回路構成によって３次調波ひ
ずみをゼロまたはヌルにすることができる。増幅器２１
によって生成されるひずみを低減することによりリニア
リティを改善できる。前記図１の増幅器１１によってソ
ースインピーダンスに整合させるためにその入力インピ
ーダンスを低下させるのに必要とされる抵抗を除去する
ことにより、図２の回路では図１の増幅器１１の回路構
成と比較した場合ノイズが低減されかつトランスコンダ
クタンスが増大する。
ずみをゼロまたはヌルにすることができる。増幅器２１
によって生成されるひずみを低減することによりリニア
リティを改善できる。前記図１の増幅器１１によってソ
ースインピーダンスに整合させるためにその入力インピ
ーダンスを低下させるのに必要とされる抵抗を除去する
ことにより、図２の回路では図１の増幅器１１の回路構
成と比較した場合ノイズが低減されかつトランスコンダ
クタンスが増大する。
【００３５】増幅器２１はプッシュプル増幅器として説
明される。トランジスタ２６はコモンベース段としてバ
イアスされる入力２２に印加される入力信号はトランジ
スタ２６のベース−エミッタ接合および抵抗２７の間の
電圧、およびトランジスタ２９のベース−エミッタ接合
および抵抗２８の間の電圧を変化させる。好ましい実施
形態では、回路３４からの入力信号は増幅器２１の入力
２２にＡＣ結合される。
明される。トランジスタ２６はコモンベース段としてバ
イアスされる入力２２に印加される入力信号はトランジ
スタ２６のベース−エミッタ接合および抵抗２７の間の
電圧、およびトランジスタ２９のベース−エミッタ接合
および抵抗２８の間の電圧を変化させる。好ましい実施
形態では、回路３４からの入力信号は増幅器２１の入力
２２にＡＣ結合される。
【００３６】単一終端出力が使用される場合は、例えば
出力２３が使用される場合は、入力２２に印加される入
力信号はトランジスタ２６によって供給される電流を増
大または低減する。電圧スイングは、トランジスタ２６
がターンオフする場合は、入力２２における正の電圧遷
移に対して制限される。入力における負の電圧スイング
はトランジスタ２６の最大電流能力によってのみ制限さ
れる。
出力２３が使用される場合は、入力２２に印加される入
力信号はトランジスタ２６によって供給される電流を増
大または低減する。電圧スイングは、トランジスタ２６
がターンオフする場合は、入力２２における正の電圧遷
移に対して制限される。入力における負の電圧スイング
はトランジスタ２６の最大電流能力によってのみ制限さ
れる。
【００３７】好ましい実施形態においては、差動出力信
号が出力２３および３３に発生される。入力２２に印加
される正の電圧遷移を有する入力信号はトランジスタ２
６のベース−エミッタ接合および抵抗２７における電圧
を低減する。逆に、トランジスタ２９のベース−エミッ
タ接合および抵抗２８における電圧は増大する。トラン
ジスタ３２はトランジスタ２９および３２によって形成
されるカレントミラー回路のミラートランジスタであ
る。トランジスタ２９のベース−エミッタ電圧の増大は
トランジスタ３２に反映され出力３３において提供され
る電流を増大する。
号が出力２３および３３に発生される。入力２２に印加
される正の電圧遷移を有する入力信号はトランジスタ２
６のベース−エミッタ接合および抵抗２７における電圧
を低減する。逆に、トランジスタ２９のベース−エミッ
タ接合および抵抗２８における電圧は増大する。トラン
ジスタ３２はトランジスタ２９および３２によって形成
されるカレントミラー回路のミラートランジスタであ
る。トランジスタ２９のベース−エミッタ電圧の増大は
トランジスタ３２に反映され出力３３において提供され
る電流を増大する。
【００３８】入力２２に印加される負の電圧遷移を有す
る入力信号は反対の効果を有する。トランジスタ２６の
ベースエミッタ間電圧および抵抗２７の電圧は前記負の
電圧遷移によって増大される。逆に、トランジスタ２９
のベース−エミッタ接合および抵抗２８の間の電圧は低
減される。負の電圧遷移を有する前記入力信号は出力２
３における電流の増大を生じかつ出力３３における電流
の低減を生じる結果となる。
る入力信号は反対の効果を有する。トランジスタ２６の
ベースエミッタ間電圧および抵抗２７の電圧は前記負の
電圧遷移によって増大される。逆に、トランジスタ２９
のベース−エミッタ接合および抵抗２８の間の電圧は低
減される。負の電圧遷移を有する前記入力信号は出力２
３における電流の増大を生じかつ出力３３における電流
の低減を生じる結果となる。
【００３９】増幅器２１は広い入力電圧範囲にわたりリ
ニアに留まっている。増幅器２１のバイアス電流はそれ
が図１の増幅器１１に対する場合のようにダイナミック
レンジを制限することはない。図１の増幅器１１は電流
源１４または１５によって供給される電流によって制限
される入力電圧範囲を有する。電流源１４および１５の
電流を増大することによりダイナミックレンジが増大す
るが電力消費も増大することになる。さらに、トランス
コンダクタンス増幅段１１のリニアリティは差動入力段
１２または１３を構成するトランジスタ（図１）の内の
１つを通して支配的に流れる場合に悪影響を受ける。
ニアに留まっている。増幅器２１のバイアス電流はそれ
が図１の増幅器１１に対する場合のようにダイナミック
レンジを制限することはない。図１の増幅器１１は電流
源１４または１５によって供給される電流によって制限
される入力電圧範囲を有する。電流源１４および１５の
電流を増大することによりダイナミックレンジが増大す
るが電力消費も増大することになる。さらに、トランス
コンダクタンス増幅段１１のリニアリティは差動入力段
１２または１３を構成するトランジスタ（図１）の内の
１つを通して支配的に流れる場合に悪影響を受ける。
【００４０】図２に戻ると、増幅器２１の構成は回路段
をバイアスする電流源によって制限されない。増幅器２
１は大きな入力信号によりトランジスタ２６またはトラ
ンジスタ２９のいずれかがターンオフする極端な条件の
下でリニアに動作し続ける。例えば、入力２２に印加さ
れた大きな正の電圧遷移を有する入力信号がトランジス
タ２６をターンオフするが、トランジスタ２８および２
９を通る電流をリニアに増大しこの電流はトランジスタ
３２によって出力３３に反映される。同様に、入力２２
に印加される大きな負の電圧遷移を有する入力信号はト
ランジスタ２９および３２をターンオフするが、抵抗２
７およびトランジスタ２６を通る、出力２３に提供され
る電流をリニアに増大させる。したがって、増幅器は大
きな入力電圧スイングの下でもリニアに留まっている。
をバイアスする電流源によって制限されない。増幅器２
１は大きな入力信号によりトランジスタ２６またはトラ
ンジスタ２９のいずれかがターンオフする極端な条件の
下でリニアに動作し続ける。例えば、入力２２に印加さ
れた大きな正の電圧遷移を有する入力信号がトランジス
タ２６をターンオフするが、トランジスタ２８および２
９を通る電流をリニアに増大しこの電流はトランジスタ
３２によって出力３３に反映される。同様に、入力２２
に印加される大きな負の電圧遷移を有する入力信号はト
ランジスタ２９および３２をターンオフするが、抵抗２
７およびトランジスタ２６を通る、出力２３に提供され
る電流をリニアに増大させる。したがって、増幅器は大
きな入力電圧スイングの下でもリニアに留まっている。
【００４１】増幅器２１の構成は他の増幅器と比較した
場合いくつかの利点を提供する。第１に、それは広い入
力電圧範囲にわたりほぼ一定の入力インピーダンスを与
える。第２に、該入力インピーダンスはソースインピー
ダンスに整合され、最大の信号転送のための入力信号を
提供する。第３に、増幅器２１はしばしば差動入力より
も好都合な単一終端入力を有する。第４に、差動出力構
成において、増幅器２１は偶数調波ひずみがなくかつ３
次調波ひずみをゼロとしこれはリニアリティを増大す
る。第５に、それは極めて広い入力電圧範囲にわたりリ
ニアな特性を有する。第６に、広い入力電圧範囲にわた
りトランスコンダクタンスの変化が極めて少ない。最後
に、増幅器２１は他の増幅器の構成において通常使用さ
れる入力インピーダンス整合抵抗を除去することにより
大きなトランスコンダクタンスおよび低減されたノイズ
を有する。
場合いくつかの利点を提供する。第１に、それは広い入
力電圧範囲にわたりほぼ一定の入力インピーダンスを与
える。第２に、該入力インピーダンスはソースインピー
ダンスに整合され、最大の信号転送のための入力信号を
提供する。第３に、増幅器２１はしばしば差動入力より
も好都合な単一終端入力を有する。第４に、差動出力構
成において、増幅器２１は偶数調波ひずみがなくかつ３
次調波ひずみをゼロとしこれはリニアリティを増大す
る。第５に、それは極めて広い入力電圧範囲にわたりリ
ニアな特性を有する。第６に、広い入力電圧範囲にわた
りトランスコンダクタンスの変化が極めて少ない。最後
に、増幅器２１は他の増幅器の構成において通常使用さ
れる入力インピーダンス整合抵抗を除去することにより
大きなトランスコンダクタンスおよび低減されたノイズ
を有する。
【００４２】図３は、差動入力および差動出力を有する
増幅器４１の回路図である。増幅器４１は図２の増幅器
２１と同様の増幅器４２および４３を備えている。増幅
器４１は入力４６、入力４７、バイアス入力４８、出力
４４、および出力４５を有する。
増幅器４１の回路図である。増幅器４１は図２の増幅器
２１と同様の増幅器４２および４３を備えている。増幅
器４１は入力４６、入力４７、バイアス入力４８、出力
４４、および出力４５を有する。
【００４３】この好ましい実施形態においては、トラン
ジスタ４９，５３，５４，５６，５９および６１はそれ
ぞれ第１の電極、制御電極および第２の電極に対応する
コレクタ、ベースおよびエミッタを有するバイポーラト
ランジスタである。増幅器４２はトランジスタ４９，５
３および５４、そして抵抗５１および５２を具備する。
トランジスタ４９は出力４４に結合されたコレクタ、バ
イアス電圧ＶＢＩＡＳを受けるためにバイアス入力４８
に結合されたベース、およびエミッタを有する。抵抗５
１はトランジスタ４９のエミッタに結合された第１の端
子および入力４６に結合された第２の端子を有する。抵
抗５２は入力４６に結合された第１の端子および第２の
端子を有する。トランジスタ５３は共通に抵抗５２の第
２の端子に結合されたコレクタおよびベース、そして電
源電圧（例えば、グランド）を受けるよう結合されたエ
ミッタを有する。トランジスタ５４は出力４５に結合さ
れたコレクタ、トランジスタ５３のベースに結合された
ベース、および前記電源電圧を受けるよう結合されたエ
ミッタを有する。
ジスタ４９，５３，５４，５６，５９および６１はそれ
ぞれ第１の電極、制御電極および第２の電極に対応する
コレクタ、ベースおよびエミッタを有するバイポーラト
ランジスタである。増幅器４２はトランジスタ４９，５
３および５４、そして抵抗５１および５２を具備する。
トランジスタ４９は出力４４に結合されたコレクタ、バ
イアス電圧ＶＢＩＡＳを受けるためにバイアス入力４８
に結合されたベース、およびエミッタを有する。抵抗５
１はトランジスタ４９のエミッタに結合された第１の端
子および入力４６に結合された第２の端子を有する。抵
抗５２は入力４６に結合された第１の端子および第２の
端子を有する。トランジスタ５３は共通に抵抗５２の第
２の端子に結合されたコレクタおよびベース、そして電
源電圧（例えば、グランド）を受けるよう結合されたエ
ミッタを有する。トランジスタ５４は出力４５に結合さ
れたコレクタ、トランジスタ５３のベースに結合された
ベース、および前記電源電圧を受けるよう結合されたエ
ミッタを有する。
【００４４】トランスコンダクタンス増幅器４３はトラ
ンジスタ５６，５９および６１、および抵抗５７および
５８を具備する。トランジスタ５６は出力４５に結合さ
れたコレクタ、バイアス電圧ＶＢＩＡＳを受けるための
バイアス入力４８に結合されたベース、およびエミッタ
を有する。抵抗５７はトランジスタ５６のエミッタに結
合された第１の端子、および入力４７に結合された第２
の端子を有する。抵抗５８は入力４７に結合された第１
の端子および第２の端子を有する。トランジスタ５９は
抵抗５８の第２の端子に共通に結合されたコレクタおよ
びベース、そして電源電圧（例えば、グランド）を受け
るよう結合されたエミッタを有する。トランジスタ６１
は出力４４に結合されたコレクタ、トランジスタ５９の
ベースに結合されたベース、そして前記電源電圧を受け
るよう結合されたエミッタを有する。
ンジスタ５６，５９および６１、および抵抗５７および
５８を具備する。トランジスタ５６は出力４５に結合さ
れたコレクタ、バイアス電圧ＶＢＩＡＳを受けるための
バイアス入力４８に結合されたベース、およびエミッタ
を有する。抵抗５７はトランジスタ５６のエミッタに結
合された第１の端子、および入力４７に結合された第２
の端子を有する。抵抗５８は入力４７に結合された第１
の端子および第２の端子を有する。トランジスタ５９は
抵抗５８の第２の端子に共通に結合されたコレクタおよ
びベース、そして電源電圧（例えば、グランド）を受け
るよう結合されたエミッタを有する。トランジスタ６１
は出力４４に結合されたコレクタ、トランジスタ５９の
ベースに結合されたベース、そして前記電源電圧を受け
るよう結合されたエミッタを有する。
【００４５】増幅器４１はその設計において完全に差動
的である。好ましい実施形態では、トランジスタ４９，
５３，５４，５６，５９および６１は寸法が同じであ
る。同様に、抵抗５１，５２，５７および５８は同じ抵
抗値を有する。抵抗値Ｒ＝ｒｅ／２（Ｒ＝抵抗５１，５
２，５７および５８の抵抗、ｒｅ＝トランジスタ４９，
５３，５６および５９のインピーダンス）は増幅器４１
によって生成される３次調波ひずみをゼロにする。ま
た、増幅器４１の入力インピーダンスは入力信号を提供
するために入力４６および４７に結合された回路（図示
せず）のソースインピーダンスに整合される。トランジ
スタ４９，５３，５６および５９のインピーダンスはバ
イアス入力４８に印加されるバイアス電圧ＶＢＩＡＳを
変えることによって調整される。
的である。好ましい実施形態では、トランジスタ４９，
５３，５４，５６，５９および６１は寸法が同じであ
る。同様に、抵抗５１，５２，５７および５８は同じ抵
抗値を有する。抵抗値Ｒ＝ｒｅ／２（Ｒ＝抵抗５１，５
２，５７および５８の抵抗、ｒｅ＝トランジスタ４９，
５３，５６および５９のインピーダンス）は増幅器４１
によって生成される３次調波ひずみをゼロにする。ま
た、増幅器４１の入力インピーダンスは入力信号を提供
するために入力４６および４７に結合された回路（図示
せず）のソースインピーダンスに整合される。トランジ
スタ４９，５３，５６および５９のインピーダンスはバ
イアス入力４８に印加されるバイアス電圧ＶＢＩＡＳを
変えることによって調整される。
【００４６】好ましい実施形態では、差動電圧は入力４
６および４７にＡＣ結合される。静止状態では、入力４
６および４７の電圧は同じである。入力４６および４７
の間の正の電圧遷移を有する入力電圧（入力４６におけ
る電圧が入力４７における電圧より大きい）はトランジ
スタ４９および５９の電流を低減し、かつトランジスタ
５３および５６の電流を増大させる。トランジスタ４９
および６１（それはトランジスタ５９を反映する）の電
流が減少し、それによって出力４４における電流を低減
する。トランジスタ５４（それはトランジスタ５３を反
映する）および５６の電流が増大し、それによって出力
４５における電流を増大させる。
６および４７にＡＣ結合される。静止状態では、入力４
６および４７の電圧は同じである。入力４６および４７
の間の正の電圧遷移を有する入力電圧（入力４６におけ
る電圧が入力４７における電圧より大きい）はトランジ
スタ４９および５９の電流を低減し、かつトランジスタ
５３および５６の電流を増大させる。トランジスタ４９
および６１（それはトランジスタ５９を反映する）の電
流が減少し、それによって出力４４における電流を低減
する。トランジスタ５４（それはトランジスタ５３を反
映する）および５６の電流が増大し、それによって出力
４５における電流を増大させる。
【００４７】入力４６および４７の間の負の電圧遷移
（入力４６の電圧が入力４７の電圧より小さい）を有す
る差動入力信号はトランジスタ４９および５９の電流を
増大させ、かつトランジスタ５３および５６の電流を減
少させる。トランジスタ４９および６１（それはトラン
ジスタ５９を反映する）の電流が増大し、それによって
出力４４における電流を増大させる。トランジスタ５４
（それはトランジスタ５３を反映する）および５６の電
流が減少し、それによって出力４５における電流を低減
する。増幅器４１は図２の詳細な説明において前に説明
した基本的な原理を使用した全差動増幅器である。
（入力４６の電圧が入力４７の電圧より小さい）を有す
る差動入力信号はトランジスタ４９および５９の電流を
増大させ、かつトランジスタ５３および５６の電流を減
少させる。トランジスタ４９および６１（それはトラン
ジスタ５９を反映する）の電流が増大し、それによって
出力４４における電流を増大させる。トランジスタ５４
（それはトランジスタ５３を反映する）および５６の電
流が減少し、それによって出力４５における電流を低減
する。増幅器４１は図２の詳細な説明において前に説明
した基本的な原理を使用した全差動増幅器である。
【００４８】図４は、信号をミキシングするための増幅
器８０の回路図を示す。増幅器８０は図２の増幅器２１
の別の実施形態である増幅器８５を含む。一般に、増幅
器８０は第１の信号を第２の信号と混合して第１の信号
の周波数を低減する。第１の信号は典型的にはミキシン
グ処理によって影響を受けない変調情報を有する。増幅
器８０は第１の信号を受けるための入力７１、出力信号
を提供するための出力７２および７３、第２の信号を受
けるための入力７６および７７、そしてバイアス電圧を
受けるためのバイアス入力７４を有する。
器８０の回路図を示す。増幅器８０は図２の増幅器２１
の別の実施形態である増幅器８５を含む。一般に、増幅
器８０は第１の信号を第２の信号と混合して第１の信号
の周波数を低減する。第１の信号は典型的にはミキシン
グ処理によって影響を受けない変調情報を有する。増幅
器８０は第１の信号を受けるための入力７１、出力信号
を提供するための出力７２および７３、第２の信号を受
けるための入力７６および７７、そしてバイアス電圧を
受けるためのバイアス入力７４を有する。
【００４９】増幅器８０はトランジスタ７８，７９，８
１，８３，８６，８７，８８および９３、そして抵抗８
２，８４および９２を具備する。トランジスタ７８，７
９，８１，８３，８６，８７，８８および９３はおのお
のそれぞれ第１の電極、制御電極および第２の電極に対
応するコレクタ、ベースおよびエミッタを有する。トラ
ンジスタ７８および７９は差動入力段を形成する。トラ
ンジスタ７８は出力７２に結合されたコレクタ、入力７
６に結合されたベース、およびノード８９に結合された
エミッタを有する。トランジスタ７９は出力７３に結合
されたコレクタ、入力７７に結合されたベース、および
ノード８９に結合されたエミッタを有する。トランジス
タ８７および８８は第２の差動入力段を形成する。トラ
ンジスタ８７は出力７３に結合されたコレクタ、入力７
６に結合されたベース、およびノード９１に結合された
エミッタを有する。トランジスタ８８は出力７２に結合
されたコレクタ、入力７７に結合されたベース、および
ノード９１に結合されたエミッタを有する。
１，８３，８６，８７，８８および９３、そして抵抗８
２，８４および９２を具備する。トランジスタ７８，７
９，８１，８３，８６，８７，８８および９３はおのお
のそれぞれ第１の電極、制御電極および第２の電極に対
応するコレクタ、ベースおよびエミッタを有する。トラ
ンジスタ７８および７９は差動入力段を形成する。トラ
ンジスタ７８は出力７２に結合されたコレクタ、入力７
６に結合されたベース、およびノード８９に結合された
エミッタを有する。トランジスタ７９は出力７３に結合
されたコレクタ、入力７７に結合されたベース、および
ノード８９に結合されたエミッタを有する。トランジス
タ８７および８８は第２の差動入力段を形成する。トラ
ンジスタ８７は出力７３に結合されたコレクタ、入力７
６に結合されたベース、およびノード９１に結合された
エミッタを有する。トランジスタ８８は出力７２に結合
されたコレクタ、入力７７に結合されたベース、および
ノード９１に結合されたエミッタを有する。
【００５０】増幅器８５はトランジスタ８１，８３，８
６および９３、そして抵抗８２および８３を具備する。
トランジスタ８１はノード８９に結合されたコレクタ、
バイアス入力７４に結合されたベース、およびエミッタ
を有する。抵抗８２はトランジスタ８１のエミッタに結
合された第１の端子および入力７１に結合された第２の
端子を有する。トランジスタ８３は入力７１に共通に結
合された第１の電極および制御電極、そしてエミッタを
有する。抵抗８４はトランジスタ８３のエミッタに結合
された第１の端子、および電源電圧（例えば、グラン
ド）に結合された第２の端子を有する。トランジスタ９
３はノード９１に結合されたコレクタ、バイアス入力７
４に結合されたべース、およびエミッタを有する。トラ
ンジスタ８６はトランジスタ９３のエミッタに結合され
たコレクタ、トランジスタ８３のベースに結合されたベ
ース、およびエミッタを有する。抵抗９２はトランジス
タ８６のエミッタに結合された第１の端子、および前記
電源電圧を受けるよう結合された第２の端子を有する。
６および９３、そして抵抗８２および８３を具備する。
トランジスタ８１はノード８９に結合されたコレクタ、
バイアス入力７４に結合されたベース、およびエミッタ
を有する。抵抗８２はトランジスタ８１のエミッタに結
合された第１の端子および入力７１に結合された第２の
端子を有する。トランジスタ８３は入力７１に共通に結
合された第１の電極および制御電極、そしてエミッタを
有する。抵抗８４はトランジスタ８３のエミッタに結合
された第１の端子、および電源電圧（例えば、グラン
ド）に結合された第２の端子を有する。トランジスタ９
３はノード９１に結合されたコレクタ、バイアス入力７
４に結合されたべース、およびエミッタを有する。トラ
ンジスタ８６はトランジスタ９３のエミッタに結合され
たコレクタ、トランジスタ８３のベースに結合されたベ
ース、およびエミッタを有する。抵抗９２はトランジス
タ８６のエミッタに結合された第１の端子、および前記
電源電圧を受けるよう結合された第２の端子を有する。
【００５１】増幅器８５は図２のトランスコンダクタン
ス増幅器２１と同様に動作する。好ましい実施形態で
は、トランジスタ８１，８３，８６および９１は同じ寸
法を有するよう整合されている。抵抗８２，８３および
９２は同じ抵抗値を有するよう整合されている。トラン
ジスタ８１は共通ベース増幅器である。抵抗８２および
８４は増幅器８５の入力信号の出力信号への伝達関数を
線形化するための負帰還抵抗である。トランジスタ８３
はダイオード構成になっておりかつトランジスタ８１の
コレクタに提供される信号に対し相補的な信号を発生す
る。トランジスタ８３および８６はカレントミラーを形
成する。トランジスタ８６および抵抗９２はそれぞれト
ランジスタ８３および抵抗９４と整合して等しい電流を
提供する。抵抗９２はトランジスタ８６の出力インピー
ダンス（コレクタにおける）の増大という付加的な利益
を与える。トランジスタ９３はトランジスタ８６におけ
る電圧を低減するためのカスコードトランジスタであ
る。
ス増幅器２１と同様に動作する。好ましい実施形態で
は、トランジスタ８１，８３，８６および９１は同じ寸
法を有するよう整合されている。抵抗８２，８３および
９２は同じ抵抗値を有するよう整合されている。トラン
ジスタ８１は共通ベース増幅器である。抵抗８２および
８４は増幅器８５の入力信号の出力信号への伝達関数を
線形化するための負帰還抵抗である。トランジスタ８３
はダイオード構成になっておりかつトランジスタ８１の
コレクタに提供される信号に対し相補的な信号を発生す
る。トランジスタ８３および８６はカレントミラーを形
成する。トランジスタ８６および抵抗９２はそれぞれト
ランジスタ８３および抵抗９４と整合して等しい電流を
提供する。抵抗９２はトランジスタ８６の出力インピー
ダンス（コレクタにおける）の増大という付加的な利益
を与える。トランジスタ９３はトランジスタ８６におけ
る電圧を低減するためのカスコードトランジスタであ
る。
【００５２】増幅器８５は入力７１に結合された入力信
号を提供する回路９４のソースインピーダンスに整合さ
れた入力インピーダンスを有する。偶数調波ひずみは増
幅器８５によってノード８９および９１に提供される差
動信号により打ち消される。増幅器８５の３次調波ひず
みはＲ＝ｒｅ／２に選択することによりゼロにされ、こ
の場合Ｒは抵抗８２，８４および９３の抵抗値であり、
かつｒｅはトランジスタ８１および８３の（エミッタに
おける）インピーダンスである。前記入力インピーダン
スはＺｉｎ＝３／４＊ｒｅに選択することにより整合さ
れる。トランジスタ８１および８３のインピーダンスは
バイアス入力７４に印加されるバイアス電圧により調整
される。該バイアス電圧はトランジスタ８１および８３
を通る電流を調整し、それによってｒｅの値を決定す
る。入力７１に印加される入力信号はトランジスタ８１
および９３のコレクタにおけるリニアな変化を生じさせ
る。
号を提供する回路９４のソースインピーダンスに整合さ
れた入力インピーダンスを有する。偶数調波ひずみは増
幅器８５によってノード８９および９１に提供される差
動信号により打ち消される。増幅器８５の３次調波ひず
みはＲ＝ｒｅ／２に選択することによりゼロにされ、こ
の場合Ｒは抵抗８２，８４および９３の抵抗値であり、
かつｒｅはトランジスタ８１および８３の（エミッタに
おける）インピーダンスである。前記入力インピーダン
スはＺｉｎ＝３／４＊ｒｅに選択することにより整合さ
れる。トランジスタ８１および８３のインピーダンスは
バイアス入力７４に印加されるバイアス電圧により調整
される。該バイアス電圧はトランジスタ８１および８３
を通る電流を調整し、それによってｒｅの値を決定す
る。入力７１に印加される入力信号はトランジスタ８１
および９３のコレクタにおけるリニアな変化を生じさせ
る。
【００５３】差動入力信号が入力７６および７７に印加
される。入力７６および７７はトランジスタ７８および
７９、およびトランジスタ８７および８８からなる差動
入力段に結合されている。トランジスタ８１および８５
からの電流はそれぞれトランジスタ７８および７９、お
よびトランジスタ８７および８８をバイアスする。入力
７１に印加される入力信号によるバイアス電流の変化は
前記差動入力信号と混合され当業者によく知られている
ように出力７２および７３に低減された周波数の信号を
生成する。一般に、高い周波数のキャリア信号は入力７
１または入力７６および７７に印加される。高周波キャ
リアは変調された情報を含む。局部発振器の信号が前記
高周波キャリアと混合されかつ残りの入力に供給され
る。前記高周波キャリアより低い差分周波数が出力７２
および７３に発生される。高周波キャリアにおける変調
された情報は前記ミキシングによって影響を受けずかつ
前記差分周波数にも残っている。増幅器８０における増
幅器８５は信号をミキシングするための他の設計の増幅
器と比較した場合より少ないひずみおよびノイズの出力
信号を生成し、それによってより少ないひずみおよびノ
イズの差分周波数を発生する。
される。入力７６および７７はトランジスタ７８および
７９、およびトランジスタ８７および８８からなる差動
入力段に結合されている。トランジスタ８１および８５
からの電流はそれぞれトランジスタ７８および７９、お
よびトランジスタ８７および８８をバイアスする。入力
７１に印加される入力信号によるバイアス電流の変化は
前記差動入力信号と混合され当業者によく知られている
ように出力７２および７３に低減された周波数の信号を
生成する。一般に、高い周波数のキャリア信号は入力７
１または入力７６および７７に印加される。高周波キャ
リアは変調された情報を含む。局部発振器の信号が前記
高周波キャリアと混合されかつ残りの入力に供給され
る。前記高周波キャリアより低い差分周波数が出力７２
および７３に発生される。高周波キャリアにおける変調
された情報は前記ミキシングによって影響を受けずかつ
前記差分周波数にも残っている。増幅器８０における増
幅器８５は信号をミキシングするための他の設計の増幅
器と比較した場合より少ないひずみおよびノイズの出力
信号を生成し、それによってより少ないひずみおよびノ
イズの差分周波数を発生する。
【００５４】
【発明の効果】以上から、低い入力インピーダンス、低
いひずみ、高いリニアリティ、高いトランスコンダクタ
ンス、および低いノイズを有するトランスコンダクタン
ス増幅器が提供されたことが理解されるべきである。
いひずみ、高いリニアリティ、高いトランスコンダクタ
ンス、および低いノイズを有するトランスコンダクタン
ス増幅器が提供されたことが理解されるべきである。
【００５５】本発明の特定の実施形態が示されかつ説明
されたが、当業者にはさらに他の修正および改善をなす
ことができる。本発明は示された特定の形態に限定され
るのではなくかつ添付の特許請求の範囲はこの発明の精
神および範囲から離れることのないすべての修正をカバ
ーすることを意図していることが理解されるべきであ
る。
されたが、当業者にはさらに他の修正および改善をなす
ことができる。本発明は示された特定の形態に限定され
るのではなくかつ添付の特許請求の範囲はこの発明の精
神および範囲から離れることのないすべての修正をカバ
ーすることを意図していることが理解されるべきであ
る。
【図１】一対の不平衡差動入力段を備えた増幅器の従来
技術の回路を示す電気回路図である。
技術の回路を示す電気回路図である。
【図２】本発明に係わる増幅器の電気回路図である。
【図３】図２の増幅器を一対備えて構成される全差動増
幅器の電気回路図である。
幅器の電気回路図である。
【図４】本発明に係わる第１の信号を第２の信号とミキ
シングするための増幅器を示す電気回路図である。
シングするための増幅器を示す電気回路図である。
２１ 増幅器 ２２ 入力端子 ２３，３３ 出力端子 ２６，２９，３２ トランジスタ ２７，２８ 抵抗 ３４ 入力供給回路 ４１ 増幅器 ４２，４３ 増幅器ユニット ４４，４５ 出力端子 ４６，４７ 入力端子 ４８ バイアス入力端子 ４９，５３，５４，５６，５９，６１ トランジスタ ５１，５２，５７，５８ 抵抗 ８０ 増幅器 ７２，７３ 出力端子 ７４ バイアス入力端子 ７１，７６，７７ 入力端子 ７８，７９，８１，８３，８７，８８，９３，８６ ト
ランジスタ ８５ 増幅器ユニット ９４ 入力供給回路
ランジスタ ８５ 増幅器ユニット ９４ 入力供給回路
Claims (5)
- 【請求項１】 増幅器（２１）であって、 第１の電極、バイアス電圧を受けるよう結合された制御
電極、および第２の電極を有する第１のトランジスタ
（２６）、 前記第１のトランジスタ（２６）の前記第２の電極に結
合された第１の端子および第２の端子を有する第１の抵
抗（２７）、 前記第１の抵抗（２７）の前記第２の端子に結合された
第１の端子および第２の端子を有する第２の抵抗（２
８）、そして前記第２の抵抗（２８）の前記第２の端子
に共通に結合された第１の電極および制御電極と、電源
電圧を受けるよう結合された第２の電極を有する第２の
トランジスタ（２９）、 を具備し、前記増幅器（２１）は入力信号を受けるため
の前記第１の抵抗（２７）の前記第２の端子に結合され
た入力および出力信号を提供するための前記第１のトラ
ンジスタ（２６）の前記第１の電極に結合された第１の
出力を有することを特徴とする増幅器（２１）。 - 【請求項２】 さらに、第１の電極、前記第２のトラン
ジスタ（２９）の前記制御電極に結合された制御電極、
および前記電源電圧を受けるよう結合された第２の電極
を有する第３のトランジスタ（３２）を含み、前記増幅
器（２１）は前記第３のトランジスタ（３２）の前記第
１の電極に結合された第２の出力を有し、前記増幅器
（２１）は前記第１および第２の出力において差動出力
信号を提供することを特徴とする請求項１に記載の増幅
器。 - 【請求項３】 前記第１（２７）および第２（２８）の
抵抗は３次調波ひずみをゼロにするために前記第１およ
び第２のトランジスタ（２６，２９）のインピーダンス
のほぼ半分のインピーダンスを有することを特徴とする
請求項１または２に記載の増幅器。 - 【請求項４】 第１の差動入力（４６）、第２の差動入
力（４７）、バイアス電圧を受けるための入力（４
８）、第１の差動出力（４４）、および第２の差動出力
（４５）を有する増幅器（４１）であって、 前記増幅器（４１）の前記第１の差動出力に結合された
第１の電極、前記増幅器（４１）の前記入力に結合され
た制御電極、および第２の電極を有する第１のトランジ
スタ（４９）、 前記第１のトランジスタ（４９）の前記第２の電極に結
合された第１の端子および前記増幅器（４１）の前記第
１の差動入力に結合された第２の端子を有する第１の抵
抗（５１）、 前記増幅器（４１）の第１の差動入力に結合された第１
の端子および第２の端子を有する第２の抵抗（５２）、 前記第２の抵抗（５２）の前記第２の端子に共通に結合
された第１の電極および制御電極、そして電源電圧を受
けるよう結合された第２の電極を有する第２のトランジ
スタ（５３）、 前記増幅器（４１）の前記第２の差動出力に結合された
第１の電極、前記第２のトランジスタ（５３）の前記制
御電極に結合された制御電極、および前記電源電圧を受
けるよう結合された第２の電極を有する第３のトランジ
スタ（５４）、 前記増幅器の前記第２の差動出力に結合された第１の電
極、前記増幅器の前記入力に結合された制御電極、およ
び第２の電極を有する第４のトランジスタ（５６）、 前記第４のトランジスタの前記第２の電極に結合された
第１の端子および前記増幅器の前記第２の差動入力に結
合された第２の端子を有する第３の抵抗（５７）、 前記増幅器の前記差動入力に結合された第１の端子およ
び第２の端子を有する第４の抵抗（５８）、 前記第４の抵抗の前記第２の端子に共通に結合された第
１の電極および制御電極、および前記電源電圧を受ける
よう結合された第２の電極を有する第５のトランジスタ
（５９）、そして前記増幅器の前記第１の差動出力に結
合された第１の電極、前記第５のトランジスタの前記制
御電極に結合された制御電極、および前記電源電圧を受
けるよう結合された第２の電極を有する第６のトランジ
スタ（６１）、を具備することを特徴とする増幅器（４
１）。 - 【請求項５】 増幅器（８０）であって、 第１の電極、バイアス電圧を受けるよう結合された制御
電極、および第２の電極を有する第１のトランジスタ
（８１）、 前記第１のトランジスタの前記第２の電極に結合された
第１の端子および前記増幅器の第１の入力に結合された
第２の端子を有する第１の抵抗（８２）、 前記増幅器の前記第１の入力に共通に結合された第１の
電極および制御電極、および第２の電極を有する第２の
トランジスタ（８３）、そして前記第２のトランジスタ
の前記第２の電極に結合された第１の端子および電源電
圧を受けるよう結合された第２の端子を有する第２の抵
抗（８４）、 を具備し、前記第１のトランジスタは前記増幅器の前記
第１の入力に印加される入力信号に対しリニアな関係を
有する信号を前記第１の電極に提供することを特徴とす
る増幅器（８０）。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/363,089 | 1994-12-23 | ||
| US08/363,089 US5497123A (en) | 1994-12-23 | 1994-12-23 | Amplifier circuit having high linearity for cancelling third order harmonic distortion |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08242125A true JPH08242125A (ja) | 1996-09-17 |
| JP3575898B2 JP3575898B2 (ja) | 2004-10-13 |
Family
ID=23428749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34881195A Expired - Lifetime JP3575898B2 (ja) | 1994-12-23 | 1995-12-18 | 増幅器回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5497123A (ja) |
| EP (1) | EP0718966A1 (ja) |
| JP (1) | JP3575898B2 (ja) |
| KR (1) | KR100388373B1 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002305429A (ja) * | 2001-04-05 | 2002-10-18 | Fujitsu Ltd | 変換回路 |
| JP2004506368A (ja) * | 2000-08-07 | 2004-02-26 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | ノイズ及び入力インピーダンス整合増幅器 |
| JP2007014036A (ja) * | 1997-11-14 | 2007-01-18 | Zarlink Semiconductor Ltd | 低電圧増幅器 |
| JP2007508768A (ja) * | 2003-10-13 | 2007-04-05 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 相互コンダクタンス回路 |
| JP2009504096A (ja) * | 2005-08-02 | 2009-01-29 | クゥアルコム・インコーポレイテッド | アクティブポストディストーション線形化を有する増幅器 |
| JP2009513059A (ja) * | 2005-10-20 | 2009-03-26 | テレフオンアクチーボラゲット エル エム エリクソン（パブル） | トランスコンダクタンス段の構成 |
| JP2011511570A (ja) * | 2008-01-29 | 2011-04-07 | クゥアルコム・インコーポレイテッド | 正確な入力オフセット電圧を有する差動増幅器 |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5826182A (en) * | 1995-01-25 | 1998-10-20 | Analog Devices, Inc. | Double balanced RF mixer with predetermined input impedance |
| DE19651081C1 (de) * | 1996-12-09 | 1998-04-23 | Siemens Ag | Spannung-Strom- bzw. Strom-Strom-Umsetzer |
| US5886547A (en) * | 1996-12-16 | 1999-03-23 | Motorola, Inc. | Circuit and method of controlling mixer linearity |
| US5903185A (en) * | 1996-12-20 | 1999-05-11 | Maxim Integrated Products, Inc. | Hybrid differential pairs for flat transconductance |
| US5929710A (en) * | 1997-03-20 | 1999-07-27 | National Semiconductor Corporation | Cascode single-ended to differential converter |
| US6122497A (en) * | 1997-08-21 | 2000-09-19 | Analog Devices, Inc. | RF mixer with inductive degeneration |
| US5945878A (en) * | 1998-02-17 | 1999-08-31 | Motorola, Inc. | Single-ended to differential converter |
| US6100763A (en) * | 1999-03-29 | 2000-08-08 | Motorola, Inc. | Circuit for RF buffer and method of operation |
| US6987816B1 (en) | 1999-11-23 | 2006-01-17 | Micro Linear Corporation | Iris data recovery algorithms |
| US6445257B1 (en) | 1999-11-23 | 2002-09-03 | Micro Linear Corporation | Fuse-trimmed tank circuit for an integrated voltage-controlled oscillator |
| WO2001039372A1 (en) * | 1999-11-23 | 2001-05-31 | Micro Linear Corporation | An active polyphase filter with transconductor cross-coupling of filter sections |
| US6441688B1 (en) | 2000-08-18 | 2002-08-27 | Motorola, Inc. | Single-to-differential buffer amplifier |
| US6404284B1 (en) | 2001-04-19 | 2002-06-11 | Anadigics, Inc. | Amplifier bias adjustment circuit to maintain high-output third-order intermodulation distortion performance |
| US6559723B2 (en) | 2001-09-04 | 2003-05-06 | Motorola, Inc. | Single ended input, differential output amplifier |
| EP1296446A1 (fr) * | 2001-09-25 | 2003-03-26 | Koninklijke Philips Electronics N.V. | Circuit de conversion linéaire de puissance |
| US7035616B2 (en) * | 2002-01-04 | 2006-04-25 | International Business Machines Corporation | Two-stage variable-gain mixer employing shunt feedback |
| CA2467184A1 (en) * | 2004-05-12 | 2005-11-12 | Sirific Wireless Corporation | Im3 cancellation using cmos elements |
| US7532045B1 (en) * | 2005-02-08 | 2009-05-12 | Sitel Semiconductor B.V. | Low-complexity active transconductance circuit |
| US7889007B2 (en) * | 2005-08-02 | 2011-02-15 | Qualcomm, Incorporated | Differential amplifier with active post-distortion linearization |
| JP4997730B2 (ja) * | 2005-08-31 | 2012-08-08 | パナソニック株式会社 | 可変利得増幅器およびそれを用いた交流電源装置 |
| US7403758B2 (en) * | 2005-10-04 | 2008-07-22 | Freescale Semicondutor, Inc. | Linearized and balanced mixer apparatus and signal mixing method |
| US7777575B2 (en) * | 2008-07-17 | 2010-08-17 | Infineon Technologies Ag | Circuit with single-ended input and differential output |
| US9099956B2 (en) | 2011-04-26 | 2015-08-04 | King Abdulaziz City For Science And Technology | Injection locking based power amplifier |
| US11012037B2 (en) | 2019-03-22 | 2021-05-18 | Analog Devices International Unlimited Company | Techniques for controlling an auto-zero amplifier |
| US10833639B2 (en) * | 2019-04-12 | 2020-11-10 | Analog Devices International Unlimited Company | Method for aliasing reduction in auto zero amplifier |
| JP6890629B2 (ja) * | 2019-05-08 | 2021-06-18 | 華邦電子股▲ふん▼有限公司Ｗｉｎｂｏｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐ． | 差動アンプ |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5990412A (ja) * | 1982-11-15 | 1984-05-24 | Nec Corp | 双方向性定電流駆動回路 |
| NL8600422A (nl) * | 1986-02-20 | 1987-09-16 | Philips Nv | Transconductantieversterker. |
| DE3824556C2 (de) * | 1988-07-20 | 1994-01-27 | Telefunken Microelectron | Symmetrische Eingangsschaltung für Hochfrequenzverstärker |
| JPH0681108B2 (ja) * | 1989-03-22 | 1994-10-12 | 株式会社東芝 | Ｆｍステレオマルチプレックス復調回路のマトリックス回路 |
| US5043674A (en) * | 1990-04-30 | 1991-08-27 | International Business Machines Corporation | Differential receiver with high common-mode range |
| US5126586A (en) * | 1990-05-16 | 1992-06-30 | Analog Devices, Inc. | Wideband differential voltage-to-current converters |
| FR2687516A1 (fr) * | 1992-02-19 | 1993-08-20 | Philips Composants | Circuit differentiel a haute linearite. |
| FR2695272B1 (fr) * | 1992-08-26 | 1994-12-09 | Philips Composants | Circuit mélangeur pour des signaux de radio ou de télévision. |
-
1994
- 1994-12-23 US US08/363,089 patent/US5497123A/en not_active Expired - Lifetime
-
1995
- 1995-12-18 JP JP34881195A patent/JP3575898B2/ja not_active Expired - Lifetime
- 1995-12-18 EP EP95119923A patent/EP0718966A1/en not_active Ceased
- 1995-12-23 KR KR1019950072153A patent/KR100388373B1/ko not_active IP Right Cessation
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007014036A (ja) * | 1997-11-14 | 2007-01-18 | Zarlink Semiconductor Ltd | 低電圧増幅器 |
| JP2004506368A (ja) * | 2000-08-07 | 2004-02-26 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | ノイズ及び入力インピーダンス整合増幅器 |
| JP2002305429A (ja) * | 2001-04-05 | 2002-10-18 | Fujitsu Ltd | 変換回路 |
| JP2007508768A (ja) * | 2003-10-13 | 2007-04-05 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 相互コンダクタンス回路 |
| JP2009504096A (ja) * | 2005-08-02 | 2009-01-29 | クゥアルコム・インコーポレイテッド | アクティブポストディストーション線形化を有する増幅器 |
| JP4838308B2 (ja) * | 2005-08-02 | 2011-12-14 | クゥアルコム・インコーポレイテッド | アクティブポストディストーション線形化を有する増幅器 |
| JP2009513059A (ja) * | 2005-10-20 | 2009-03-26 | テレフオンアクチーボラゲット エル エム エリクソン（パブル） | トランスコンダクタンス段の構成 |
| JP2011511570A (ja) * | 2008-01-29 | 2011-04-07 | クゥアルコム・インコーポレイテッド | 正確な入力オフセット電圧を有する差動増幅器 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0718966A1 (en) | 1996-06-26 |
| US5497123A (en) | 1996-03-05 |
| KR960027256A (ko) | 1996-07-22 |
| JP3575898B2 (ja) | 2004-10-13 |
| KR100388373B1 (ko) | 2003-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3575898B2 (ja) | 増幅器回路 | |
| US6308058B1 (en) | Image reject mixer | |
| JPH0775289B2 (ja) | 相互コンダクタンス増幅回路 | |
| JP2002111412A (ja) | 増幅回路 | |
| JPH03150908A (ja) | 直流結合トランスインピーダンス型増幅器 | |
| US4468628A (en) | Differential amplifier with high common-mode rejection | |
| EP0565299A1 (en) | Double-balanced active mixer with single-ended-to-differential voltage-current conversion circuits | |
| JP5065280B2 (ja) | トランスコンダクタンス段の構成 | |
| US20010048336A1 (en) | Analog multiplying circuit and variable gain amplifying circuit | |
| JP4567831B2 (ja) | 電圧電流変換器 | |
| GB2321148A (en) | Mixer circuit with improved noise properties | |
| GB2378068A (en) | A bipolar differential amplifier with a tail resistor | |
| US5047729A (en) | Transconductance amplifier | |
| JP3080488B2 (ja) | 差動増幅器 | |
| JP3392682B2 (ja) | ミキサー回路 | |
| EP0853375A1 (en) | Double balanced mixer circuit | |
| JPH0478044B2 (ja) | ||
| JP3548127B2 (ja) | 低供給電圧アナログ乗算器 | |
| JP2684837B2 (ja) | 差動増幅回路 | |
| JPH1041750A (ja) | 利得制御周波数変換回路 | |
| JP3733215B2 (ja) | 増幅回路 | |
| JPS6123852Y2 (ja) | ||
| JP3367875B2 (ja) | 対数変換回路及びこれを用いたトランスコンダクター | |
| JPH032985Y2 (ja) | ||
| JP3352104B2 (ja) | カレントミラー回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040615 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040706 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070716 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080716 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 5 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100716 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100716 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110716 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110716 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120716 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120716 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |