JPH0681108B2 - Ｆｍステレオマルチプレックス復調回路のマトリックス回路 - Google Patents
Ｆｍステレオマルチプレックス復調回路のマトリックス回路Info
- Publication number
- JPH0681108B2 JPH0681108B2 JP1069801A JP6980189A JPH0681108B2 JP H0681108 B2 JPH0681108 B2 JP H0681108B2 JP 1069801 A JP1069801 A JP 1069801A JP 6980189 A JP6980189 A JP 6980189A JP H0681108 B2 JPH0681108 B2 JP H0681108B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- matrix
- npn transistor
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04H—BROADCAST COMMUNICATION
- H04H40/00—Arrangements specially adapted for receiving broadcast information
- H04H40/18—Arrangements characterised by circuits or components specially adapted for receiving
- H04H40/27—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95
- H04H40/36—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95 specially adapted for stereophonic broadcast receiving
- H04H40/45—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95 specially adapted for stereophonic broadcast receiving for FM stereophonic broadcast systems receiving
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/1646—Circuits adapted for the reception of stereophonic signals
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、FM（周波数変調）ステレオ放送を受信可能な
装置に用いられる集積回路化されたFMステレオマルチプ
レックス復調回路のマトリックス回路に係り、特に復調
されたコンポジット信号電流を所定の比率に分流させる
回路に関する。
装置に用いられる集積回路化されたFMステレオマルチプ
レックス復調回路のマトリックス回路に係り、特に復調
されたコンポジット信号電流を所定の比率に分流させる
回路に関する。
（従来の技術） FMステレオマルチプレックス復調回路のマトリックス回
路は、従来、第５図に示すように構成されている。即
ち、このマトリックス回路において、Q51およびQ52はそ
れぞれNPNトランジスタであり、それぞれのエミッタは
それぞれマトリックス抵抗R1を介して一括接続され、こ
の一括接続点はマトリックス抵抗R2を介して接地電位に
接続されている。NPNトランジスタQ51およびQ52は、そ
れぞれのベースが対応して入力ノード50およびバイアス
電圧（V1）源に接続されている。入力ノード50にFM復調
されたコンポジット信号電圧Δviが入力すると、この入
力信号viはNPNトランジスタQ51およびQ52のそれぞれの
コレクタ電流として所定の比率を持つように分解され、
分流電流Δi1,Δi2が出力する。
路は、従来、第５図に示すように構成されている。即
ち、このマトリックス回路において、Q51およびQ52はそ
れぞれNPNトランジスタであり、それぞれのエミッタは
それぞれマトリックス抵抗R1を介して一括接続され、こ
の一括接続点はマトリックス抵抗R2を介して接地電位に
接続されている。NPNトランジスタQ51およびQ52は、そ
れぞれのベースが対応して入力ノード50およびバイアス
電圧（V1）源に接続されている。入力ノード50にFM復調
されたコンポジット信号電圧Δviが入力すると、この入
力信号viはNPNトランジスタQ51およびQ52のそれぞれの
コレクタ電流として所定の比率を持つように分解され、
分流電流Δi1,Δi2が出力する。
このマトリックス回路から出力する分流電流Δi1,Δi2
は、スイッチングデコーダSDに供給され、ここで38KHz
の相補的なスイッチングパルス信号によってスイッチン
グ制御され、左チャネル信号Loutおよび右チャネル信号
Routが得られる。
は、スイッチングデコーダSDに供給され、ここで38KHz
の相補的なスイッチングパルス信号によってスイッチン
グ制御され、左チャネル信号Loutおよび右チャネル信号
Routが得られる。
上記動作において、入力信号Δvi、分流電流Δi1,Δ
i2、マトリックス抵抗R1,R2の間には次式に示すような
関係がある。
i2、マトリックス抵抗R1,R2の間には次式に示すような
関係がある。
また、左チャネル信号Loutおよび右チャネル信号Routの
セパレーションを最大とするには、 の条件を満たすように、R1,R2の値を設定することが知
られている。
セパレーションを最大とするには、 の条件を満たすように、R1,R2の値を設定することが知
られている。
なお、上記した従来のマトリックス回路は、電圧信号Δ
viを入力とするので、FM復調されたコンポジット信号が
電流出力の場合にこれを直接に入力できず、一旦、電流
電圧（I/V）変換回路（図示せず）により電圧信号Δvi
に変換してからでないと入力できない。
viを入力とするので、FM復調されたコンポジット信号が
電流出力の場合にこれを直接に入力できず、一旦、電流
電圧（I/V）変換回路（図示せず）により電圧信号Δvi
に変換してからでないと入力できない。
（発明が解決しようとする課題） 上記したように従来のマトリックス回路は、FM復調され
たコンポジット信号が電流出力の場合にこれを直接に入
力できず、一旦、I/V変換回路により電圧信号Δviに変
換してからでないと入力できないので、内部ダイナミッ
クレンジの制約を受け易く、電源利用率を悪化させ、さ
らに、使用素子数が増加するという問題がある。
たコンポジット信号が電流出力の場合にこれを直接に入
力できず、一旦、I/V変換回路により電圧信号Δviに変
換してからでないと入力できないので、内部ダイナミッ
クレンジの制約を受け易く、電源利用率を悪化させ、さ
らに、使用素子数が増加するという問題がある。
本発明は、上記問題点を解決すべくなされたもので、そ
の目的は、FM復調されたコンポジット信号が電流出力の
場合、この電流を電流モードのまま入力しても所定の比
率を持つように分流してスイッチングデコーダに供給し
得るFMステレオマルチプレックス復調回路のマトリック
ス回路を提供することにある。
の目的は、FM復調されたコンポジット信号が電流出力の
場合、この電流を電流モードのまま入力しても所定の比
率を持つように分流してスイッチングデコーダに供給し
得るFMステレオマルチプレックス復調回路のマトリック
ス回路を提供することにある。
［発明の構成］ （課題を解決するための手段） 本発明のFMステレオマルチプレックス復調回路のマトリ
ックス回路は、FM復調されたコンポジット信号の電流、
またはこのコンポジット信号が処理された電流が一端側
に与えられる第１の抵抗と、この第１の抵抗の他端側に
エミッタが接続され、ベースに所定の電源電位が与えら
れたNPNトランジスタと、前記電流が一端側に与えら
れ、他端側がインピーダンス源に接続された第２の抵抗
と、この第２の抵抗に流れる電流を取り出し、前記NPN
トランジスタのコレクタ電流とは互いに逆相となるよう
に出力するトランジスタ回路とを具備することを特徴と
する。
ックス回路は、FM復調されたコンポジット信号の電流、
またはこのコンポジット信号が処理された電流が一端側
に与えられる第１の抵抗と、この第１の抵抗の他端側に
エミッタが接続され、ベースに所定の電源電位が与えら
れたNPNトランジスタと、前記電流が一端側に与えら
れ、他端側がインピーダンス源に接続された第２の抵抗
と、この第２の抵抗に流れる電流を取り出し、前記NPN
トランジスタのコレクタ電流とは互いに逆相となるよう
に出力するトランジスタ回路とを具備することを特徴と
する。
（作 用） 入力電流源からみた第１の抵抗，第２の抵抗の各他端
は、それぞれ低インピーダンスであり、入力電流は、第
１の抵抗，第２の抵抗の抵抗比のみに依存する比率で分
流する。そして、第１の抵抗に流れる分流電流はNPNト
ランジスタを介して取出され、第２の抵抗に流れる分流
電流は、トランジスタ回路を介してNPNトランジスタの
コレクタ電流とは互いに逆相になるように取出される。
は、それぞれ低インピーダンスであり、入力電流は、第
１の抵抗，第２の抵抗の抵抗比のみに依存する比率で分
流する。そして、第１の抵抗に流れる分流電流はNPNト
ランジスタを介して取出され、第２の抵抗に流れる分流
電流は、トランジスタ回路を介してNPNトランジスタの
コレクタ電流とは互いに逆相になるように取出される。
従って、マトリックス回路から互いに逆相の分流電流を
出力してスイッチングデコーダに供給することが可能に
なる。
出力してスイッチングデコーダに供給することが可能に
なる。
（実施例） 以下、図面を参照して本発明の一実施例を詳細に説明す
る。
る。
第１図は、IC内に形成されたFMステレオマルチプレック
ス復調回路のマトリックス回路を示しており、１はFM復
調されたコンポジット信号電流出力を表わす電流源であ
り、この電流源１の出力端に第１のマトリックス抵抗RA
を介してNPNトランジスタQ1のエミッタが接続されてお
り、電流源１の出力端に第２のマトリックス抵抗RBを介
してPNPトランジスタQ2のエミッタが接続されている。
このPNPトランジスタQ2のコレクタと接地電位との間に
はコレクタ・ベース相互が接続されたNPNトランジスタQ
3のコレクタ・エミッタ間が接続されており、このNPNト
ランジスタQ3のベースにNPNトランジスタQ4のベースが
接続されており、このNPNトランジスタQ4のエミッタは
接地電位に接続されており、これらのNPNトランジスタQ
3およびQ4はカレントミラー回路CM1を形成している。
ス復調回路のマトリックス回路を示しており、１はFM復
調されたコンポジット信号電流出力を表わす電流源であ
り、この電流源１の出力端に第１のマトリックス抵抗RA
を介してNPNトランジスタQ1のエミッタが接続されてお
り、電流源１の出力端に第２のマトリックス抵抗RBを介
してPNPトランジスタQ2のエミッタが接続されている。
このPNPトランジスタQ2のコレクタと接地電位との間に
はコレクタ・ベース相互が接続されたNPNトランジスタQ
3のコレクタ・エミッタ間が接続されており、このNPNト
ランジスタQ3のベースにNPNトランジスタQ4のベースが
接続されており、このNPNトランジスタQ4のエミッタは
接地電位に接続されており、これらのNPNトランジスタQ
3およびQ4はカレントミラー回路CM1を形成している。
そして、NPNトランジスタQ1のベースにはバイアス電源
電圧V2が与えられ、また、PNPトランジスタQ2のベース
にはバイアス電源電圧V3（＜V2）が与えられており、NP
NトランジスタQ1のコレクタ電流およびNPNトランジスタ
Q4のコレクタ電流は、スイッチングデコーダSDに供給さ
れる。
電圧V2が与えられ、また、PNPトランジスタQ2のベース
にはバイアス電源電圧V3（＜V2）が与えられており、NP
NトランジスタQ1のコレクタ電流およびNPNトランジスタ
Q4のコレクタ電流は、スイッチングデコーダSDに供給さ
れる。
上記マトリックス回路においては、電流源１からみたマ
トリックス抵抗RA,RBの各他端はそれぞれ低インピーダ
ンスであり、電流源１からの入力電源Δi inは、マトリ
ックス抵抗RA,RBの抵抗比のみに依存する比率でマトリ
ックス抵抗RA,RBに分流する。このマトリックス抵抗RA
に流れる分流電流ΔiAは、NPNトランジスタQ1を介して
取出され、マトリックス抵抗RBに流れる分流電流Δi
Bは、PNPトランジスタQ2およびカレントミラー回路CM1
を介してNPNトランジスタQ1のコレクタ電流とは互いに
逆相になるように取出される。
トリックス抵抗RA,RBの各他端はそれぞれ低インピーダ
ンスであり、電流源１からの入力電源Δi inは、マトリ
ックス抵抗RA,RBの抵抗比のみに依存する比率でマトリ
ックス抵抗RA,RBに分流する。このマトリックス抵抗RA
に流れる分流電流ΔiAは、NPNトランジスタQ1を介して
取出され、マトリックス抵抗RBに流れる分流電流Δi
Bは、PNPトランジスタQ2およびカレントミラー回路CM1
を介してNPNトランジスタQ1のコレクタ電流とは互いに
逆相になるように取出される。
このように、マトリックス回路から出力する互いに逆相
の分流電流ΔiA,ΔiBは、スイッチングテコーダSDに供
給され、ここで38KHzの相補的なスイッチングパルス信
号によってスイッチング制御され、左チャネル信号Lout
および右チャネル信号Routが得られる。この場合、左チ
ャネル信号Loutおよび右チャネル信号Routのセパレーシ
ョンが最大となるように、マトリックス抵抗RA,RBの抵
抗比が設定されている。
の分流電流ΔiA,ΔiBは、スイッチングテコーダSDに供
給され、ここで38KHzの相補的なスイッチングパルス信
号によってスイッチング制御され、左チャネル信号Lout
および右チャネル信号Routが得られる。この場合、左チ
ャネル信号Loutおよび右チャネル信号Routのセパレーシ
ョンが最大となるように、マトリックス抵抗RA,RBの抵
抗比が設定されている。
次に、上記マトリックス回路の動作を詳述する。NPNト
ランジスタQ1のエミッタおよびPNPトランジスタQ2のエ
ミッタはそれぞれ低インピーダンスであり、説明の簡単
化のためにそれぞれのエミッタ抵抗reの変化を無視する
と、 ΔiA−ΔiB−Δi in＝０ …（２） RA・ΔiA＋RB.ΔIB＝０ …（３） （３）式を（２）式に代入してΔiBを消去すると、 となり、 となり、 となり、出力電流ΔiA,ΔiBの比はRA,RBの比で決まり、
互いに逆相の電流が得られる。
ランジスタQ1のエミッタおよびPNPトランジスタQ2のエ
ミッタはそれぞれ低インピーダンスであり、説明の簡単
化のためにそれぞれのエミッタ抵抗reの変化を無視する
と、 ΔiA−ΔiB−Δi in＝０ …（２） RA・ΔiA＋RB.ΔIB＝０ …（３） （３）式を（２）式に代入してΔiBを消去すると、 となり、 となり、 となり、出力電流ΔiA,ΔiBの比はRA,RBの比で決まり、
互いに逆相の電流が得られる。
これらの電流がスイッチングデコーダSDに供給され、こ
こで38KHzの相補的なスイッチングパルス信号によって
スイッチング制御され、左チャネル信号Loutおよび右チ
ャネル信号Routが得られるが、左チャネル信号Loutおよ
び右チャネル信号Routのセパレーションが最大となる条
件は、 である。
こで38KHzの相補的なスイッチングパルス信号によって
スイッチング制御され、左チャネル信号Loutおよび右チ
ャネル信号Routが得られるが、左チャネル信号Loutおよ
び右チャネル信号Routのセパレーションが最大となる条
件は、 である。
上述したマトリックス回路によれば、FM復調されたコン
ポジット信号電流出力を直接に入力でき、この入力電流
をマトリックス抵抗の抵抗比のみに依存する比率で分流
してスイッチングデコーダに供給することができる。
ポジット信号電流出力を直接に入力でき、この入力電流
をマトリックス抵抗の抵抗比のみに依存する比率で分流
してスイッチングデコーダに供給することができる。
ところで、FMステレオマルチプレックス復調回路のマト
リックス回路において、弱入力時におけるステレオノイ
ズを低減するためにフィルタリングとかトーンコントロ
ール等の処理の必要性が生じた場合、左チャネル信号Lo
utおよび右チャネル信号Routの分離後に処理するのでは
処理回路が２系統必要になるので素子数が増加する。そ
こで、スイッチングデコーダおよびマトリックス回路よ
りも前段側で処理を行なった方が素子数が少なくて済
む。このような場合、電流モードのままで前記フィルタ
リング等の処理を施した方が内部ダイナミックレンジの
制約を受け難く、電源利用効率も良い。この時、フィル
タリング等の処理の出力も電流モードのままであるの
で、本発明のようにマトリックス回路に電流を直接に入
力できることは好都合である。
リックス回路において、弱入力時におけるステレオノイ
ズを低減するためにフィルタリングとかトーンコントロ
ール等の処理の必要性が生じた場合、左チャネル信号Lo
utおよび右チャネル信号Routの分離後に処理するのでは
処理回路が２系統必要になるので素子数が増加する。そ
こで、スイッチングデコーダおよびマトリックス回路よ
りも前段側で処理を行なった方が素子数が少なくて済
む。このような場合、電流モードのままで前記フィルタ
リング等の処理を施した方が内部ダイナミックレンジの
制約を受け難く、電源利用効率も良い。この時、フィル
タリング等の処理の出力も電流モードのままであるの
で、本発明のようにマトリックス回路に電流を直接に入
力できることは好都合である。
第２図乃至第４図は、それぞれ本発明のマトリックス回
路の他の実施例を示している。即ち、第２図のマトリッ
クス回路は、第１図のマトリックス回路と比べて、PNP
トランジスタQ2が省略されている点が異なり、その他は
同一であるので第１図中と同一符号を付している。
路の他の実施例を示している。即ち、第２図のマトリッ
クス回路は、第１図のマトリックス回路と比べて、PNP
トランジスタQ2が省略されている点が異なり、その他は
同一であるので第１図中と同一符号を付している。
また、第３図のマトリックス回路は、第１図のマトリッ
クス回路と比べて、PNPトランジスタQ2が省略され、抵
抗RBがカレントミラー回路CM1のNPNトランジスタQ3およ
びQ4のそれぞれのエミッタ側に挿入されている点が異な
り、その他は同一であるので第１図中と同一符号を付し
ている。
クス回路と比べて、PNPトランジスタQ2が省略され、抵
抗RBがカレントミラー回路CM1のNPNトランジスタQ3およ
びQ4のそれぞれのエミッタ側に挿入されている点が異な
り、その他は同一であるので第１図中と同一符号を付し
ている。
第２図および第３図のマトリックス回路においても、電
流源１からみたマトリックス抵抗RA,RBの各他端はそれ
ぞれ低インピーダンスであるので、第１図のマトリック
ス回路と同様の効果が得られる。
流源１からみたマトリックス抵抗RA,RBの各他端はそれ
ぞれ低インピーダンスであるので、第１図のマトリック
ス回路と同様の効果が得られる。
第４図のマトリックス回路は、第１図のマトリックス回
路と比べて、（１）NPNトランジスタQ1のコレクタ側に
抵抗R3が接続され、この抵抗R3の両端間にPNPトランジ
スタQ5のエミッタ・ベース間が接続されており、このPN
PトランジスタQ5のコレクタがNPNトランジスタQ1のエミ
ッタに接続されている点、（２）マトリックス抵抗RBの
他端が接地電位に接続され、PNPトランジスタQ2および
カレントミラー回路CM1が省略されている点、（３）コ
レクタ・ベース相互が接続されているNPNトランジスタQ
6およびNPNトランジスタQ7からなるカレントミラー回路
CM2と、このNPNトランジスタQ6およびQ7の各コレクタ側
にそれぞれ接続されている定電流源Ｉおよびと、NPNト
ランジスタQ6のエミッタと接地電位との間に挿入されて
いる抵抗RBと、NPNトランジスタQ7のコレクタとNPNトラ
ンジスタQ6のエミッタとの間にベース・エミッタ間が接
続されているNPNトランジスタQ8が付加接続され、このN
PNトランジスタQ8のコレクタから一方の分流電流ΔiBが
出力される点が異なり、その他は同一であるので第１図
中と同一符号を付している。
路と比べて、（１）NPNトランジスタQ1のコレクタ側に
抵抗R3が接続され、この抵抗R3の両端間にPNPトランジ
スタQ5のエミッタ・ベース間が接続されており、このPN
PトランジスタQ5のコレクタがNPNトランジスタQ1のエミ
ッタに接続されている点、（２）マトリックス抵抗RBの
他端が接地電位に接続され、PNPトランジスタQ2および
カレントミラー回路CM1が省略されている点、（３）コ
レクタ・ベース相互が接続されているNPNトランジスタQ
6およびNPNトランジスタQ7からなるカレントミラー回路
CM2と、このNPNトランジスタQ6およびQ7の各コレクタ側
にそれぞれ接続されている定電流源Ｉおよびと、NPNト
ランジスタQ6のエミッタと接地電位との間に挿入されて
いる抵抗RBと、NPNトランジスタQ7のコレクタとNPNトラ
ンジスタQ6のエミッタとの間にベース・エミッタ間が接
続されているNPNトランジスタQ8が付加接続され、このN
PNトランジスタQ8のコレクタから一方の分流電流ΔiBが
出力される点が異なり、その他は同一であるので第１図
中と同一符号を付している。
第４図のマトリックス回路においては、抵抗R3およびPN
PトランジスタQ5によりNPNトランジスタQ1のエミッタ側
に負帰還をかけているので、抵抗RAの他端のインピーダ
ンスがさらに低下しており、また、抵抗RBの他端も接地
されているのでそのインピーダンスがさらに低下してい
る。従って、分流比の精度が一層向上し、かつ、分流経
路からエミッタ抵抗reによる非線形要素が取り除かれ、
歪みの発生が抑制されている。
PトランジスタQ5によりNPNトランジスタQ1のエミッタ側
に負帰還をかけているので、抵抗RAの他端のインピーダ
ンスがさらに低下しており、また、抵抗RBの他端も接地
されているのでそのインピーダンスがさらに低下してい
る。従って、分流比の精度が一層向上し、かつ、分流経
路からエミッタ抵抗reによる非線形要素が取り除かれ、
歪みの発生が抑制されている。
即ち、カレントミラー回路CM2のNPNトランジスタQ6およ
びNPNトランジスタQ7には各々定電流しか流れないの
で、NPNトランジスタQ7のエミッタに生じる電流（つま
り、分流電流ΔiBにより生じるΔiB・RBの電圧降下）は
そのままNPNトランジスタQ6のエミッタに投影され、 ΔiB・RB/RB＝ΔiB なる電流がNPNトランジスタQ8を経て出力される。
びNPNトランジスタQ7には各々定電流しか流れないの
で、NPNトランジスタQ7のエミッタに生じる電流（つま
り、分流電流ΔiBにより生じるΔiB・RBの電圧降下）は
そのままNPNトランジスタQ6のエミッタに投影され、 ΔiB・RB/RB＝ΔiB なる電流がNPNトランジスタQ8を経て出力される。
また、NPNトランジスタQ1のエミッタは、抵抗R3およびP
NPトランジスタQ5により負帰還がかけられていて非常に
低インピーダンスとなっているので、NPNトランジスタQ
1のエミッタから接地電位までの分流経路は抵抗RA,RBの
みであり、非線形要素を含まない。
NPトランジスタQ5により負帰還がかけられていて非常に
低インピーダンスとなっているので、NPNトランジスタQ
1のエミッタから接地電位までの分流経路は抵抗RA,RBの
みであり、非線形要素を含まない。
また、カレントミラー回路CM2のNPNトランジスタQ6およ
びNPNトランジスタQ7は、各々低電流しか流れず、分流
電流が流れることはなく、信号の伝達経路にも非線形要
素を含まないので、歪みの発生は小さい。
びNPNトランジスタQ7は、各々低電流しか流れず、分流
電流が流れることはなく、信号の伝達経路にも非線形要
素を含まないので、歪みの発生は小さい。
［発明の効果］ 上述したように本発明のFMステレオマルチプレックス復
調回路のマトリックス回路によれば、FM復調されたコン
ポジット信号電流出力を電流モードのまま入力でき、こ
の入力電流をマトリックス抵抗の抵抗比のみに依存する
比率で分流してスイッチングデコーダに供給することが
できる。従って、FM復調されたコンポジット信号電流出
力を、一旦、I/V変換回路により電圧信号に変換する必
要がなくなり、従来のマトリックス回路と比べて内部ダ
イナミックレンジの制約を受け難く、電源利用効率が向
上し、使用素子数を削減できる。
調回路のマトリックス回路によれば、FM復調されたコン
ポジット信号電流出力を電流モードのまま入力でき、こ
の入力電流をマトリックス抵抗の抵抗比のみに依存する
比率で分流してスイッチングデコーダに供給することが
できる。従って、FM復調されたコンポジット信号電流出
力を、一旦、I/V変換回路により電圧信号に変換する必
要がなくなり、従来のマトリックス回路と比べて内部ダ
イナミックレンジの制約を受け難く、電源利用効率が向
上し、使用素子数を削減できる。
第１図は本発明のFMステレオマルチプレックス復調回路
のマトリックス回路の一実施例を示す回路図、第２図乃
至第４図はそれぞれ本発明の他の実施例を示す回路図、
第５図は従来のFMステレオマルチプレックス復調回路の
マトリックス回路を示す回路図である。 Q1〜Q8……トランジスタ、CM1,CM2……カレントミラー
回路、R1〜R3,RA,RB……抵抗、V1〜V3……バイアス電源
電圧。
のマトリックス回路の一実施例を示す回路図、第２図乃
至第４図はそれぞれ本発明の他の実施例を示す回路図、
第５図は従来のFMステレオマルチプレックス復調回路の
マトリックス回路を示す回路図である。 Q1〜Q8……トランジスタ、CM1,CM2……カレントミラー
回路、R1〜R3,RA,RB……抵抗、V1〜V3……バイアス電源
電圧。
Claims (1)
- 【請求項１】FM復調されたコンポジット信号の電流、ま
たは、このコンポジット信号が処理された電流が一端側
に与えられる第１の抵抗と、 この第１の抵抗の他端側にエミッタが接続され、ベース
に所定の電源電位が与えられたNPNトランジスタと、 前記電流が一端側に与えられ、他端側が低インピーダン
ス源に接続された第２の抵抗と、 この第２の抵抗に流れる電流を取出し、前記NPNトラン
ジスタのコレクタ電流とは互いに逆相となるように出力
するトランジスタ回路と を具備することを特徴とするFMステレオマルチプレック
ス復調回路のマトリックス回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1069801A JPH0681108B2 (ja) | 1989-03-22 | 1989-03-22 | Ｆｍステレオマルチプレックス復調回路のマトリックス回路 |
| US07/495,699 US5107134A (en) | 1989-03-22 | 1990-03-19 | Matrix circuit of fm stereo multiplex demodulation circuit |
| DE69025219T DE69025219T2 (de) | 1989-03-22 | 1990-03-21 | Matrixschaltung für eine FM-Stereo-Multiplexdemodulationsschaltung |
| EP90105340A EP0388919B1 (en) | 1989-03-22 | 1990-03-21 | Matrix circuit of FM stereo multiplex demodulation circuit |
| KR1019900003890A KR940006265B1 (ko) | 1989-03-22 | 1990-03-22 | Fm 스테레오 다중복조회로의 매트릭스회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1069801A JPH0681108B2 (ja) | 1989-03-22 | 1989-03-22 | Ｆｍステレオマルチプレックス復調回路のマトリックス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02249328A JPH02249328A (ja) | 1990-10-05 |
| JPH0681108B2 true JPH0681108B2 (ja) | 1994-10-12 |
Family
ID=13413211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1069801A Expired - Lifetime JPH0681108B2 (ja) | 1989-03-22 | 1989-03-22 | Ｆｍステレオマルチプレックス復調回路のマトリックス回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5107134A (ja) |
| EP (1) | EP0388919B1 (ja) |
| JP (1) | JPH0681108B2 (ja) |
| KR (1) | KR940006265B1 (ja) |
| DE (1) | DE69025219T2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4335424C2 (de) * | 1993-10-18 | 2000-07-06 | Temic Semiconductor Gmbh | Stereodekodierschaltung |
| US5497123A (en) * | 1994-12-23 | 1996-03-05 | Motorola, Inc. | Amplifier circuit having high linearity for cancelling third order harmonic distortion |
| US5826182A (en) * | 1995-01-25 | 1998-10-20 | Analog Devices, Inc. | Double balanced RF mixer with predetermined input impedance |
| US6122497A (en) * | 1997-08-21 | 2000-09-19 | Analog Devices, Inc. | RF mixer with inductive degeneration |
| JP4997730B2 (ja) * | 2005-08-31 | 2012-08-08 | パナソニック株式会社 | 可変利得増幅器およびそれを用いた交流電源装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3721766A (en) * | 1970-11-16 | 1973-03-20 | Motorola Inc | Frequency multiplying circuit utilizing time gates and switching signals of differing phases |
| JPS5437213Y2 (ja) * | 1973-09-13 | 1979-11-08 | ||
| US4049977A (en) * | 1976-04-08 | 1977-09-20 | Rca Corporation | Phase-splitter |
| US4814724A (en) * | 1986-07-15 | 1989-03-21 | Toko Kabushiki Kaisha | Gain control circuit of current mirror circuit type |
| JPH0732328B2 (ja) * | 1986-08-28 | 1995-04-10 | 沖電気工業株式会社 | 電流源型出力回路 |
-
1989
- 1989-03-22 JP JP1069801A patent/JPH0681108B2/ja not_active Expired - Lifetime
-
1990
- 1990-03-19 US US07/495,699 patent/US5107134A/en not_active Expired - Lifetime
- 1990-03-21 EP EP90105340A patent/EP0388919B1/en not_active Expired - Lifetime
- 1990-03-21 DE DE69025219T patent/DE69025219T2/de not_active Expired - Fee Related
- 1990-03-22 KR KR1019900003890A patent/KR940006265B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02249328A (ja) | 1990-10-05 |
| DE69025219T2 (de) | 1996-07-18 |
| KR900015435A (ko) | 1990-10-27 |
| KR940006265B1 (ko) | 1994-07-13 |
| EP0388919A3 (en) | 1991-10-16 |
| EP0388919A2 (en) | 1990-09-26 |
| DE69025219D1 (de) | 1996-03-21 |
| US5107134A (en) | 1992-04-21 |
| EP0388919B1 (en) | 1996-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3429840B2 (ja) | 四象限乗算回路及びこの回路を有するｆｍ受信機 | |
| JPH11513235A (ja) | 低電圧アナログフロントエンド | |
| JPH0556049B2 (ja) | ||
| US6236268B1 (en) | High-gain amplifier having a limited output dynamic range | |
| JP2638494B2 (ja) | 電圧／電流変換回路 | |
| JPH0681108B2 (ja) | Ｆｍステレオマルチプレックス復調回路のマトリックス回路 | |
| US4049918A (en) | MPX stereo signal demodulator | |
| US3899744A (en) | Transistor amplifier circuit | |
| KR960012794B1 (ko) | 스테레오 복조회로 | |
| EP0410536B1 (en) | Combined current differencing and operational amplifier circuit | |
| JPH1041750A (ja) | 利得制御周波数変換回路 | |
| JPS6216585B2 (ja) | ||
| JP2523988B2 (ja) | 直角検波装置 | |
| JPH05343920A (ja) | 正負波形分離回路 | |
| JPS59172846A (ja) | ステレオ復調回路 | |
| EP0859460A1 (en) | Mixer circuit with wide dynamic range | |
| JPH047129B2 (ja) | ||
| JPH0533080Y2 (ja) | ||
| JPS59226531A (ja) | Ｆｍステレオ復調回路 | |
| JPS6013523B2 (ja) | 信号断続回路 | |
| JPH0448815A (ja) | 増幅回路 | |
| JPS639319A (ja) | ラジオ受信用カツプリング回路 | |
| JPH06105859B2 (ja) | 平衡差動負荷 | |
| JPS6121005B2 (ja) | ||
| JPS5829675B2 (ja) | シンゴウシヨリカイロ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081012 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081012 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091012 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091012 Year of fee payment: 15 |