JPS6216585B2 - - Google Patents
Info
- Publication number
- JPS6216585B2 JPS6216585B2 JP55083550A JP8355080A JPS6216585B2 JP S6216585 B2 JPS6216585 B2 JP S6216585B2 JP 55083550 A JP55083550 A JP 55083550A JP 8355080 A JP8355080 A JP 8355080A JP S6216585 B2 JPS6216585 B2 JP S6216585B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- output
- signal
- differential
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000011159 matrix material Substances 0.000 claims description 9
- 238000006243 chemical reaction Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04S—STEREOPHONIC SYSTEMS
- H04S1/00—Two-channel systems
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Acoustics & Sound (AREA)
- Signal Processing (AREA)
- Amplifiers (AREA)
- Noise Elimination (AREA)
- Stereo-Broadcasting Methods (AREA)
Description
【発明の詳細な説明】
本発明はマトリツクス回路に関し、特にステレ
オ受信機におけるメイン及びサブ信号検波出力を
互いにマトリツクスして左右チヤンネル信号を分
離して出力するマトリツクス回路に関する。
オ受信機におけるメイン及びサブ信号検波出力を
互いにマトリツクスして左右チヤンネル信号を分
離して出力するマトリツクス回路に関する。
FMステレオやAMステレオ受信機において
は、メイン及びサブ信号の各検波出力を所望に混
合して左右チヤンネル信号出力を独立して得るた
めにはマトリツクス回路が不可欠である。このマ
トリツクス回路にはその構成の簡素化及び集積回
路化の容易さが要求されるばかりか、マトリツク
ス回路の出力である左右チヤンネル出力をミユー
テイング制御信号によりオンオフ制御する必要が
ありその際にいわゆるポツプ音が発生しないこと
が要求される。すなわちミユーテイングにより左
右出力点の直流電位が変動することは極力避けね
ばならない。
は、メイン及びサブ信号の各検波出力を所望に混
合して左右チヤンネル信号出力を独立して得るた
めにはマトリツクス回路が不可欠である。このマ
トリツクス回路にはその構成の簡素化及び集積回
路化の容易さが要求されるばかりか、マトリツク
ス回路の出力である左右チヤンネル出力をミユー
テイング制御信号によりオンオフ制御する必要が
ありその際にいわゆるポツプ音が発生しないこと
が要求される。すなわちミユーテイングにより左
右出力点の直流電位が変動することは極力避けね
ばならない。
従つて、本発明の目的は簡単な回路構成で出力
直流電位の変動をなくしたマトリツクス回路を提
供することである。
直流電位の変動をなくしたマトリツクス回路を提
供することである。
本発明によるマトリツクス回路は差動アンプ構
成とし、このアンプの差動入力にサブ信号（又は
メイン信号）を印加し、メイン信号（又はサブ信
号）に応じてアンプの電流源を動作せしめ、差動
アンプの１対の差動トランジスタに流れる各電流
をカレントミラー回路等による電流変換手段によ
つてそれぞれ一定比をもつて変換し、この電流変
換手段の各出力の直流電流のみを別に設けた電流
源によりそれぞれ分流して、交流電流のみをそれ
ぞれ導出するようにしてこの各交流電流を左右チ
ヤンネル信号とするようにしたことを特徴として
いる。
成とし、このアンプの差動入力にサブ信号（又は
メイン信号）を印加し、メイン信号（又はサブ信
号）に応じてアンプの電流源を動作せしめ、差動
アンプの１対の差動トランジスタに流れる各電流
をカレントミラー回路等による電流変換手段によ
つてそれぞれ一定比をもつて変換し、この電流変
換手段の各出力の直流電流のみを別に設けた電流
源によりそれぞれ分流して、交流電流のみをそれ
ぞれ導出するようにしてこの各交流電流を左右チ
ヤンネル信号とするようにしたことを特徴として
いる。
従つて、これら電流変換手段の各出力と基準電
位間に例えば抵抗等の電圧変換素子を夫々設ける
ことにより交流電流のみがこれら電圧変換素子の
各々に流入して左右チヤンネル信号として得られ
ると共に、電圧変換素子の電圧出力には直流電圧
成分を含まないので、出力点の直流電位の変動は
なく、よつてミユーテイング制御によるポツプ音
の発生がない。それと同時に、次段のオーデイオ
アンプへ直結が可能となつてカツプリングコンデ
ンサを用いる必要がなく、低域特性を良好とし得
ることになる。
位間に例えば抵抗等の電圧変換素子を夫々設ける
ことにより交流電流のみがこれら電圧変換素子の
各々に流入して左右チヤンネル信号として得られ
ると共に、電圧変換素子の電圧出力には直流電圧
成分を含まないので、出力点の直流電位の変動は
なく、よつてミユーテイング制御によるポツプ音
の発生がない。それと同時に、次段のオーデイオ
アンプへ直結が可能となつてカツプリングコンデ
ンサを用いる必要がなく、低域特性を良好とし得
ることになる。
以下に図面により本発明の実施例を説明する。
第１図は本発明の一実施例の回路図であり、サ
ブ信号Ｌ（ｔ）−Ｒ（ｔ）が互いのベース制御電
極に印加された１対の差動トランジスタQ1，Q2
は互いにエミツタ抵抗R1，R2を介して共通接続
されて電流源トランジスタQ3のコレクタ出力に
接続されている。尚、差動対トランジスタQ2の
ベースは直流バイアスE1が付与されている。ト
ランジスタQ3、抵抗R3及びR4により差動アンプ
の電流源１が構成されており、このトランジスタ
Q3のベースにはメイン信号Ｌ（ｔ）＋Ｒ（ｔ）が
コンデンサC1を介して印加されている。
ブ信号Ｌ（ｔ）−Ｒ（ｔ）が互いのベース制御電
極に印加された１対の差動トランジスタQ1，Q2
は互いにエミツタ抵抗R1，R2を介して共通接続
されて電流源トランジスタQ3のコレクタ出力に
接続されている。尚、差動対トランジスタQ2の
ベースは直流バイアスE1が付与されている。ト
ランジスタQ3、抵抗R3及びR4により差動アンプ
の電流源１が構成されており、このトランジスタ
Q3のベースにはメイン信号Ｌ（ｔ）＋Ｒ（ｔ）が
コンデンサC1を介して印加されている。
差動トランジスタQ1，Q2に流れる電流を夫々
一定比の電流に変換する電流変換手段としてのカ
レントミラー回路２及び３が設けられている。カ
レントミラー回路２はトランジスタQ4〜Q6及び
抵抗R5，R6より成り、カレントミラー回路３は
トランジスタQ7〜Q9及び抵抗R7，R8より成つて
おり、トランジスタQ4及びQ7に流れる電流に対
して一定比の電流がトランジスタQ5及びQ8へ
夫々流れることになる。
一定比の電流に変換する電流変換手段としてのカ
レントミラー回路２及び３が設けられている。カ
レントミラー回路２はトランジスタQ4〜Q6及び
抵抗R5，R6より成り、カレントミラー回路３は
トランジスタQ7〜Q9及び抵抗R7，R8より成つて
おり、トランジスタQ4及びQ7に流れる電流に対
して一定比の電流がトランジスタQ5及びQ8へ
夫々流れることになる。
カレントミラー回路２及び３の各出力電流のう
ち直流電流を吸い込んで分流する電流源４及び５
が設けられており、これら分流用電流源４及び５
はトランジスタQ10、抵抗R9及びトランジスタ
Q11、抵抗R10よりそれぞれ成つている。そして両
トランジスタQ10，Q11のベースには基準バイア
スE2が付与されている。そしてカレントミラー
回路２及び３の各出力点と基準電位E2＋E3との
間には出力抵抗R11及びR12がそれぞれ接続されて
おり、カレントミラー回路２及び３の各出力から
直流電流が差し引かれた電流すなわち交流電流成
分のみがこれら出力抵抗R11及びR12へ流入して電
圧に変換される。これら両抵抗の両端電圧が左右
チヤンネル出力電圧として用いられる。
ち直流電流を吸い込んで分流する電流源４及び５
が設けられており、これら分流用電流源４及び５
はトランジスタQ10、抵抗R9及びトランジスタ
Q11、抵抗R10よりそれぞれ成つている。そして両
トランジスタQ10，Q11のベースには基準バイア
スE2が付与されている。そしてカレントミラー
回路２及び３の各出力点と基準電位E2＋E3との
間には出力抵抗R11及びR12がそれぞれ接続されて
おり、カレントミラー回路２及び３の各出力から
直流電流が差し引かれた電流すなわち交流電流成
分のみがこれら出力抵抗R11及びR12へ流入して電
圧に変換される。これら両抵抗の両端電圧が左右
チヤンネル出力電圧として用いられる。
更にミユーテイングのためのミユーテイングス
イツチ素子であるトランジスタQ12及びQ13が夫
夫出力抵抗R11及びR12の両端間に接続されてお
り、両トランジスタのベースにはミユーテイング
制御信号が抵抗R13及びR14を夫々介して印加され
ている。尚、回路電源はE2＋E3＋E4となつてい
る。
イツチ素子であるトランジスタQ12及びQ13が夫
夫出力抵抗R11及びR12の両端間に接続されてお
り、両トランジスタのベースにはミユーテイング
制御信号が抵抗R13及びR14を夫々介して印加され
ている。尚、回路電源はE2＋E3＋E4となつてい
る。
かかる構成において、R1＝R2とすると、電流
源１の出力電流I1は次式となる。
源１の出力電流I1は次式となる。
I1＝Ｉ1DC＋ｉn ………(1)
尚、Ｉ1DCは直流成分を、ｉnはメイン信号によ
る交流成分を夫々示し、メイン信号成分をｅnと
するとｉn≒ｅn／R3で表わされる。従つて、各
差動トランジスタQ1，Q2に流れる電流I2，I3は
夫々次式となる。
る交流成分を夫々示し、メイン信号成分をｅnと
するとｉn≒ｅn／R3で表わされる。従つて、各
差動トランジスタQ1，Q2に流れる電流I2，I3は
夫々次式となる。
ここにｉsはサブ信号成分ｅsによる交流電流を
示し、ｉs≒ｅs／（R1＋R2）で表わされる。
示し、ｉs≒ｅs／（R1＋R2）で表わされる。
そして、R5＝R6、R7＝R8としてカレントミラ
ー回路２及び３の各ミラー比を共１とすると、I2
＝I4及びI3＝I5となる。またR9＝R10＝2R3とし、
トランジスタQ10，Q11は同一サイズであり、ト
ランジスタQ3は２倍のサイズに選定されている
ものとすると、次式が得られる。
ー回路２及び３の各ミラー比を共１とすると、I2
＝I4及びI3＝I5となる。またR9＝R10＝2R3とし、
トランジスタQ10，Q11は同一サイズであり、ト
ランジスタQ3は２倍のサイズに選定されている
ものとすると、次式が得られる。
I6＝I7＝１／２Ｉ1DC ………(3)
従つて、出力抵抗R11，R12へ流入する電流は、
となつて交流電流成分のみとなる。よつて、出力
電圧ＶOL及びＶORは、 で表わされる。ここで、R11＝R12＝R0としてR1
＝R2＝R3＝Ｒとして、ｉn／ｅn／R3、ｉs＝ｅs／
（R1＋R2）を(5)式に代入して整理すると次式が得
られる。
電圧ＶOL及びＶORは、 で表わされる。ここで、R11＝R12＝R0としてR1
＝R2＝R3＝Ｒとして、ｉn／ｅn／R3、ｉs＝ｅs／
（R1＋R2）を(5)式に代入して整理すると次式が得
られる。
(6)式においてｅn＝Ｌ（ｔ）＋Ｒ（ｔ）、ｅs＝Ｌ
（ｔ）−Ｒ（ｔ）であるから、各出力には左右チヤ
ンネル信号Ｌ（ｔ），Ｒ（ｔ）が分離して得られ
ることが判る。
（ｔ）−Ｒ（ｔ）であるから、各出力には左右チヤ
ンネル信号Ｌ（ｔ），Ｒ（ｔ）が分離して得られ
ることが判る。
上記(4)式からわかるように、出力抵抗R11，R12
には交流信号成分のみが流れるから、その両端電
圧は直流電圧を含まないことになる。従つて、ミ
ユーテイングトランジスタQ12，Q13を制御信号
によりオンオフしてこれら両抵抗の各両端を短絡
しても出力ＶOL，ＶORの直流電圧の変化はなく、
ポツプ音の発生は生じないばかりか、次段回路と
の直結が可能となつて音質の特性が向上するもの
である。
には交流信号成分のみが流れるから、その両端電
圧は直流電圧を含まないことになる。従つて、ミ
ユーテイングトランジスタQ12，Q13を制御信号
によりオンオフしてこれら両抵抗の各両端を短絡
しても出力ＶOL，ＶORの直流電圧の変化はなく、
ポツプ音の発生は生じないばかりか、次段回路と
の直結が可能となつて音質の特性が向上するもの
である。
なお、ミユーテイング制御用トランジスタ
Q12，Q13を設ける代りに、第２図に示す如く、
電源E2の正極性端子とトランジスタQ10，Q11の
ベースとの間に抵抗R15を挿入し、さらにトラン
ジスタQ10，Q11のベースとアースとの間にミユ
ーテイング用トランジスタQ14のコレクタ・エミ
ツタ間を接続して、トランジスタQ14をミユーテ
イング制御信号によりオンオフ制御することによ
つても、同様にポツプ音の発生は生じないことに
なる。すなわち、トランジスタQ14をオンせしめ
ることにより、電流源１のトランジスタQ3、直
流分流用トランジスタQ10，Q11が同時にオフと
なつて非活性化されるから、回路全体がオフとな
り、抵抗R11，R12には電流は流れず、よつて出力
電圧はE2＋E3となつて通常動作時に対する変化
は生じないことになる。
Q12，Q13を設ける代りに、第２図に示す如く、
電源E2の正極性端子とトランジスタQ10，Q11の
ベースとの間に抵抗R15を挿入し、さらにトラン
ジスタQ10，Q11のベースとアースとの間にミユ
ーテイング用トランジスタQ14のコレクタ・エミ
ツタ間を接続して、トランジスタQ14をミユーテ
イング制御信号によりオンオフ制御することによ
つても、同様にポツプ音の発生は生じないことに
なる。すなわち、トランジスタQ14をオンせしめ
ることにより、電流源１のトランジスタQ3、直
流分流用トランジスタQ10，Q11が同時にオフと
なつて非活性化されるから、回路全体がオフとな
り、抵抗R11，R12には電流は流れず、よつて出力
電圧はE2＋E3となつて通常動作時に対する変化
は生じないことになる。
上記においては、カレントミラー回路のミラー
比は１に設定したがこれに限定されるものではな
いことは明白である。また、サブ信号ｅsを電流
源１の入力とし、メイン信号ｅnを差動アンプの
差動入としても同様な結果が得られるものであ
る。
比は１に設定したがこれに限定されるものではな
いことは明白である。また、サブ信号ｅsを電流
源１の入力とし、メイン信号ｅnを差動アンプの
差動入としても同様な結果が得られるものであ
る。
第１図及び第２図は本発明の実施例回路図であ
る。 主要部分の符号の説明、１……電流源、２，３
……カレントミラー回路、４，５……直流電流分
流用電流源、Q1，Q2……差動トランジスタ、Q3
……電流源トランジスタ、Q12，Q13……ミユー
テイングトランジスタ、R11，R12……出力抵抗。
る。 主要部分の符号の説明、１……電流源、２，３
……カレントミラー回路、４，５……直流電流分
流用電流源、Q1，Q2……差動トランジスタ、Q3
……電流源トランジスタ、Q12，Q13……ミユー
テイングトランジスタ、R11，R12……出力抵抗。
Claims (1)
- 【特許請求の範囲】 １ 互いの制御電極間にサブ信号（又はメイン信
号）が印加され差動接続構成とされた一対の差動
トランジスタと、メイン信号（又はサブ信号）に
応じた電流を発生して前記差動トランジスタへの
電流供給をなす電流源と、前記差動トランジスタ
のコレクタ・エミツタ間に流れる各電流を一定比
をもつてそれぞれ変換して出力する電流変換手段
と、前記電流変換手段の各出力中の直流電流をそ
れぞれ分流する分流手段と、前記電流変換手段の
各出力中の交流電流をそれぞれ左右チヤンネル信
号出力として導出する手段とを含むマトリツクス
回路。 ２ 互いの制御電極間にサブ信号（又はメイン信
号）が印加され差動接続構成とされた一対の差動
トランジスタと、メイン信号（又はサブ信号）に
応じた電流を発生して前記差動トランジスタへの
電流供給をなす電流源と、前記差動トランジスタ
のコレクタ・エミツタ間に流れる各電流を一定比
をもつてそれぞれ変換して出力する電流変換手段
と、前記電流変換手段の各出力中の直流電流をそ
れぞれ分流する分流手段と、前記電流変換手段の
各出力端と基準電位点との間に設けられ前記電流
変換手段の各出力中の交流電流を電圧にそれぞれ
変換して左右チヤンネル信号とする出力手段と、
前記出力手段の各々が設けられた前記電流変換手
段の各出力端と基準電位点との間をミユーテイン
グ制御信号に応答してそれぞれ短絡するミユーテ
イング手段とを含むマトリツクス回路。 ３ 互いの制御電極間にサブ信号（又はメイン信
号）が印加された差動接続構成とされた一対の差
動トランジスタと、メイン信号（又はサブ信号）
に応じた電流を発生して前記差動トランジスタへ
の電流供給をなす電流源と、前記差動トランジス
タのコレクタ・エミツタ間に流れる各電流を一定
比をもつてそれぞれ変換して出力する電流変換手
段と、前記電流変換手段の各出力中の直流電流を
それぞれ分流する分流手段と、前記電流変換手段
の各出力中の交流電流をそれぞれ左右チヤンネル
信号出力として導出する手段と、前記電流源及び
前記分流手段をミユーテイング制御信号に応答し
て非活性化する手段とを含むマトリツクス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8355080A JPS5731300A (en) | 1980-06-20 | 1980-06-20 | Matrix circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8355080A JPS5731300A (en) | 1980-06-20 | 1980-06-20 | Matrix circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5731300A JPS5731300A (en) | 1982-02-19 |
| JPS6216585B2 true JPS6216585B2 (ja) | 1987-04-13 |
Family
ID=13805609
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8355080A Granted JPS5731300A (en) | 1980-06-20 | 1980-06-20 | Matrix circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5731300A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5273675A (en) * | 1975-12-16 | 1977-06-20 | Citizen Watch Co Ltd | Structure of die bonding |
| JPS63237222A (ja) * | 1987-03-25 | 1988-10-03 | Olympus Optical Co Ltd | 光記録再生装置の制御方式 |
| JPS63174459U (ja) * | 1987-03-31 | 1988-11-11 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53110302A (en) * | 1977-03-08 | 1978-09-27 | Sony Corp | Stereo demodulator circuit |
-
1980
- 1980-06-20 JP JP8355080A patent/JPS5731300A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53110302A (en) * | 1977-03-08 | 1978-09-27 | Sony Corp | Stereo demodulator circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5731300A (en) | 1982-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU93058627A (ru) | Каскад усилителя с регулируемым усилением, усилитель с регулируемым усилением, телевизионный приемник, содержащий усилители с регулируемыми усилениями | |
| US3725583A (en) | Volume and tone control for multi-channel audio systems | |
| US4445054A (en) | Full-wave rectifying circuit | |
| JPS59221014A (ja) | 電圧電流変換回路 | |
| JPS6216585B2 (ja) | ||
| JPS606576B2 (ja) | 信号変換回路 | |
| JPS6341446B2 (ja) | ||
| US3947645A (en) | Demultiplexer for FM stereophonic receivers | |
| KR960012794B1 (ko) | 스테레오 복조회로 | |
| US5107134A (en) | Matrix circuit of fm stereo multiplex demodulation circuit | |
| JPS631768B2 (ja) | ||
| KR960008946B1 (ko) | 신호 접속용 회로 장치 | |
| JPH0527282B2 (ja) | ||
| US4280101A (en) | Stereophonic signal demodulation circuit | |
| US5150416A (en) | Electronic level control circuit for sound signals | |
| JPS6221301B2 (ja) | ||
| JP2548220B2 (ja) | 映像信号処理装置 | |
| US4278944A (en) | Chopper type switching circuit | |
| JPH05343920A (ja) | 正負波形分離回路 | |
| JPH0633700Y2 (ja) | 信号加算オン・オフ回路 | |
| SU1259472A1 (ru) | Операционный усилитель | |
| GB2142807A (en) | Fm stereomultiplex demodulator | |
| JPH07240632A (ja) | ミューティング回路 | |
| JP2739953B2 (ja) | ビデオ信号クランプ装置 | |
| JPH0139014Y2 (ja) |