JPH05343920A - 正負波形分離回路 - Google Patents
正負波形分離回路Info
- Publication number
- JPH05343920A JPH05343920A JP15017592A JP15017592A JPH05343920A JP H05343920 A JPH05343920 A JP H05343920A JP 15017592 A JP15017592 A JP 15017592A JP 15017592 A JP15017592 A JP 15017592A JP H05343920 A JPH05343920 A JP H05343920A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- output
- current mirror
- input
- negative
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】入力信号に忠実に、歪や出力オフセット等のな
い入力信号の正の波形，負の波形を分離取り出す事。 【構成】正負波形分離後の正の波形と負の波形とを合成
した信号を電流（又は電圧）負帰還する増幅器４を備
え、正負波形分離回路の出力に使用しているカレントミ
ラー回路８，９の歪，出力オフセットをなくす。
い入力信号の正の波形，負の波形を分離取り出す事。 【構成】正負波形分離後の正の波形と負の波形とを合成
した信号を電流（又は電圧）負帰還する増幅器４を備
え、正負波形分離回路の出力に使用しているカレントミ
ラー回路８，９の歪，出力オフセットをなくす。
Description
【０００１】
【産業上の利用分野】本発明は正負波形分離回路に関
し、特に入力信号に忠実に、正の波形，負の波形を取出
す必要のある検波回路に用いられる正負波形分離回路に
関する。
し、特に入力信号に忠実に、正の波形，負の波形を取出
す必要のある検波回路に用いられる正負波形分離回路に
関する。
【０００２】
【従来の技術】従来の正負波形分離回路は、図３に示す
ように、入力端１より抵抗１３を介して反転・非反転入
力を有する増幅器５の反転入力に入力信号を入れ、増幅
器５の出力よりＮＰＮトランジスタ６とＰＮＰトランジ
スタ７とのベースに接続し、このＮＰＮトランジスタ６
とＰＮＰトランジスタ７とのそれぞれのエミッタを増幅
器５の反転入力に接続する。増幅器５の非反転入力は、
抵抗１５を介して、バイアス電源１６に接続する。前記
ＮＰＮトランジスタ６とＰＮＰトランジスタ７との各コ
レクタは、第１，第２のカレントミラー回路８，９の入
力に接続し、第２のカレントミラー回路９の出力より、
第３のカレントミラー回路１０の入力に接続し、第１の
カレントミラー回路８と第３のカレントミラー回路１０
の各出力を出力端２，３を有している。
ように、入力端１より抵抗１３を介して反転・非反転入
力を有する増幅器５の反転入力に入力信号を入れ、増幅
器５の出力よりＮＰＮトランジスタ６とＰＮＰトランジ
スタ７とのベースに接続し、このＮＰＮトランジスタ６
とＰＮＰトランジスタ７とのそれぞれのエミッタを増幅
器５の反転入力に接続する。増幅器５の非反転入力は、
抵抗１５を介して、バイアス電源１６に接続する。前記
ＮＰＮトランジスタ６とＰＮＰトランジスタ７との各コ
レクタは、第１，第２のカレントミラー回路８，９の入
力に接続し、第２のカレントミラー回路９の出力より、
第３のカレントミラー回路１０の入力に接続し、第１の
カレントミラー回路８と第３のカレントミラー回路１０
の各出力を出力端２，３を有している。
【０００３】前記構成にて、図４に示すように入力端１
より入力された入力信号は、抵抗１３により電流信号に
変換され、負の波形の時、ＮＰＮトランジスタ６がＯＮ
し、エミッタより抵抗１３を介して、入力端１に電流信
号が流れ込む。
より入力された入力信号は、抵抗１３により電流信号に
変換され、負の波形の時、ＮＰＮトランジスタ６がＯＮ
し、エミッタより抵抗１３を介して、入力端１に電流信
号が流れ込む。
【０００４】又、正の波形の時、ＰＮＰトランジスタ７
がＯＮし、入力端１より抵抗１３を介して、ＰＮＰトラ
ンジスタ７のエミッタに流れ込む。
がＯＮし、入力端１より抵抗１３を介して、ＰＮＰトラ
ンジスタ７のエミッタに流れ込む。
【０００５】ＮＰＮトランジスタ６がＯＮした時、コレ
クタより第１のカレントミラー回路８を介して、出力端
３に入力信号の負の波形の電流信号が出力（流れ出す）
される。
クタより第１のカレントミラー回路８を介して、出力端
３に入力信号の負の波形の電流信号が出力（流れ出す）
される。
【０００６】又、ＰＮＰトランジスタ７がＯＮした時、
コレクタより第２，第３のカレントミラー回路９，１０
を介して、出力端２に入力信号の正の波形の電流信号が
出力（流れ出す）される。第３のカレントミラー回路１
０は、出力端２より出力する電流信号と流れ出す方向に
する為、付加した回路である。
コレクタより第２，第３のカレントミラー回路９，１０
を介して、出力端２に入力信号の正の波形の電流信号が
出力（流れ出す）される。第３のカレントミラー回路１
０は、出力端２より出力する電流信号と流れ出す方向に
する為、付加した回路である。
【０００７】
【発明が解決しようとする課題】このような従来の正負
波形分離回路では、回路構成が第１，第２，第３のカレ
ントミラー回路を介して出力している為、カレントミラ
ー回路を構成するＮＰＮ（又ＰＮＰ）トランジスタ６，
７のｈＦＥ値や、このｈＦＥ対Ｉｃ特性やｈｏｅ値等に
より、カレントミラー回路で入力された信号が出力され
た時、歪や出力オフセット等の諸問題点が発生し、忠実
な正負の波形分離がなされていなかった。
波形分離回路では、回路構成が第１，第２，第３のカレ
ントミラー回路を介して出力している為、カレントミラ
ー回路を構成するＮＰＮ（又ＰＮＰ）トランジスタ６，
７のｈＦＥ値や、このｈＦＥ対Ｉｃ特性やｈｏｅ値等に
より、カレントミラー回路で入力された信号が出力され
た時、歪や出力オフセット等の諸問題点が発生し、忠実
な正負の波形分離がなされていなかった。
【０００８】本発明の目的は、前記問題点を解決し、忠
実に正負の波形分離がなされるようにした正負波形分離
回路を提供することにある。
実に正負の波形分離がなされるようにした正負波形分離
回路を提供することにある。
【０００９】
【課題を解決するための手段】本発明の第１の正負波形
分離回路の構成は、入力信号を入力端より第１の抵抗を
介して第１の増幅器の非反転入力に入力し、前記第１の
増幅器の出力より第２の抵抗を介して第２の増幅器の反
転入力に接続し、前記第２の増幅器の出力をＮＰＮトラ
ンジスタとＰＮＰトランジスタとのベースに接続し、前
記ＮＰＮトランジスタと前記ＰＮＰトランジスタとのエ
ミッタを第２の増幅器の反転入力に接続し、前記ＮＰＮ
トランジスタと前記ＰＮＰトランジスタとのコレクタを
第１，第２のカレントミラー回路の入力におのおの接続
し、前記第１，第２のカレントミラー回路の第１の出力
同士を接続し、この接続した点を直接又は第３の抵抗を
介して前記第１の増幅器の非反転入力に接続し、前記第
１の増幅器の反転入力と前記第２の増幅器の非反転入力
とにバイアス源から定電圧を導き、前記第１のカレント
ミラー回路の第２の出力を一出力端となし、前記第２の
カレントミラー回路の第２の出力を第３のカレントミラ
ー回路を介して他の出力端となすことを特徴とする。
分離回路の構成は、入力信号を入力端より第１の抵抗を
介して第１の増幅器の非反転入力に入力し、前記第１の
増幅器の出力より第２の抵抗を介して第２の増幅器の反
転入力に接続し、前記第２の増幅器の出力をＮＰＮトラ
ンジスタとＰＮＰトランジスタとのベースに接続し、前
記ＮＰＮトランジスタと前記ＰＮＰトランジスタとのエ
ミッタを第２の増幅器の反転入力に接続し、前記ＮＰＮ
トランジスタと前記ＰＮＰトランジスタとのコレクタを
第１，第２のカレントミラー回路の入力におのおの接続
し、前記第１，第２のカレントミラー回路の第１の出力
同士を接続し、この接続した点を直接又は第３の抵抗を
介して前記第１の増幅器の非反転入力に接続し、前記第
１の増幅器の反転入力と前記第２の増幅器の非反転入力
とにバイアス源から定電圧を導き、前記第１のカレント
ミラー回路の第２の出力を一出力端となし、前記第２の
カレントミラー回路の第２の出力を第３のカレントミラ
ー回路を介して他の出力端となすことを特徴とする。
【００１０】本発明の第２の正負波形分離回路の構成
は、入力信号を第１の増幅器の反転入力に導き、前記第
１の増幅器の出力を第１の抵抗を介して第２の増幅器の
反転入力に接続し、前記第２の増幅器の出力をＮＰＮト
ランジスタとＰＮＰトランジスタとのベースに接続し、
前記ＮＰＮトランジスタと前記ＰＮＰトランジスタとの
エミッタを前記第２の増幅器の反転入力に接続し、前記
ＮＰＮトランジスタと前記ＰＮＰトランジスタとのコレ
クタを第１，第２のカレントミラー回路の入力におのお
の接続し、前記第１，第２のカレントミラー回路の第１
の出力同士を接続し、前記接続した点より前記第１の増
幅器の非反転入力と第２の抵抗の一端に接続し、前記第
２の抵抗の他端と前記第２の増幅器の非反転入力とにバ
イアス源から定電圧を導き、前記第１のカレントミラー
回路の第２の出力を一出力端となし、前記第２のカレン
トミラー回路の第２の出力を第３のカレントミラー回路
を介して他の出力端となすことを特徴とする。
は、入力信号を第１の増幅器の反転入力に導き、前記第
１の増幅器の出力を第１の抵抗を介して第２の増幅器の
反転入力に接続し、前記第２の増幅器の出力をＮＰＮト
ランジスタとＰＮＰトランジスタとのベースに接続し、
前記ＮＰＮトランジスタと前記ＰＮＰトランジスタとの
エミッタを前記第２の増幅器の反転入力に接続し、前記
ＮＰＮトランジスタと前記ＰＮＰトランジスタとのコレ
クタを第１，第２のカレントミラー回路の入力におのお
の接続し、前記第１，第２のカレントミラー回路の第１
の出力同士を接続し、前記接続した点より前記第１の増
幅器の非反転入力と第２の抵抗の一端に接続し、前記第
２の抵抗の他端と前記第２の増幅器の非反転入力とにバ
イアス源から定電圧を導き、前記第１のカレントミラー
回路の第２の出力を一出力端となし、前記第２のカレン
トミラー回路の第２の出力を第３のカレントミラー回路
を介して他の出力端となすことを特徴とする。
【００１１】
【実施例】図１は本発明の一実施例の正負波形分離回路
を示すブロック図である。
を示すブロック図である。
【００１２】図１において、本発明の一実施例の正負波
形分離回路は、入力信号を入力端１より抵抗１１を介し
て、増幅器４の非反転（＋）入力に入力し、前記増幅器
４の出力より抵抗１３を介して、増幅器５の反転入力
（−）に接続し、前記増幅器５の出力をＮＰＮトランジ
スタ６とＰＮＰトランジスタ７の各ベースに接続し、前
記ＮＰＮトランジスタ６とＰＮＰトランジスタ７の各エ
ミッタを増幅器５の反転入力に接続し、ＮＰＮトランジ
スタ６とＰＮＰトランジスタ７の各コレクタをカレント
ミラー回路８，９の各入力におのおの接続し、カレント
ミラー回路８，９の第１の出力同士を接続し、その接続
点２０を（又は抵抗１２を介して）増幅器４の非反転入
力に接続し、増幅器４の反転入力と増幅器５の非反転入
力にバイアス源１６よりそれぞれの抵抗１４，１５を介
して接続する。
形分離回路は、入力信号を入力端１より抵抗１１を介し
て、増幅器４の非反転（＋）入力に入力し、前記増幅器
４の出力より抵抗１３を介して、増幅器５の反転入力
（−）に接続し、前記増幅器５の出力をＮＰＮトランジ
スタ６とＰＮＰトランジスタ７の各ベースに接続し、前
記ＮＰＮトランジスタ６とＰＮＰトランジスタ７の各エ
ミッタを増幅器５の反転入力に接続し、ＮＰＮトランジ
スタ６とＰＮＰトランジスタ７の各コレクタをカレント
ミラー回路８，９の各入力におのおの接続し、カレント
ミラー回路８，９の第１の出力同士を接続し、その接続
点２０を（又は抵抗１２を介して）増幅器４の非反転入
力に接続し、増幅器４の反転入力と増幅器５の非反転入
力にバイアス源１６よりそれぞれの抵抗１４，１５を介
して接続する。
【００１３】カレントミラー回路９の第２の出力より、
カレントミラー回路１０を介して、出力端２に出力す
る。又、カレントミラー回路８の第２の出力は出力端３
より出力する。
カレントミラー回路１０を介して、出力端２に出力す
る。又、カレントミラー回路８の第２の出力は出力端３
より出力する。
【００１４】このように、本実施例の正負波形分離回路
は、従来の正負波形分離回路の入力に、正負波形分離後
の正の波形と負の波形とを合成した信号を負帰還する増
幅器を備えている。
は、従来の正負波形分離回路の入力に、正負波形分離後
の正の波形と負の波形とを合成した信号を負帰還する増
幅器を備えている。
【００１５】次に本構成の動作について説明する。入力
端１より入力した入力信号（図４の入力端１の波形）
は、正の波形（斜線）の時、抵抗１１，１２を介してカ
レントミラー回路９の第１の出力に、正の電流信号（節
点２０の波形）として流入する。この波形の信号を
（Ａ）とする。その時、増幅器４の出力は、バイアス源
１６の電位より正（入力信号と同相）に振れ、抵抗１３
を介してＰＮＰトランジスタ７のエミッタに正の電流信
号（Ｂ）として流入し、コレクタよりカレントミラー回
路９を介して、第１の出力より抵抗１１，１２を介して
きた、正の波形の電流信号（Ａ）を引く。又、入力信号
が負の波形の時、抵抗１１，１２を介してカレントミラ
ー回路８の第１の出力より負の電流信号（Ｃ）として流
出する。その時、増幅器４の出力は、バイアス源１６の
電位より負に振れ、抵抗１３を介してＮＰＮトランジス
タ６のエミッタより負の電流信号（Ｄ）として流出し、
コレクタよりカレントミラー回路８を介して、第１の出
力より正の電流信号と同様に抵抗１１，１２を介してい
く。負の波形の電流信号（Ｃ）を流出する。この２つの
増幅器より２つの負帰還回路を構成する。カレントミラ
ー回路９の第２の出力より、カレントミラー回路１０を
介して、出力端２に正の波形の電流信号（図４の出力端
２の波形）を流出する。又、カレントミラー回路８の第
２の出力より、出力端３に負の波形の電流信号（出力端
３の波形：（Ｃ））を流出する。カレントミラー回路
８，９，１０の入出力の比が同一であり、抵抗１１，１
３が同一値の時、正の電流信号（Ａ），（Ｂ）が同一値
となり、同様に負の電流信号（Ｃ），（Ｄ）も同一値と
なる。
端１より入力した入力信号（図４の入力端１の波形）
は、正の波形（斜線）の時、抵抗１１，１２を介してカ
レントミラー回路９の第１の出力に、正の電流信号（節
点２０の波形）として流入する。この波形の信号を
（Ａ）とする。その時、増幅器４の出力は、バイアス源
１６の電位より正（入力信号と同相）に振れ、抵抗１３
を介してＰＮＰトランジスタ７のエミッタに正の電流信
号（Ｂ）として流入し、コレクタよりカレントミラー回
路９を介して、第１の出力より抵抗１１，１２を介して
きた、正の波形の電流信号（Ａ）を引く。又、入力信号
が負の波形の時、抵抗１１，１２を介してカレントミラ
ー回路８の第１の出力より負の電流信号（Ｃ）として流
出する。その時、増幅器４の出力は、バイアス源１６の
電位より負に振れ、抵抗１３を介してＮＰＮトランジス
タ６のエミッタより負の電流信号（Ｄ）として流出し、
コレクタよりカレントミラー回路８を介して、第１の出
力より正の電流信号と同様に抵抗１１，１２を介してい
く。負の波形の電流信号（Ｃ）を流出する。この２つの
増幅器より２つの負帰還回路を構成する。カレントミラ
ー回路９の第２の出力より、カレントミラー回路１０を
介して、出力端２に正の波形の電流信号（図４の出力端
２の波形）を流出する。又、カレントミラー回路８の第
２の出力より、出力端３に負の波形の電流信号（出力端
３の波形：（Ｃ））を流出する。カレントミラー回路
８，９，１０の入出力の比が同一であり、抵抗１１，１
３が同一値の時、正の電流信号（Ａ），（Ｂ）が同一値
となり、同様に負の電流信号（Ｃ），（Ｄ）も同一値と
なる。
【００１６】抵抗１２は、カレントミラー回路８，９の
構成するＮＰＮ（又はＰＮＰ）トランジスタのｈｏｅ値
（アーリー効果）により影響を改善を図る場合に、出力
端２，３につながる負荷と同値とする。
構成するＮＰＮ（又はＰＮＰ）トランジスタのｈｏｅ値
（アーリー効果）により影響を改善を図る場合に、出力
端２，３につながる負荷と同値とする。
【００１７】抵抗１４，１５は、増幅器４，５の入力オ
フセットをなくす為に挿入する。
フセットをなくす為に挿入する。
【００１８】図２は本発明の他の実施例のブロック図で
ある。図２において、本実施例は、図１の増幅器４で構
成した電流負帰還を、電圧負帰還構成に変えた場合の実
施例である。
ある。図２において、本実施例は、図１の増幅器４で構
成した電流負帰還を、電圧負帰還構成に変えた場合の実
施例である。
【００１９】即ち、入力端１は増幅器４の反転入力又は
入力オフセット改善の為、抵抗１４を介して反転入力に
接続し、非反転入力はカレントミラー回路８，９の第２
の出力に接続し、その接続点２１より抵抗（負荷抵抗）
１２の一端を接続する。この抵抗１２の他端は、バイア
ス源１６に接続する。この他の構成部分は、図１と同様
である。
入力オフセット改善の為、抵抗１４を介して反転入力に
接続し、非反転入力はカレントミラー回路８，９の第２
の出力に接続し、その接続点２１より抵抗（負荷抵抗）
１２の一端を接続する。この抵抗１２の他端は、バイア
ス源１６に接続する。この他の構成部分は、図１と同様
である。
【００２０】接続点２１の波形は図に示す通りである。
本実施例の動作は、前記一実施例と同様であるので、省
略する。
本実施例の動作は、前記一実施例と同様であるので、省
略する。
【００２１】
【発明の効果】以上説明したように、本発明は、正負波
形の分離後の信号を合成して、増幅器に電流又は電圧負
帰還を行うので、第１，第２のカレントミラー回路で発
生する歪，出力オフセットが、増幅器の１／利得に圧縮
され、その為入力信号に忠実な正負の波形が二つの出力
端より得られるという効果がある。
形の分離後の信号を合成して、増幅器に電流又は電圧負
帰還を行うので、第１，第２のカレントミラー回路で発
生する歪，出力オフセットが、増幅器の１／利得に圧縮
され、その為入力信号に忠実な正負の波形が二つの出力
端より得られるという効果がある。
【図１】本発明の第１の実施例の正負波形分離回路を示
すブロック図である。
すブロック図である。
【図２】本発明の第２の実施例の正負波形分離回路を示
すブロック図である。
すブロック図である。
【図３】従来使用されている正負波形分離回路を示すブ
ロック図である。
ロック図である。
【図４】図１乃至図３の各部の動作波形を示す波形図で
ある。
ある。
１ 入力端 ２，３ 出力端 ４，５ 増幅器 ６ ＮＰＮトランジスタ ７ ＰＮＰトランジスタ ８，９，１０ カレントミラー回路 １１，１２，１３，１４，１５ 抵抗 １６ バイアス源
Claims (2)
- 【請求項１】 入力信号を入力端より第１の抵抗を介し
て第１の増幅器の非反転入力に入力し、前記第１の増幅
器の出力より第２の抵抗を介して第２の増幅器の反転入
力に接続し、前記第２の増幅器の出力をＮＰＮトランジ
スタとＰＮＰトランジスタとのベースに接続し、前記Ｎ
ＰＮトランジスタと前記ＰＮＰトランジスタとのエミッ
タを第２の増幅器の反転入力に接続し、前記ＮＰＮトラ
ンジスタと前記ＰＮＰトランジスタとのコレクタを第
１，第２のカレントミラー回路の入力におのおの接続
し、前記第１，第２のカレントミラー回路の第１の出力
同士を接続し、この接続した点を直接又は第３の抵抗を
介して前記第１の増幅器の非反転入力に接続し、前記第
１の増幅器の反転入力と前記第２の増幅器の非反転入力
とにバイアス源から定電圧を導き、前記第１のカレント
ミラー回路の第２の出力を一出力端となし、前記第２の
カレントミラー回路の第２の出力を第３のカレントミラ
ー回路を介して他の出力端となすことを特徴とする正負
波形分離回路。 - 【請求項２】 入力信号を第１の増幅器の反転入力に導
き、前記第１の増幅器の出力を第１の抵抗を介して第２
の増幅器の反転入力に接続し、前記第２の増幅器の出力
をＮＰＮトランジスタとＰＮＰトランジスタとのベース
に接続し、前記ＮＰＮトランジスタと前記ＰＮＰトラン
ジスタとのエミッタを前記第２の増幅器の反転入力に接
続し、前記ＮＰＮトランジスタと前記ＰＮＰトランジス
タとのコレクタを第１，第２のカレントミラー回路の入
力におのおの接続し、前記第１，第２のカレントミラー
回路の第１の出力同士を接続し、前記接続した点より前
記第１の増幅器の非反転入力と第２の抵抗の一端に接続
し、前記第２の抵抗の他端と前記第２の増幅器の非反転
入力とにバイアス源から定電圧を導き、前記第１のカレ
ントミラー回路の第２の出力を一出力端となし、前記第
２のカレントミラー回路の第２の出力を第３のカレント
ミラー回路を介して他の出力端となすことを特徴とする
正負波形分離回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15017592A JP2933443B2 (ja) | 1992-06-10 | 1992-06-10 | 正負波形分離回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15017592A JP2933443B2 (ja) | 1992-06-10 | 1992-06-10 | 正負波形分離回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05343920A true JPH05343920A (ja) | 1993-12-24 |
| JP2933443B2 JP2933443B2 (ja) | 1999-08-16 |
Family
ID=15491145
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15017592A Expired - Fee Related JP2933443B2 (ja) | 1992-06-10 | 1992-06-10 | 正負波形分離回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2933443B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4851304A (en) * | 1987-04-10 | 1989-07-25 | Toray Industries, Inc. | Electrode substrate for fuel cell and process for producing the same |
| KR100425509B1 (ko) * | 2001-06-21 | 2004-03-30 | 정해옥 | 자동 전압조절기 |
-
1992
- 1992-06-10 JP JP15017592A patent/JP2933443B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4851304A (en) * | 1987-04-10 | 1989-07-25 | Toray Industries, Inc. | Electrode substrate for fuel cell and process for producing the same |
| KR100425509B1 (ko) * | 2001-06-21 | 2004-03-30 | 정해옥 | 자동 전압조절기 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2933443B2 (ja) | 1999-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4586000A (en) | Transformerless current balanced amplifier | |
| US5148121A (en) | Amplifier circuit designed for use in a bipolar integrated circuit, for amplifying an input signal selected by a switch circuit | |
| JPS59221014A (ja) | 電圧電流変換回路 | |
| US5717360A (en) | High speed variable gain amplifier | |
| JPH05343920A (ja) | 正負波形分離回路 | |
| JPS606576B2 (ja) | 信号変換回路 | |
| US4945314A (en) | Amplifier arrangement with saturation detection | |
| JPH0527282B2 (ja) | ||
| JPH0681108B2 (ja) | Ｆｍステレオマルチプレックス復調回路のマトリックス回路 | |
| JPS62227204A (ja) | 差動増幅器 | |
| JPH0420532B2 (ja) | ||
| RU2156537C1 (ru) | Линейный усилитель мощности | |
| JPH0327622A (ja) | Ｕ／ｂ変換回路 | |
| JP3439252B2 (ja) | 記録ドライブ回路及び磁気記録装置 | |
| SU1259472A1 (ru) | Операционный усилитель | |
| JPH02240785A (ja) | 電子回路 | |
| JPH0321057Y2 (ja) | ||
| JPS6119546Y2 (ja) | ||
| JPH05226949A (ja) | 増幅回路 | |
| JPH0818395A (ja) | フィルター回路 | |
| JPS59178803A (ja) | 増幅回路 | |
| JPH02302109A (ja) | 増幅器 | |
| JPS61181277A (ja) | クランプ回路 | |
| JPS5836004A (ja) | 増幅回路 | |
| JPH0345567B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990427 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |