JP3439252B2 - 記録ドライブ回路及び磁気記録装置 - Google Patents
記録ドライブ回路及び磁気記録装置Info
- Publication number
- JP3439252B2 JP3439252B2 JP01803994A JP1803994A JP3439252B2 JP 3439252 B2 JP3439252 B2 JP 3439252B2 JP 01803994 A JP01803994 A JP 01803994A JP 1803994 A JP1803994 A JP 1803994A JP 3439252 B2 JP3439252 B2 JP 3439252B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- collector
- base
- recording
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明はＶＴＲ（ビデオテープレ
コーダ）等に用いられる記録ドライブ回路と磁気記録装
置に関するものであり、特にＢＴＬ（Balanced Transfo
rmer Less）型の記録ドライブ回路に関する。
コーダ）等に用いられる記録ドライブ回路と磁気記録装
置に関するものであり、特にＢＴＬ（Balanced Transfo
rmer Less）型の記録ドライブ回路に関する。
【０００２】
【従来の技術】図６は従来のＶＴＲにおける記録ドライ
ブ回路を示している。同図において、１は記録信号（ビ
デオ信号）が入力される入力端子であり、２、３は磁気
ヘッド装置６が接続される第１、第２出力端子である。
磁気ヘッド装置６はロータリトランス４とヘッドコイル
５等から成っている。
ブ回路を示している。同図において、１は記録信号（ビ
デオ信号）が入力される入力端子であり、２、３は磁気
ヘッド装置６が接続される第１、第２出力端子である。
磁気ヘッド装置６はロータリトランス４とヘッドコイル
５等から成っている。
【０００３】入力端子１に与えられた記録信号は差動対
トランジスタＴ２１、Ｔ２２と定電流源９、１０、抵抗
１１等から構成された差動増幅器（差動回路）１２で増
幅される。この差動増幅器１２と、トランジスタＱ２１
〜Ｑ３０は位相反転回路７を構成している。この位相反
転回路７からは互いに位相が１８０゜異なる２つの信号
電圧が出力され、この信号電圧の一方は次段の第１電流
増幅回路８ＡのトランジスタＱ３１のベースに与えら
れ、他方は第２電流増幅回路８ＢのトランジスタＱ４１
のベースに与えられる。
トランジスタＴ２１、Ｔ２２と定電流源９、１０、抵抗
１１等から構成された差動増幅器（差動回路）１２で増
幅される。この差動増幅器１２と、トランジスタＱ２１
〜Ｑ３０は位相反転回路７を構成している。この位相反
転回路７からは互いに位相が１８０゜異なる２つの信号
電圧が出力され、この信号電圧の一方は次段の第１電流
増幅回路８ＡのトランジスタＱ３１のベースに与えら
れ、他方は第２電流増幅回路８ＢのトランジスタＱ４１
のベースに与えられる。
【０００４】第１、第２電流増幅回路８Ａ、８Ｂは同一
の回路構成となっており、それぞれプッシュプル型の出
力回路を形成している。第１電流増幅回路８Ａの出力は
第１出力端子２に結合され、第２電流増幅回路８Ｂの出
力は第２出力端子３に結合されている。
の回路構成となっており、それぞれプッシュプル型の出
力回路を形成している。第１電流増幅回路８Ａの出力は
第１出力端子２に結合され、第２電流増幅回路８Ｂの出
力は第２出力端子３に結合されている。
【０００５】第１電流増幅回路８Ａから記録電流ＩAが
磁気ヘッド装置６に流れるとき、第２電流増幅回路８Ｂ
に記録電流ＩBを引き込む。逆に、第２電流増幅回路８
Ｂから磁気ヘッド装置６に電流ＩB’が流れたとき、第
１電流増幅回路８Ａは電流ＩA’を引き込む。この場
合、ＩA、ＩB及びＩA’、ＩB’は一方が正相で、他方が
逆相の関係にあり、且つＩA＝ＩB、ＩA’＝ＩB’となる
ように回路設計がなされている。
磁気ヘッド装置６に流れるとき、第２電流増幅回路８Ｂ
に記録電流ＩBを引き込む。逆に、第２電流増幅回路８
Ｂから磁気ヘッド装置６に電流ＩB’が流れたとき、第
１電流増幅回路８Ａは電流ＩA’を引き込む。この場
合、ＩA、ＩB及びＩA’、ＩB’は一方が正相で、他方が
逆相の関係にあり、且つＩA＝ＩB、ＩA’＝ＩB’となる
ように回路設計がなされている。
【０００６】
【発明が解決しようとする課題】しかしながら、この従
来回路では、第１、第２電流増幅回路８Ａ、８Ｂがそれ
ぞれ差動増幅器と３個のカレントミラー回路から成る大
がかりなものであり、コストアップとなっていた。そし
て、このように正相と逆相で差動増幅器１３、１４が別
個に必要であることから正相と逆相のマッチングがとり
にくく、マッチングがとれない状態で使用されていた。
更に、集積回路化した場合、直流帰還用のコンデンサＣ
１１、Ｃ１２を外付けにしなければならず、端子数が増
大していた。
来回路では、第１、第２電流増幅回路８Ａ、８Ｂがそれ
ぞれ差動増幅器と３個のカレントミラー回路から成る大
がかりなものであり、コストアップとなっていた。そし
て、このように正相と逆相で差動増幅器１３、１４が別
個に必要であることから正相と逆相のマッチングがとり
にくく、マッチングがとれない状態で使用されていた。
更に、集積回路化した場合、直流帰還用のコンデンサＣ
１１、Ｃ１２を外付けにしなければならず、端子数が増
大していた。
【０００７】本発明はこのような点に鑑みなされたもの
であって、記録出力電流の正相と逆相のマッチングがと
り易く且つ回路構成も簡単な磁気記録装置を提供するこ
とを目的とする。
であって、記録出力電流の正相と逆相のマッチングがと
り易く且つ回路構成も簡単な磁気記録装置を提供するこ
とを目的とする。
【０００８】
【課題を解決するための手段】上記の目的を達成するた
め本発明の記録ドライブ回路は、記録信号を電流変換す
る差動回路と；この差動回路の第１出力端にコレクタと
ベースが接続された第１トランジスタとベースが前記第
１出力端に接続された第２、第３トランジスタとから成
る第１カレントミラー回路と；前記差動回路の第２出力
端にコレクタとベースが接続された第４トランジスタと
ベースが前記第２出力端に接続された第５、第６トラン
ジスタとから成る第２カレントミラー回路と；前記第５
トランジスタのコレクタにベースとコレクタが接続され
た第７トランジスタとベースが第５トランジスタのコレ
クタに接続された第８トランジスタとから成る第３カレ
ントミラー回路と；前記第２トランジスタのコレクタに
コレクタとベースが接続された第９トランジスタとベー
スが前記第２トランジスタのコレクタに接続された第１
０トランジスタとから成る第４カレントミラー回路と；
前記第３トランジスタのコレクタと第８トランジスタの
コレクタに接続された第１出力端子と；前記第６トラン
ジスタのコレクタと第１０トランジスタのコレクタに接
続された第２出力端子と；前記第１、第２出力端子間に
接続される磁気ヘッド装置とから成っている。尚、第１
乃至第６トランジスタに対し第７乃至第１０トランジス
タは逆導電型のトランジスタで構成されている。
め本発明の記録ドライブ回路は、記録信号を電流変換す
る差動回路と；この差動回路の第１出力端にコレクタと
ベースが接続された第１トランジスタとベースが前記第
１出力端に接続された第２、第３トランジスタとから成
る第１カレントミラー回路と；前記差動回路の第２出力
端にコレクタとベースが接続された第４トランジスタと
ベースが前記第２出力端に接続された第５、第６トラン
ジスタとから成る第２カレントミラー回路と；前記第５
トランジスタのコレクタにベースとコレクタが接続され
た第７トランジスタとベースが第５トランジスタのコレ
クタに接続された第８トランジスタとから成る第３カレ
ントミラー回路と；前記第２トランジスタのコレクタに
コレクタとベースが接続された第９トランジスタとベー
スが前記第２トランジスタのコレクタに接続された第１
０トランジスタとから成る第４カレントミラー回路と；
前記第３トランジスタのコレクタと第８トランジスタの
コレクタに接続された第１出力端子と；前記第６トラン
ジスタのコレクタと第１０トランジスタのコレクタに接
続された第２出力端子と；前記第１、第２出力端子間に
接続される磁気ヘッド装置とから成っている。尚、第１
乃至第６トランジスタに対し第７乃至第１０トランジス
タは逆導電型のトランジスタで構成されている。
【０００９】また、本発明では、磁気ヘッドコイルが接
続される第１、第２端子にそれぞれ第１、第２プッシュ
プル出力回路を接続してＢＴＬ型記録ドライブ回路を構
成した磁気記録装置において、記録信号を電流変換する
差動回路の２つの出力端に接続したカレントミラー回路
を用いて前記第１、第２プッシュプル出力回路を形成し
ている。
続される第１、第２端子にそれぞれ第１、第２プッシュ
プル出力回路を接続してＢＴＬ型記録ドライブ回路を構
成した磁気記録装置において、記録信号を電流変換する
差動回路の２つの出力端に接続したカレントミラー回路
を用いて前記第１、第２プッシュプル出力回路を形成し
ている。
【００１０】
【作用】このような構成によると、正相と逆相の記録電
流を形成するための回路に差動回路をそれぞれ別個に設
けなくて済み、回路が簡潔になるとともに、入力の記録
信号の位相反転を行なう差動回路を共用する形になるの
で、正相と逆相のマッチングもとり易い。特に請求項２
の構成によると、動作点が安定し、より精度のよいＢＴ
Ｌ型記録ドライブ回路を有する磁気記録装置を実現でき
る。
流を形成するための回路に差動回路をそれぞれ別個に設
けなくて済み、回路が簡潔になるとともに、入力の記録
信号の位相反転を行なう差動回路を共用する形になるの
で、正相と逆相のマッチングもとり易い。特に請求項２
の構成によると、動作点が安定し、より精度のよいＢＴ
Ｌ型記録ドライブ回路を有する磁気記録装置を実現でき
る。
【００１１】
【実施例】以下、本発明を図面に示した実施例に従って
説明する。図１において、２６は入力端子２０を介して
与えられた記録信号（ビデオ信号）を増幅する差動増幅
器（差動回路）であり、差動対トランジスタＴ１、Ｔ２
と定電流源２４、２５、抵抗Ｒ１から成っている。差動
対トランジスタＴ１のコレクタは第１カレントミラー回
路２７を構成するトランジスタＱ１、Ｑ２、Ｑ３のベー
スとトランジスタＱ１のコレクタに接続されている。
説明する。図１において、２６は入力端子２０を介して
与えられた記録信号（ビデオ信号）を増幅する差動増幅
器（差動回路）であり、差動対トランジスタＴ１、Ｔ２
と定電流源２４、２５、抵抗Ｒ１から成っている。差動
対トランジスタＴ１のコレクタは第１カレントミラー回
路２７を構成するトランジスタＱ１、Ｑ２、Ｑ３のベー
スとトランジスタＱ１のコレクタに接続されている。
【００１２】一方、差動対トランジスタＴ２のコレクタ
は第２カレントミラー回路２８を構成するトランジスタ
Ｑ４、Ｑ５、Ｑ６のベースとトランジスタＱ４のコレク
タに接続されている。前記トランジスタＱ５のコレクタ
は第３カレントミラー回路２９を構成するトランジスタ
Ｑ７のコレクタとベース及びトランジスタＱ８のベース
に接続されている。トランジスタＱ３とトランジスタＱ
８のコレクタは第１プッシュプル出力回路を成すように
接続され且つ第１出力端子２１に接続されている。
は第２カレントミラー回路２８を構成するトランジスタ
Ｑ４、Ｑ５、Ｑ６のベースとトランジスタＱ４のコレク
タに接続されている。前記トランジスタＱ５のコレクタ
は第３カレントミラー回路２９を構成するトランジスタ
Ｑ７のコレクタとベース及びトランジスタＱ８のベース
に接続されている。トランジスタＱ３とトランジスタＱ
８のコレクタは第１プッシュプル出力回路を成すように
接続され且つ第１出力端子２１に接続されている。
【００１３】トランジスタＱ２のコレクタは第４カレン
トミラー回路３０を構成するトランジスタＱ９のコレク
タとベース及びトランジスタＱ１０のベースに接続され
ている。トランジスタＱ６とトランジスタＱ１０のコレ
クタは第２プッシュプル出力回路を成すように接続され
且つ第２出力端子２２に接続されている。第１、第２出
力端子２１、２２には磁気ヘッド装置２３が接続され
る。
トミラー回路３０を構成するトランジスタＱ９のコレク
タとベース及びトランジスタＱ１０のベースに接続され
ている。トランジスタＱ６とトランジスタＱ１０のコレ
クタは第２プッシュプル出力回路を成すように接続され
且つ第２出力端子２２に接続されている。第１、第２出
力端子２１、２２には磁気ヘッド装置２３が接続され
る。
【００１４】今、ａ点から記録電流Ｉ1がヘッド装置２
３に流れるとき、ｂ点に記録電流Ｉ2がヘッド装置２３
から流れ込む。逆に、ｂ点から記録電流Ｉ2’がヘッド
装置２３に流れるとき、ａ点に記録電流Ｉ1’がヘッド
装置２３から流れ込む。この場合、Ｉ1＝Ｉ2、Ｉ1’＝
Ｉ2’となっている。
３に流れるとき、ｂ点に記録電流Ｉ2がヘッド装置２３
から流れ込む。逆に、ｂ点から記録電流Ｉ2’がヘッド
装置２３に流れるとき、ａ点に記録電流Ｉ1’がヘッド
装置２３から流れ込む。この場合、Ｉ1＝Ｉ2、Ｉ1’＝
Ｉ2’となっている。
【００１５】次に、図２に示す実施例は、ｂ点の電位
（動作点）が変動するのを補正するための補正アンプ３
１を付加している点で図１の実施例と相違しているだけ
で、他は同一である。補正アンプ３１はｂ点の電圧を反
転端子（−）に入力し、非反転端子（＋）に印加されて
いる基準直流電圧Ｂ１と比較し、その比較出力電圧を第
４カレントミラー回路３０へ与えている。
（動作点）が変動するのを補正するための補正アンプ３
１を付加している点で図１の実施例と相違しているだけ
で、他は同一である。補正アンプ３１はｂ点の電圧を反
転端子（−）に入力し、非反転端子（＋）に印加されて
いる基準直流電圧Ｂ１と比較し、その比較出力電圧を第
４カレントミラー回路３０へ与えている。
【００１６】トランジスタＱ１０にとってみれば、出力
電圧変動を負帰還によりベースに戻して補正し、出力電
圧の安定化を行なっていることになる。基準電圧Ｂ1は
差動対トランジスタＴ１のバイアス電圧と同一に選ばれ
る。
電圧変動を負帰還によりベースに戻して補正し、出力電
圧の安定化を行なっていることになる。基準電圧Ｂ1は
差動対トランジスタＴ１のバイアス電圧と同一に選ばれ
る。
【００１７】補正アンプ３１による補正動作は図３に示
すようにビデオ帯域よりも低い帯域で行なわれ、ビデオ
帯域には影響を与えないように設定する。補正アンプ３
１の具体的構成例を図４に示す。
すようにビデオ帯域よりも低い帯域で行なわれ、ビデオ
帯域には影響を与えないように設定する。補正アンプ３
１の具体的構成例を図４に示す。
【００１８】同図において、３２は図１のｂ点に接続さ
れる入力端子、Ｒ3とＣ2は図２のような補正特性を実現
するためのローパスフィルタ回路を構成する抵抗とコン
デンサ、３３と３５は定電流源、３４は出力端子であ
る。この補正アンプ３１は図示の如く接続されたＰＮＰ
トランジスタＱ１１とＱ１４を有している。定電流源３
５の電流は定電流源３３の電流の１／２である。
れる入力端子、Ｒ3とＣ2は図２のような補正特性を実現
するためのローパスフィルタ回路を構成する抵抗とコン
デンサ、３３と３５は定電流源、３４は出力端子であ
る。この補正アンプ３１は図示の如く接続されたＰＮＰ
トランジスタＱ１１とＱ１４を有している。定電流源３
５の電流は定電流源３３の電流の１／２である。
【００１９】ここで、図１や図２に用いられているコン
デンサＣ１は容量が大きく、ＩＣに対し外付けしなけれ
ばならないが、図４のコンデンサＣ２は容量が小さく、
ＩＣ内に形成することができる。即ち、コンデンサＣ１
もＣ２も抵抗とローパスフィルタを形成し、そのロ−パ
スフィルタの時定数はコンデンサと抵抗によってきまる
ので、抵抗の値が大きければ、コンデンサは小さくてよ
いことになるが、前記コンデンサＣ１については抵抗Ｒ
２を大きくできないため容量が大きく、一方、コンデン
サＣ２については抵抗Ｒ３を大きく設定できるので、容
量を小さくできるのである。
デンサＣ１は容量が大きく、ＩＣに対し外付けしなけれ
ばならないが、図４のコンデンサＣ２は容量が小さく、
ＩＣ内に形成することができる。即ち、コンデンサＣ１
もＣ２も抵抗とローパスフィルタを形成し、そのロ−パ
スフィルタの時定数はコンデンサと抵抗によってきまる
ので、抵抗の値が大きければ、コンデンサは小さくてよ
いことになるが、前記コンデンサＣ１については抵抗Ｒ
２を大きくできないため容量が大きく、一方、コンデン
サＣ２については抵抗Ｒ３を大きく設定できるので、容
量を小さくできるのである。
【００２０】尚、このことをより詳細に説明すると、以
下のようになる。図２において、正相出力のａ点は第１
出力端子２１を介してヘッド装置２３のコイルと直流的
に直結されていて、その直流電圧は基準動作点としてト
ランジスタＴ１のベースと同電位であるのが望ましい。
一方、補正アンプ３１と磁気ヘッド装置２３を除いた記
録ドライブ回路部分は一種のパワーアンプであり、動作
電流は決して小さくない。仮に、定電流源２５の電流Ｉ
25が２ｍＡ、トランジスタＴ２の電流増幅率ｈｆeが１
００とすれば、トランジスタＴ２のベース電流ＩB2は、 ＩB2＝トランジスタＴ２のエミッタ電流（Ｉ25）／ｈｆ
e＝２０μＡ ここで、Ｒ２が仮に３０ｋΩであれば、 Ｒ２で生じるオフセット電圧＝ＩB2×Ｒ２＝０．６Ｖ
下のようになる。図２において、正相出力のａ点は第１
出力端子２１を介してヘッド装置２３のコイルと直流的
に直結されていて、その直流電圧は基準動作点としてト
ランジスタＴ１のベースと同電位であるのが望ましい。
一方、補正アンプ３１と磁気ヘッド装置２３を除いた記
録ドライブ回路部分は一種のパワーアンプであり、動作
電流は決して小さくない。仮に、定電流源２５の電流Ｉ
25が２ｍＡ、トランジスタＴ２の電流増幅率ｈｆeが１
００とすれば、トランジスタＴ２のベース電流ＩB2は、 ＩB2＝トランジスタＴ２のエミッタ電流（Ｉ25）／ｈｆ
e＝２０μＡ ここで、Ｒ２が仮に３０ｋΩであれば、 Ｒ２で生じるオフセット電圧＝ＩB2×Ｒ２＝０．６Ｖ
【００２１】この回路が電源電圧ＶＣＣ＝５Ｖで動作す
るとしたら、このオフセット量はＶＣＣの一割以上であ
り、無視できない大きさである。Ｒ２が３ｋΩであれ
ば、Ｒ２で生じるオフセット電圧は６０ｍＷとなる。こ
の位のオフセットであれば、回路動作上無視できる。
るとしたら、このオフセット量はＶＣＣの一割以上であ
り、無視できない大きさである。Ｒ２が３ｋΩであれ
ば、Ｒ２で生じるオフセット電圧は６０ｍＷとなる。こ
の位のオフセットであれば、回路動作上無視できる。
【００２２】以上のように、Ｒ２は出力動作点のオフセ
ットと関係があり、必要以上に大きくできない。Ｒ２と
Ｃ１で構成されるローパスフィルタのカットオフ周波数
ｆcを仮に１０ｋＨｚとすると、Ｒ２が３ｋΩであれ
ば、 Ｃ１＝１／２πｆcＲ２≒５０００ｐＦ となる。現在の半導体プロセスで、この容量値を集積回
路上に実現するのは極めて困難であり、一般には形成で
きない。
ットと関係があり、必要以上に大きくできない。Ｒ２と
Ｃ１で構成されるローパスフィルタのカットオフ周波数
ｆcを仮に１０ｋＨｚとすると、Ｒ２が３ｋΩであれ
ば、 Ｃ１＝１／２πｆcＲ２≒５０００ｐＦ となる。現在の半導体プロセスで、この容量値を集積回
路上に実現するのは極めて困難であり、一般には形成で
きない。
【００２３】一方、図４に示す補正アンプ３１は記録ド
ライブ回路のオフセット電流を補正することで逆相出力
分だけあればよい。仮に、定電流源３３の電流Ｉ33を定
電流源２５の電流Ｉ25の１０％に設定すると、 Ｉ33＝Ｉ25×０.１＝２００μＡ となる。
ライブ回路のオフセット電流を補正することで逆相出力
分だけあればよい。仮に、定電流源３３の電流Ｉ33を定
電流源２５の電流Ｉ25の１０％に設定すると、 Ｉ33＝Ｉ25×０.１＝２００μＡ となる。
【００２４】トランジスタＱ１１の電流増幅率ｈｆeを
１００とすれば、Ｑ１１の最大ベース電流は、 Ｉ33／（Ｑ１１のｈｆe）＝２μＡ となり、ここでＲ３が１００ｋΩであれば、Ｒ３で生じ
る最大のオフセット電圧は、 （Ｑ１１の最大ベース電流）×Ｒ３＝０.２Ｖ となる。
１００とすれば、Ｑ１１の最大ベース電流は、 Ｉ33／（Ｑ１１のｈｆe）＝２μＡ となり、ここでＲ３が１００ｋΩであれば、Ｒ３で生じ
る最大のオフセット電圧は、 （Ｑ１１の最大ベース電流）×Ｒ３＝０.２Ｖ となる。
【００２５】この値が最大であり、実際のオフセットは
これより更に小さい。補正アンプ３１の入力フィルタ
（Ｃ２、Ｒ３）のカットオフ周波数ｆcを仮に１０ｋＨ
ｚとすると、Ｒ３が１００ｋΩであれば、 Ｃ２＝１／２πｆc≒１５０ｐＦ となる。
これより更に小さい。補正アンプ３１の入力フィルタ
（Ｃ２、Ｒ３）のカットオフ周波数ｆcを仮に１０ｋＨ
ｚとすると、Ｒ３が１００ｋΩであれば、 Ｃ２＝１／２πｆc≒１５０ｐＦ となる。
【００２６】この位の容量であれば集積回路上に容易に
実現できる。以上の通り、図２の実施例では補正アンプ
３１を設け、この補正アンプ３１にコンデンサＣ２を設
けるが、該コンデンサＣ２は集積回路内に形成できるの
で、従来例に比し外付けのコンデンサが少ない。
実現できる。以上の通り、図２の実施例では補正アンプ
３１を設け、この補正アンプ３１にコンデンサＣ２を設
けるが、該コンデンサＣ２は集積回路内に形成できるの
で、従来例に比し外付けのコンデンサが少ない。
【００２７】図５は図１や図２の回路を記録ドライブ回
路５３として用いたＶＴＲの映像記録系をブロックで示
している。図５において、入力端子４０を介して与えら
れた映像信号はＹ−Ｃ分離回路４１によって輝度信号Ｙ
と色信号Ｃに分離される。輝度信号Ｙはデビエーション
回路４２を経てクランプ回路４３でクランプされ、プリ
エンファシス回路４４でプリエンファシスが施され、且
つクリップ回路４５で振幅を揃えられた後、ＦＭ変調器
４６でＦＭ変調され、ハイパスフィルタ４７を通して加
算器５２へ導かれる。
路５３として用いたＶＴＲの映像記録系をブロックで示
している。図５において、入力端子４０を介して与えら
れた映像信号はＹ−Ｃ分離回路４１によって輝度信号Ｙ
と色信号Ｃに分離される。輝度信号Ｙはデビエーション
回路４２を経てクランプ回路４３でクランプされ、プリ
エンファシス回路４４でプリエンファシスが施され、且
つクリップ回路４５で振幅を揃えられた後、ＦＭ変調器
４６でＦＭ変調され、ハイパスフィルタ４７を通して加
算器５２へ導かれる。
【００２８】一方、色信号ＣはＡＣＣ回路４８で利得制
御された後、バーストエンファシス回路４９でバースト
信号が強調された後、周波数変換器５０で周波数変換さ
れ、ローパスフィルタ５１を通して加算器５２へ導か
れ、ここでＦＭ変調輝度信号と合成される。合成出力信
号は記録信号として記録ドライブ回路５３によって磁気
ヘッド装置５４を通して磁気テープ５５に記録される。
御された後、バーストエンファシス回路４９でバースト
信号が強調された後、周波数変換器５０で周波数変換さ
れ、ローパスフィルタ５１を通して加算器５２へ導か
れ、ここでＦＭ変調輝度信号と合成される。合成出力信
号は記録信号として記録ドライブ回路５３によって磁気
ヘッド装置５４を通して磁気テープ５５に記録される。
【００２９】
【発明の効果】本発明によれば、電圧を電流に変換する
差動回路が１つで済むため記録出力電流の正相と逆相の
マッチングがとり易くなるとともに回路構成が従来例に
比し大幅に簡素化される。また、外付けのコンデンサの
数も減らすことが可能となる。
差動回路が１つで済むため記録出力電流の正相と逆相の
マッチングがとり易くなるとともに回路構成が従来例に
比し大幅に簡素化される。また、外付けのコンデンサの
数も減らすことが可能となる。
【図１】本発明の第１実施例の磁気記録装置の記録ドラ
イブ回路の回路図。
イブ回路の回路図。
【図２】本発明の第２実施例の磁気記録装置の記録ドラ
イブ回路の回路図。
イブ回路の回路図。
【図３】図２における補正アンプの周波数特性を示す
図。
図。
【図４】その補正アンプの具体例を示す回路図。
【図５】図１又は図２の回路を搭載した本発明の磁気記
録装置のブロック図。
録装置のブロック図。
【図６】従来の記録ドライブ回路を示す回路図。
２０ 入力端子
２１ 第１出力端子
２２ 第２出力端子
２３ 磁気ヘッド装置
２６ 差動増幅器
２７ 第１カレントミラー回路
２８ 第２カレントミラー回路
２９ 第３カレントミラー回路
３０ 第４カレントミラー回路
３１ 補正アンプ
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
G11B 5/027 502
H03F 3/68
Claims (5)
- 【請求項１】記録信号を電流変換する差動回路と、 前記差動回路の第１出力端にコレクタとベースが接続さ
れた第１トランジスタと、ベースが前記第１出力端に接
続された第２、第３トランジスタとから成る第１カレン
トミラー回路と、 前記差動回路の第２出力端にコレクタとベースが接続さ
れた第４トランジスタと、ベースが前記第２出力端に接
続された第５、第６トランジスタとから成る第２カレン
トミラー回路と、 前記第５トランジスタのコレクタにベースとコレクタが
接続された第７トランジスタと、ベースが第５トランジ
スタのコレクタに接続された第８トランジスタとから成
る第３カレントミラー回路と、 前記第２トランジスタのコレクタにコレクタとベースが
接続された第９トランジスタとベースが前記第２トラン
ジスタのコレクタに接続された第１０トランジスタとか
ら成る第４カレントミラー回路と、 前記第３トランジスタのコレクタと第８トランジスタの
コレクタに接続された第１出力端子と、 前記第６トランジスタのコレクタと第１０トランジスタ
のコレクタに接続された第２出力端子と、 前記第１、第２出力端子間に接続される磁気ヘッド装置
と、 から成り、前記第１乃至第６トランジスタに対し第７乃
至第１０トランジスタは逆導電型のトランジスタである
記録ドライブ回路。 - 【請求項２】前記差動回路を構成するトランジスタのベ
ースと前記第１出力端子との間に帰還抵抗を接続すると
ともに、前記トランジスタのベースと基準電位点との間
に交流成分除去用のコンデンサを接続し、一方前記第２
端子の電圧を基準直流電圧と比較し、その比較出力電圧
を前記第９、第１０トランジスタのベースに与える補正
回路を設けたことを特徴とする請求項１に記載の記録ド
ライブ回路。 - 【請求項３】磁気ヘッドコイルが接続される第１、第２
端子にそれぞれ第１、第２プッシュプル出力回路を接続
してＢＴＬ型記録ドライブ回路を構成した磁気記録装置
において、記録信号を電流変換する差動回路の２つの出
力端に接続したカレントミラー回路を用いて前記第１、
第２プッシュプル出力回路を形成したことを特徴とする
記録ドライブ回路。 - 【請求項４】前記記録信号がビデオ信号であることを特
徴とする請求項１乃至請求項３のいずれかに記載の記録
ドライブ回路。 - 【請求項５】 請求項１乃至請求項４のいずれかに記載の
記録ドライブ回路を用いた磁気記録装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01803994A JP3439252B2 (ja) | 1994-02-15 | 1994-02-15 | 記録ドライブ回路及び磁気記録装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01803994A JP3439252B2 (ja) | 1994-02-15 | 1994-02-15 | 記録ドライブ回路及び磁気記録装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07225903A JPH07225903A (ja) | 1995-08-22 |
| JP3439252B2 true JP3439252B2 (ja) | 2003-08-25 |
Family
ID=11960543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01803994A Expired - Fee Related JP3439252B2 (ja) | 1994-02-15 | 1994-02-15 | 記録ドライブ回路及び磁気記録装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3439252B2 (ja) |
-
1994
- 1994-02-15 JP JP01803994A patent/JP3439252B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07225903A (ja) | 1995-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7068099B2 (en) | Power amplifier module with distortion compensation | |
| JP2559392B2 (ja) | ブリツジ増幅器 | |
| JPH0132566B2 (ja) | ||
| JP3439252B2 (ja) | 記録ドライブ回路及び磁気記録装置 | |
| JPS5947486B2 (ja) | パルス幅変調増巾回路 | |
| JPS60204108A (ja) | プツシユプル増幅器 | |
| JPH0527282B2 (ja) | ||
| JPH03142752A (ja) | 帰還型エンファシス回路 | |
| JP2698201B2 (ja) | ビデオヘッドアンプ | |
| JP2538013Y2 (ja) | ハイパスフィルタ回路 | |
| JPS58171105A (ja) | 振幅変調器 | |
| JPH01268302A (ja) | 増幅回路 | |
| JPS6017168B2 (ja) | パルス幅変調出力増幅回路 | |
| JPS631514Y2 (ja) | ||
| JPS643225Y2 (ja) | ||
| JPH0336100Y2 (ja) | ||
| JPH0161247B2 (ja) | ||
| JPS62115901A (ja) | アンプ | |
| JP3221452B2 (ja) | 電圧／電流変換回路 | |
| JPS643224Y2 (ja) | ||
| JP2770291B2 (ja) | 磁気抵抗効果素子の抵抗値変化検出回路 | |
| JP2770292B2 (ja) | 磁気抵抗効果素子の抵抗値変化検出回路 | |
| JPH04217105A (ja) | 交流結合回路 | |
| JPH05343920A (ja) | 正負波形分離回路 | |
| JPH03278708A (ja) | ゲイン可変型増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |