JPS643225Y2 - - Google Patents

Description

【考案の詳細な説明】 「産業上の利用分野」 この考案は、ビデオ信号、オーデイオ信号等の
記録、再生装置に用いられるエンフアシス回路に
関する。

「背景技術とその問題点」 従来のエンフアシス回路では、再生時に、記録
系の時定数回路を高利得増幅器の帰還ループにい
れる方式が一般的であつたが、ビデオ信号等の高
周波信号の場合には、安定性が悪く、実用上の問
題があつた。このため、記録系と再生系とで独立
にプリエンフアシス回路及びデイエンフアシス回
路を設けていた。そのため、時定数素子、非線形
インピーダンス素子が２倍必要となるため、素子
数、部品点数の点で問題があつた。

第１図は、従来のVTRの搬送色信号の記録系
に用いられる非線形プリエンフアシス回路を示す
ものである。第１図において、１は記録信号の入
力端子を示し、２は記録信号の出力端子を示し、
３は入力端子１とそのベースに接続されると共
に、出力端子２とそのコレクタが接続されたエミ
ツタ接地形のNPNトランジスタを示し、４は電
源端子を示す。トランジスタ３は、エミツタ抵抗
R₁を介して接地され、そのコレクタが抵抗値R₂
及びR₃を介して電源端子４と接続される。

この抵抗R₃と並列に、コンデンサ５及びコイ
ル６からなる直列共振回路と非線形インピーダン
ス素子Ｚが接続される。この直列共振回路の共振
周波数は、サブキヤリア周波数₀と一致してい
る。非線形インピーダンス素子Ｚは、入力信号の
レベルが小さいほどインピーダンスが大きくなる
ものである。入力信号が小レベルの場合には、第
２図に示すような搬送色信号のサイドバンド成分
に対するプリエンフアシス特性が得られる。

つまり、抵抗R₃とコンデンサ５とコイル６と
で構成される時定数回路の出力と、トランジスタ
３及び抵抗R₁，R₂により線形に増幅された成分
とが加算されることになる。したがつて、サブキ
ヤリア周波数₀におけるゲインがR₂／R₁となり、エ ンフアシスゲインがR₂＋R₃／R₁となる。また、入力 信号が大レベルの場合には、非線形インピーダン
ス素子Ｚのインピーダンスが小さくなり、エンフ
アシスゲインが制限される。このように、入力信
号のレベルに応答してエンフアシスゲインが自動
的に可変されて非線形プリエンフアシス特性が得
られる。

再生時には、第３図に示すように、高ゲインの
増幅回路７の負帰還ループ中に共振及び非線形回
路８を挿入する非線形デイエンフアシス回路が用
いられる。増幅回路７のゲインをG₁、共振及び
非線形回路８の第２図に示す特性を生じさせる伝
達関数をF₁（Ｓ）とすると、入出力特性は ｂ／ａ＝１／F₁（Ｓ）＋１／G₁≒１／F₁（Ｓ） となる。第４図は、従来の非線形デイエンフアシ
ス回路の一例であつて、共振及び非線形回路８と
して、抵R₃、コンデンサ５、コイル６及び非線
形インピーダンス素子Ｚを用いたものである。ト
ランジスタ１１のエミツタ及び接地間にこの回路
８が挿入され、トランジスタ１１のコレクタが抵
抗R₁を介して電源端子４に接続され、トランジ
スタ１１のベース及びコレクタが夫々再生信号の
入力端子９及び再生信号の出力端子１０として導
出される。

上述の説明から理解されるように、従来のエン
フアシス回路は、プリエンフアシス回路及びデイ
エンフアシス回路が独立の構成とされているため
に、時定数素子、非線形インピーダンス素子が２
倍必要となり、必要とする部品点数が多くなる欠
点があつた。

「考案の目的」 この考案は、プリエンフアシス及びデイエンフ
アシスとで、時定数素子、非線形インピーダンス
素子を共用化し、少ない素子数のエンフアシス回
路の提供を目的とするものである。

「考案の概要」 この考案は、第１のトランジスタのコレクタに
時定数回路の一端が接続され、この時定数回路の
他端に第２のトランジスタのエミツタが接続さ
れ、第１のトランジスタがプリエンフアシスとし
て動作する時は、該第１のトランジスタのベース
に入力が供給され、コレクタから出力が取出され
ると共に、第２のトランジスタのエミツタが交流
的に接地レベルとなるように該第２のトランジス
タのベースに所定の電圧が印加され、第２のトラ
ンジスタがデイエンフアシスとして動作する時
は、該第２のトランジスタのベースに入力が供給
され、コレクタから出力が取出されると共に、第
１のトランジスタのコレクタが接地レベルとなる
ようにされたものである。

「実施例」 この考案をVTRの記録系及び再生系に設けら
れるクロマエンフアシスに対して適用した一実施
例について第５図を参照して説明する。

第５図において、１２はNPN形の第１トラン
ジスタを示し、このトランジスタ１２のエミツタ
が抵抗R₄を介して接地され、そのベースが導出
されて記録信号の入力端子１とされる。このトラ
ンジスタ１２のコレクタが記録信号の出力端子２
として導出されると共に、トランジスタ１３のコ
レクタに接続される。このトランジスタ１３のエ
ミツタが接地されると共に、そのベースがベース
抵抗R₆とスイツチ回路S₁とを介して直流電圧源
１４に接続される。

また、１５は、NPN形の第２のトランジスタ
を示し、このトランジスタ１５のエミツタとトラ
ンジスタ１２のコレクタとの間に共振及び非線形
回路８が挿入される。この共振及び非線形回路８
は、トランジスタ１５のエミツタ及びトランジス
タ１２のコレクタ間に直列に挿入された抵抗R₂，
R₃と抵抗R₃に並列に接続された共振回路（コン
デンサ５及びコイル６）と非線形インピーダンス
素子Ｚとからなるものである。このトランジスタ
１５のベースがスイツチ回路S₂の端子１６に接続
される。

このスイツチ回路S₂の再生時に接続される端子
１７が再生信号の入力端子９に接続され、その記
録時に接続される端子１８が直流電圧源１９に接
続される。そして、トランジスタ１５のコレクタ
が抵抗R₅を介して電源端子４に接続されると共
に、再生信号の出力端子１０として導出される。

上述のこの考案の一実施例において、記録時に
は、図示のように、スイツチ回路S₁がオフし、ス
イツチ回路S₂の端子１６が端子１８が接続され
る。したがつて、トランジスタ１３がオフし、ま
た、トランジスタ１５のエミツタは、直流電圧源
１９の電圧よりベース・エミツタ電圧降下だけ低
い直流電位にバイアスされ、交流的に接地され
る。したがつて、トランジスタ１２が動作してプ
リエンフアシス動作がなされる。このときのゲイ
ンは、共振及び非線形回路８の合成インピーダン
スをZaとすると、（Za／R₄）となる。

再生時には、スイツチ回路S₁がオンし、スイツ
チ回路S₂の端子１６が端子１７に接続される。こ
れによつてトランジスタ１３がオンし、トランジ
スタ１２のコレクタが接地電位となる。したがつ
て、トランジスタ１５により、デイエンフアシス
動作がなされ、このときのゲインは、（R₅／Za）と なる。（R₄＝R₅）とすることにより、プリエンフ
アシス特性と逆のデイエンフアシス特性が得られ
る。

更に、非線形インピーダンス素子Ｚが入力信号
のレベルに応じて変化することによつて非線形プ
リエンフアシス及び非線形デイエンフアシスの動
作がなされる。プリエンフアシスの場合には、入
力信号のレベルが大きいときには、非線形インピ
ーダンス素子Ｚの値が略々０となり、ゲインが小
さくなり、入力信号のレベルが小さいときには、
非線形インピーダンス素子Ｚの値がきわめて大き
くなり、ゲインが大きくなり、ダイナミツクレン
ジの圧縮がなされる。デイエンフアシスの場合に
は、上述と逆にダイナミツクレンジの伸長がなさ
れる。

第６図Ａに示す非線形インピーダンス素子Ｚと
しては、第６図Ｂに示すように、高コンダクタン
スのシヨツトキーダイオード２０，２１を逆方向
で並列接続した構成のものを用いることができ
る。このダイオード２０，２１の並列接続によつ
て、大振幅の信号が抑圧される。

シヨツトキーダイオード２０，２１の場合で
も、順方向電圧降下が0.3V程度あるので、より
低電圧動作を可能とするためには、第７図に示す
構成の非線形インピーダンス素子Ｚが用いられ
る。第７図Ａに示すように、電源端子４にその一
端が接続され、その他端が端子２２とされた非線
形インピーダンス素子Ｚは、第７図Ｂに示す回路
構成で実現される。

端子２２は、コンデンサ２３を介してトランジ
スタ２４のベースに接続され、トランジスタ２４
のエミツタが抵抗R₇を介して接地され、そのコ
レクタが抵抗R₈を介して電源端子４に接続され
ると共に、トランジスタ２５のベースに接続され
る。このトランジスタ２５のコレクタが電源端子
４に接続され、そのエミツタが抵抗R₉を介して
接地される。このトランジスタ２５のエミツタと
トランジスタ２４のベースとの間に、逆方向に接
続されたダイオード２６，２７とコイル２８との
並列回路が挿入される。

この第７図Ｂに示す構成において、直流的に
は、トランジスタ２４のエミツタ電流をI_Eとし、
トランジスタ２４，２５のベース・エミツタ間電
圧降下をV_BEとし、トランジスタ２４のコレクタ
電位をV_Cとし、電源端子４に加わる電源電圧を
Vccとすると、次式の関係が成立する。

I_E＝V₁−V_BE／R₇ V_C＝Vcc−I_E・R₈ したがつて、トランジスタ２５のエミツタ電位
は Vcc−（V₁−V_BE）×R₈／R₇−V_BE となり、このエミツタ電位がコイル２８を介して
トランジスタ２４のベース電位V₁となる。つま
りトランジスタ２４のベースは V₁＝Vcc＋V_BE（R₈／R₇−１）／１＋R₈／R₇ なる直流電位にバイアスされる。

また、交流ゲインは、（R₈／R₇）で表わされ、ト ランジスタ２５とダイオード２６，２７を帰還さ
れているため、トランジスタ２４のベースの交流
振幅は、このベースの交流成分をei、ダイオード
２６，２７の順方向電圧降下をV_BE′とすると ｜ei＋R₈／R₇ei｜＜V_BE′ に制限される。例えば（R₈／R₇＝３）（V_BE′＝0.3V） とすると、トランジスタ２４のベースにおいて
は、ピークツウピーク値が0.15Vに制限された信
号を得ることができ、第６図に示す構成と比べ
て、より低い電源電圧で動作する非線形インピー
ダンス素子Ｚを実現することができる。

「応用例」 この考案は、非線形インピーダンス素子Ｚが接
続されていないリニアエンフアシス回路に対して
も適用することができる。また、この考案は、電
界効果形トランジスタを用いても構成することが
できる。

「考案の効果」 この考案に依れば、プリエンフアシス動作とデ
イエンフアシス動作とで所定の周波数特性を得る
ための時定数素子を共用することができ、回路素
子数の減少を図ることができる。また、この考案
は、高利得増幅器の負帰還ループにプリエンフア
シスにも用いられる時定数素子を挿入してデイエ
ンフアシス回路を構成するのと異なり、発振のお
それがない安定性の良い回路であり、ビデオ帯域
の信号処理に適用して有用なものである。

【図面の簡単な説明】

第１図及び第２図は従来のプリエンフアシス回
路の接続図及びその特性を示すグラフ、第３図及
び第４図は従来のデイエンフアシス回路の一例の
ブロツク図及びその他の例の接続図、第５図はこ
の考案の一実施例の接続図、第６図及び第７図は
この考案に使用できる非線形インピーダンス素子
の一例及び他の例の接続図である。 １……記録信号の入力端子、２……記録信号の
出力端子、４……電源端子、８……共振及び非線
形回路、９……再生信号の入力端子、１０……再
生信号の出力端子、１２……第１のトランジス
タ、１５……第２のトランジスタ。

Claims (1)

【実用新案登録請求の範囲】
1. 第１のトランジスタのコレクタに所定の周波数
   特性を生じさせる時定数回路の一端が接続され、
   この時定数回路の他端と第２のトランジスタのエ
   ミツタが接続され、上記第１のトランジスタがプ
   リエンフアシスとして動作する時は、該第１のト
   ランジスタのベースに入力が供給され、コレクタ
   から出力が取出されると共に、上記第２のトラン
   ジスタのエミツタが交流的に接地レベルとなるよ
   うに該第２のトランジスタのベースに所定の電圧
   が印加され、上記第２のトランジスタがデイエン
   フアシスとして動作する時は、該第２のトランジ
   スタのベースに入力が供給され、コレクタから出
   力が取出されると共に、上記第１のトランジスタ
   のコレクタが接地レベルとなるようにされたこと
   を特徴とするエンフアシス回路。