JP2525348Y2 - クリップ回路 - Google Patents

クリップ回路

Info

Publication number
JP2525348Y2
JP2525348Y2 JP1987184843U JP18484387U JP2525348Y2 JP 2525348 Y2 JP2525348 Y2 JP 2525348Y2 JP 1987184843 U JP1987184843 U JP 1987184843U JP 18484387 U JP18484387 U JP 18484387U JP 2525348 Y2 JP2525348 Y2 JP 2525348Y2
Authority
JP
Japan
Prior art keywords
transistor
emitter
collector
base
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1987184843U
Other languages
English (en)
Other versions
JPH0188571U (ja
Inventor
賢次 兵頭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP1987184843U priority Critical patent/JP2525348Y2/ja
Publication of JPH0188571U publication Critical patent/JPH0188571U/ja
Application granted granted Critical
Publication of JP2525348Y2 publication Critical patent/JP2525348Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)
  • Television Signal Processing For Recording (AREA)

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、VTRの記録回路に適用して好適なクリップ
回路に関する。
〔考案の概要〕
本考案はクリップ回路に関し、互いに導電型を異にす
る第1及び第2のトランジスタと、カレントミラー回路
を構成するダイオード接続の第3及び第4のトランジス
タを設け、第1のトランジスタのエミッタを、クリップ
されるべき信号の信号路に接続し、第2のトランジスタ
のベースに所定電圧を与え、そのエミッタを第1のトラ
ンジスタのベースに接続し、第1のトランジスタのコレ
クタを、第3のトランジスタのコレクタ・エミッタ間を
通じて第1の基準電位点に接続し、第2のトランジスタ
のエミッタを、第3のトランジスタのコレクタ・エミッ
タ間を通じて第1の基準電位点に接続するようにしたこ
とにより、クリップされるべき信号が小振幅の信号であ
っても、鋭いクリップを掛けることができるようにし、
且つ、第2の基準電位点及び第4のトランジスタのベー
ス間に、第3及び第4のトランジスタの各ベースに微少
バイアス電流を流すための抵抗器を接続したことによ
り、第3、第4及び第2のトランジスタの遮断周波数
(トランジション周波数)を高くすることができるよう
にしたものである。
〔従来の技術〕
VTRの記録系では、輝度信号(記録すべきカラー映像
信号から分離された信号)にプリエンファシスを掛けて
から、FM変調するが、プリエンファシスによって、映像
信号の高域成分が微分されるため、オーバーシュートや
アンダーシュートが生じる。このため、このプリエンフ
ァシスを掛けた輝度信号をそのままFM変調すると、被FM
変調輝度信号の側帯波のバランスが大きく崩れてしまう
ので、このプリエンファシスを掛けた輝度信号にホワイ
トクリップ及びダーククリップを掛ける必要がある。
次に、第2図を参照して、かかるVTRの記録系で用い
られるホワイトクリップ回路の従来例を説明する。入力
端子(1)からの輝度信号(前段の回路で、ペデスタル
クランプ及びプリエンファシスされている)は、エミッ
タフォロア型のNPNトランジスタ(2)のベースに供給
される。トランジスタ(2)のコレクタは、電源+Bに
接続される。トランジスタ(2)のエミッタは、負荷と
しての定電流源(3)を通じて接地される。このトラン
ジスタ(2)のエミッタに得られた輝度信号は、その信
号路に設けられた、入力端子(4)及び出力端子(6)
を有するクリップ回路(10)を通じて、エミッタフォロ
ア型のNPNトランジスタ(7)のベースに供給される。
トランジスタ(7)のコレクタは、電源+Bに接続され
る。トランジスタ(7)のエミッタから出力端子(9)
が導出されると共に、そのエミッタは負荷としての定電
流源(8)を通じて接地される。
次に、このクリップ回路(10)について説明する。入
力端子(4)が抵抗器(5)を通じて、クリップ用のPN
PトランジスタQ1のエミッタ及び出力端子(6)に接続
される。トランジスタQ1のコレクタは接地される。トラ
ンジスタQ1のベースは、NPNトランジスタQ2のエミッタ
に接続される。尚、トランジスタQ2は、トランジスタQ1
のベース・エミッタ間電圧VBEの温度特性を補償するた
めのトランジスタである。トランジスタQ2のコレクタ
は、電源+Bに接続される。トランジスタQ2のエミッタ
は、負荷としての定電流源(12)を通じて接地される。
トランジスタQ2のベースには、電源(11)の正極が接続
され、その負極が接地されて、トランジスタQ2のベース
に、所定直流電圧Vwが与えられる。
このクリップ回路(10)では、入力端子(4)に供給
される正極性の輝度信号の白レベル側が、トランジスタ
Q1のエミッタにおいてクリップ電圧Vを越えたとき、ト
ランジスタQ1が導通して、この輝度信号にクリップが掛
けられる。このクリップ電圧Vは、次式のように表され
る。
V=Vw−(kT/q)・ln(I2/Iss2) +(kT/q)・ln(I1/Iss1) ………(1) 但し、kはボルツマン定数、Tは絶対温度、qは電子
の電荷、I1はトランジスタQ1のコレクタ電流、Iss1はト
ランジスタQ1のコレクタ飽和電流、I2はトランジスタQ2
のコレクタ電流、Iss2はトランジスタQ2のコレクタ飽和
電流である。
この(1)式において、Vwは一定であり、又、トラン
ジスタQ2のコレクタ電流I2は、定電流源(12)によっ
て、略一定とされるので、第2項は略一定であるが、第
1のトランジスタQ1のコレクタ電流I1は変化するので、
第3項は一定とはならない。このため、クリップ電圧V
は、トランジスタQ1のコレクタ電流に応じて変化するこ
とに成る。因に、(1)式の第3項である (kT/q)・ln(I1/Iss1) は、T=300°の場合、kT/qが26mVと成り、トランジス
タQ1のコレクタ電流I1が2倍変化すると、クリップ電圧
Vは18mVも変化することに成る。
〔考案が解決しようとする問題点〕
このように、第2図の従来のクリップ回路では、初段
のトランジスタQ1に流れるコレクタ電流I1の変化によっ
て、クリップ電圧Vが変化するため、クリップを掛ける
べき信号が小信号の場合には、鋭いクリップを掛けるこ
とができないと言う欠点があった。
かかる点に鑑み、クリップされるべき信号が小振幅の
信号であっても、鋭いクリップを掛けることのできるク
リップ回路を提案しようとするものである。
〔問題点を解決するための手段〕
本考案によるクリップ回路(10)は、クリップされる
べき信号の信号路にエミッタが接続された第1のトラン
ジスタQ1と、その第1のトランジスタQ1のベースにエミ
ッタが接続されると共に、ベースに所定電圧が与えられ
た、第1のトランジスタQ1と導電型を異にする第2のト
ランジスタQ2と、第1のトランジスタQ1のコレクタ及び
第1の基準電位点間に、コレクタ・エミッタ間が接続さ
れた、カレントミラー回路(13)を構成するダイオード
接続の第3のトランジスタQ3と、第2のトランジスタQ2
のエミッタ及び第1の基準電位点間に、コレクタ・エミ
ッタ間が接続されたカレントミラー回路(13)を構成す
る第4のトランジスタQ4と、第2の基準電位点及び第4
のトランジスタQ4のベース間に接続された、第3及び第
4のトランジスタQ3、Q4の各ベースに微少バイアス電流
を流すための抵抗器(14)とからなるものである。
〔作用〕 かかる本考案によれば、第1のトランジスタQ1が導通
状態にあるとき、第1のトランジスタQ1のコレクタ電流
が増大(減少)した場合、第2のトランジスタQ2のエミ
ッタ電流も増大(減少)し、これにより、第1のトラン
ジスタQ1のベース電流が増大(減少)し、このため、第
1のトランジスタQ1のコレクタ電流の増大(減少)が助
長され、これによって、第1のトランジスタQ1のエミッ
タのクリップ電圧は、第1のトランジスタQ1のコレクタ
電流の変化に拘わらず略一定と成る。
又、第2の基準電位点及び第4のトランジスタQ4のベ
ース間に、第3及び第4のトランジスタQ3、Q4の各ベー
スに微少バイアス電流を流すための抵抗器(14)を設け
たので、第1のトランジスタQ1のオンオフに拘らず、第
3のトランジスタQ3は常時通電状態と成って、第3のト
ランジスタQ3の応答が頗る速くなり、このためクリップ
の応答が速く成ると共に、第1のトランジスタQ1の導
通、非導通の如何に拘らず、第3、第4及び第2のトラ
ンジスタQ3、Q4、Q2が常時導通状態になるので、第3、
第4及び第2のトランジスタQ3、Q4、Q2の遮断周波数
(トランジション周波数)を高くすることができる。
〔実施例〕
以下に、第1図を参照して、本考案をVTRの記録系の
ホワイトクリップ回路に適用した実施例を説明するも、
第1図において、第2図と対応する部分には、同一符号
を付して、重複説明を省略する。入力端子(1)からの
輝度信号(前段の回路で、ペデスタルクランプ及びプリ
エンファシスされている)は、エミッタフォロア型のNP
Nトランジスタ(2)のベースに供給される。
次に、このクリップ回路(10)について説明する。入
力端子(4)が抵抗器(5)を通じて、クリップ用のPN
PトランジスタQ1のエミッタ及び出力端子(6)に接続
される。トランジスタQ1のベースは、NPNトランジスタQ
2のエミッタに接続される。トランジスタQ2のコレクタ
は、電源+Bに接続される。トランジスタQ2のベースに
は、電源(11)の正極が接続され、その負極が接地され
て、トランジスタQ2のベースに、所定直流電圧Vwが与え
られる。
更に、(13)はカレントミラー回路で、ダイオード接
続のNPNトランジスタQ3及びNPNトランジスタQ4から構成
される。トランジスタQ3、Q4の各ベースが互いに接続さ
れると共に、その接続点が抵抗器(14)を通じて電源+
Bに接続される。トランジスタQ3、Q4の各エミッタが接
地される。そして、トランジスタQ3のベースが、トラン
ジスタQ1のコレクタに接続される。トランジスタQ4のコ
レクタが、トランジスタQ2のエミッタに接続される。
尚、抵抗器(14)は、トランジスタQ3、Q4の各ベースに
微少バイアス電流を流すための高抵抗の抵抗器である。
このクリップ回路(10)では、入力端子(4)に供給
される正極性の輝度信号の白レベル側が、トランジスタ
Q1のエミッタにおいてクリップ電圧Vを越えたとき、ト
ランジスタQ1が導通して、この輝度信号にクリップが掛
けられる。このクリップ電圧Vは次式のように表され
る。
V=Vw−(kT/q)・ln〔(I1+Ir) /Iss2〕 +(kT/q)・ln(I1/Iss1) ………(2) 但し、kはボルツマン定数、Tは絶対温度、qは電子
の電荷、I1はトランジスタQ1のコレクタ電流、Iss1はト
ランジスタQ1のコレクタ飽和電流、Iss2はトランジスタ
Q2のコレクタ飽和電流、Irは抵抗器(14)を流れる電流
である。又、トランジスタQ4のコレクタ電流をI4とする
と、これはトランジスタQ2のエミッタ電流(コレクタ電
流)に略等しく、且つ又、カレントミラー回路(13)に
よって、I1+Irに等しく成る。
この(2)式を変形すると、次式のように成る。
V=Vw+(kT/q)・ln〔I1/(I1+Ir)〕 +(kT/q)・ln(Iss2/Iss1) ………(3) そして、この(3)式において、 Iss2=Iss1 と置くと、(3)式は次式のように表される。
V=Vw+(kT/q)・ ln〔I1/(I1+Ir)〕 ………(4) 更に、この(4)式において、I1≧Irとすると、
(4)式は次式のような近似式と成る。
V≒Vw ………………(5) この(5)式から、クリップ電圧Vは、トランジスタ
Q1のコレクタ電流の影響を殆ど受けないことが分かる。
次に、このクリップ回路の動作を説明する。トランジ
スタQ1が導通状態にあるとき、トランジスタQ1のコレク
タ電流が増大(減少)した場合、第2のトランジスタQ2
のエミッタ電流も増大(減少)し、これにより、トラン
ジスタQ1のベース電流が増大(減少)し、このため、ト
ランジスタQ1のコレクタ電流の増大(減少)が助長され
るが、カレントミラー回路(13)の存在によって、トラ
ンジスタQ1、Q2のコレクタ電流及びコレクタ飽和電流の
各絶対値はそれぞれ略等しくなり、これによって、トラ
ンジスタQ1のエミッタ・ベース間電圧と、トランジスタ
Q2のベース・エミッタ間電圧とが略等しくなるので、ト
ランジスタQ1のエミッタのクリップ電圧は、トランジス
タQ1のコレクタ電流の変化に拘わらす略一定と成る。こ
のため、クリップされるべき信号が小振幅であっても、
鋭いクリップを掛けることができる。
尚、抵抗器(14)によって、トランジスタQ3、Q4のベ
ースに微少バイアス電流が流されているので、第1のト
ランジスタQ1のオンオフに拘らず、第3のトランジスタ
Q3は常時通電状態となって、第3のトランジスタQ3の応
答が頗る速くなり、このためクリップの応答が速くなる
と共に、トランジスタQ1の導通、非導通の如何に拘わら
ず、トランジスタQ3、Q4及びQ2は常時導通状態にあり、
このため、トランジスタQ3、Q4及びQ2の遮断周波数(ト
ランジション周波数)を高くすることができる。
上述の各トランジスタの導電形式は、夫々上述の実施
例の場合の逆にすることができ、それに応じて、基準電
位点としての電源電位及び接地電位を設定することがで
きる。そして、本考案は、輝度信号に対するダーククリ
ップ回路、その他の信号に対するクリップ回路にも適用
し得る。
〔考案の効果〕
上述せる本考案によれば、クリップされるべき信号の
信号路にエミッタが接続された第1のトランジスタと、
その第1のトランジスタのベースにエミッタが接続され
ると共に、ベースに所定電圧が与えられた、第1のトラ
ンジスタと導電型を異にする第2のトランジスタと、第
1のトランジスタのコレクタ及び第1の基準電位点間
に、コレクタ・エミッタ間が接続された、カレントミラ
ー回路を構成するダイオード接続の第3のトランジスタ
と、第2のトランジスタのエミッタ及び第1の基準電位
点間に、コレクタ・エミッタ間が接続されたカレントミ
ラー回路を構成する第4のトランジスタとによって、ク
リップ回路を構成したので、第1のトランジスタのエミ
ッタのクリップ電圧は、その第1のトランジスタのコレ
クタ電流に変化に拘らず略一定になり、このためクリッ
プされるべき信号が小振幅であっても、鋭いクリップを
掛けることのできるクリップ回路を得ることができる。
又、第2の基準電位点及び第4のトランジスタのベー
ス間に、第3及び第4のトランジスタの各ベースに微少
バイアス電流を流すための抵抗器を接続したので、第1
のトランジスタのオンオフに拘らず、第3のトランジス
タは常時通電状態と成って、第3のトランジスタの応答
が頗る速くなり、このためクリップの応答が速く成ると
共に、第1のトランジスタの導通、非導通の如何に拘ら
ず、第3、第4及び第2のトランジスタが常時導通状態
になるので、第3、第4及び第2のトランジスタの遮断
周波数(トランジション周波数)を高くすることができ
る。
【図面の簡単な説明】
第1図は本考案の一実施例を示すブロック線図、第2図
は従来例を示すブロック線図である。 Q1〜Q4は夫々トランジスタ、(5)は抵抗器、(13)は
カレントミラー回路、(14)は抵抗器である。

Claims (1)

    (57)【実用新案登録請求の範囲】
  1. 【請求項1】クリップされるべき信号の信号路にエミッ
    タが接続された第1のトランジスタと、 該第1のトランジスタのベースにエミッタが接続される
    と共に、ベースに所定電圧が与えられた、上記第1のト
    ランジスタと導電型を異にする第2のトランジスタと、 上記第1のトランジスタのコレクタ及び第1の基準電位
    点間に、コレクタ・エミッタ間が接続された、カレント
    ミラー回路を構成するダイオード接続の第3のトランジ
    スタと、 上記第2のトランジスタのエミッタ及び上記第1の基準
    電位点間に、コレクタ・エミッタ間が接続された上記カ
    レントミラー回路を構成する第4のトランジスタと、 第2の基準電位点及び上記第4のトランジスタのベース
    間に接続された、上記第3及び第4のトランジスタの各
    ベースに微少バイアス電流を流すための抵抗器と からなるクリップ回路。
JP1987184843U 1987-12-03 1987-12-03 クリップ回路 Expired - Lifetime JP2525348Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1987184843U JP2525348Y2 (ja) 1987-12-03 1987-12-03 クリップ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1987184843U JP2525348Y2 (ja) 1987-12-03 1987-12-03 クリップ回路

Publications (2)

Publication Number Publication Date
JPH0188571U JPH0188571U (ja) 1989-06-12
JP2525348Y2 true JP2525348Y2 (ja) 1997-02-12

Family

ID=31476179

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1987184843U Expired - Lifetime JP2525348Y2 (ja) 1987-12-03 1987-12-03 クリップ回路

Country Status (1)

Country Link
JP (1) JP2525348Y2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63131708A (ja) * 1986-11-21 1988-06-03 Toshiba Corp クリツプ回路

Also Published As

Publication number Publication date
JPH0188571U (ja) 1989-06-12

Similar Documents

Publication Publication Date Title
JP2840632B2 (ja) 全波整流回路
CA1183893A (en) Operational rectifier and bias generator
US3980815A (en) White level clipping circuit
JP2542722B2 (ja) 非対称信号生成回路
JP2525348Y2 (ja) クリップ回路
JP2533201B2 (ja) Am検波回路
US4280100A (en) Time modulation pulse averaging demodulator
JPH05102755A (ja) 差動増幅器
US4028630A (en) Push-pull amplifier arrangement
JPS631454Y2 (ja)
JPS6051309A (ja) 利得制御回路
JPS643225Y2 (ja)
JPS6342595Y2 (ja)
JPH0533105Y2 (ja)
JPS6025743B2 (ja) 電流比較回路
JP2577212B2 (ja) 色ノイズ低減回路
JPH01317088A (ja) ビデオ信号処理装置
JP3300514B2 (ja) ピーククリップ回路
JPS58108814A (ja) ピ−ククリツプ回路
US3679981A (en) Synchronous demodulator employing common base transistor amplifier input and base-emitter clamping action
JPS6010147Y2 (ja) 切換回路
JPH0441612Y2 (ja)
JPH0139014Y2 (ja)
JPH0424909B2 (ja)
JP3290264B2 (ja) ガンマ補正回路