JPS63131708A - クリツプ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明はクリップ回路に関する。

（従来の技術） 従来、各種の電子回路において信号レベルをある任意の
値以上あるいは以下にならないように制限する目的で構
成された回路で、クリップ回路と称するものがある。

第４図に示すようなりリップ回路が用いられる。

従来、用いられていたクリップ回路としては、例えばｆ
ｉｆ！６図に示すものである。この第６図に示すクリッ
プ回路は、バイアス電圧源をＶ　、トランジスタＱ１の
ペースエミッタ間電圧をｖＢＥ【（矢印の方を正とする
）、トランジスタＱ２のベースエミッタ間電圧をＶ　　
、抵抗Ｒ１に流れるＥ２ 電流を１　　、トランジスタＱ２の定電流源を！Ａ とすると、入力端電圧ｖＩＮと出力端電圧Ｖ。８．の関
係は、次のようになる。すなわちｖＩＮが低くて（Ｖ、
Ｎ＜ＶＢ）、）ランジスタＱ１がオフしている時は、電
Ｕｌ　　は零であり、ｖ　　−■　であｌ　　　　　　
　　ＯＵＴ　　　ＩＮ るがＶＩＮが高くて（Ｖ、Ｎ＞ＶＢ）、）−ランジスタ
Ｑ１がオン状態になると、 Ｖ　　　　−Ｖ　　　−Ｖ　　　　＋Ｖ　　　　−（１
）ＯＵＴ　　　　　Ｂ　　　　　ＢＨ３ＢＥＩとなりＶ
　に対してＶ　　はクリップされる。

ＩＮ　　　　　　０ｔｌＴ ところがこの（１）式でＶ　−■　　はほぼ一定Ｂ　　
　ＢＨ３ であるが、■　　は電流１１に依存しているため、ＢＥ
Ｉ ■　が高いほど【　も当然大きくなり、■　　もＩＮ　
　　　　　　Ｉ　　　　　　　　　　　ｌ３Ｅ１太き（
なってしまう。この回路の特性を第７図に示す。この図
からも明らかなように１．上記の理由により、クリップ
電位Ｖ　に対して、Ｖ　　はＢ　　　　　　　０ＵＴ ｖＩＮの増加にしたがって完全にクリップされ得なかっ
た。これはこのクリップ回路構成自体に問題があると言
える。

（発明が解決しようとする問題点） 以上述べたように、従来より用いられているようなりリ
ップ回路では設定されるクリップ電位に対して完全なり
リップをかけられなかった。

本発明は、このような問題に対してなされたもので、比
較的簡単な構成でクリップ特性を良くするように改良し
たクリップ回路を提供することを目的としている。

［発明の構成］ （問題点を解決するための手段） 本発明は、入力端と出力端に接続された抵抗と、出力端
にエミッタが接続された第１のトランジスタと、ベース
がバイアス電圧源に接続され、かつエミッタが定電流源
と第１のトランジスタのベースに接続された第２のトラ
ンジスタを設け、第１のトランジスタのコレクタと第２
のトランジスタのエミッタにカレントミラー対トランジ
スタを設けることを特徴とするクリップ回路を提供する
。

（作　用） 以上のような構成にすることで、入力端電圧が増加する
ことにより第１のトランジスタに流れるコレクタ電流も
増加し、ベース−エミッタ間電圧も増加するがカレント
ミラーにより第２のトランジスタに流れるエミッタ電流
も増加し、ペースエミッタ間電圧も増加する。したがっ
て出力端電圧は、クリップ電位と等しくなり、はぼ一定
の電圧（クリップ電位）でクリップされる。

（実施例） 以下に、本発明に係る一実施例を図面を参照して詳述す
る。

第１図は本発明の一実施例であるクリップ回路の構成図
である。披レベル制限信号ｖＩＮが印加される入力端１
０１は抵抗Ｒ１を介して出方端１０２に接続される。抵
抗Ｒ１の出力端ＬＱＺ側にトランジスタＱ１のエミッタ
が接続されている。

一方、ｌ−ランジスタＱ２のベースはバイアス電圧ツタ
は、トランジスタＱ、のベースに接続されている。トラ
ンジスタＱｌのコレクタおよびトランジスタＱ２のエミ
ッタはカレントミラー対を構成するトランジスタＱ、Ｑ
４のコレクタに接続され、これらのエミッタは各々負電
源−■ＥＥに接続されている。ここで入力端１０１に入
力される電圧ｖＩＮが低い時（トランジスタＱｌがオフ
の時）は、抵抗Ｒ１に流れる電流１１は零であり、出力
される電圧Ｖ　　は”ＩＮと同電位であるが、ｖＩＮＵ
Ｔ が高い時（トランジスタＱ１がオンの時）ｖｏＵＴはＶ
　　−Ｖ　　　＋Ｖ　　　＝ＩＰＶ　　（Ｖ　　　、Ｖ
Ｂ、：Ｂ　　　　　ｌ３Ｅ２　　　　　ＢＥＩ　　　　
　Ｂ　　　　　ＢＥＩ各々トランジスタＱＱ　　のペー
スエミッタ電１゛２ 圧で矢印の方向を正とする。）でクリップされる。

仮にトランジスタＱ１のベース電位をＶｈとし、その電
位が一定であると考え、抵抗Ｒ１に流れる電流■　を用
いてＶ　　を示すとＶ　　　−Ｖ十ｌ　　　　　　ＯＵ
Ｔ　　　　　　ＯＵＴ　　　ＡＫＴ　　　　　　ｌ ｖ　　　−ｖ＋□・１ｎｊ−となる。たＢＥＩ　　　Ａ
　　　　Ｑ　　　　　　Ｉｓだしｑは電子の電荷ｆｆｉ
、　Ｋはボルツマン定数、Ｔは絶対温度、Ｉｓは逆方向
飽和電流である。

この式から、ＶＩＮと設定されるクリップ電位Ｑ３に流
れ、トランジスタＱ４にも同じ量の電流が流れる。その
ためトランジスタＱ　のＶ　　も２　　　　８Ｅ２ 大きくなり、Ｖ（−Ｖ−Ｖ）が下がり、Ａ　　　　　　
　Ｂ　　　　　ＢＦ２ 工　の増加によるＶ　　の上昇が仰られる。

１　　　　　　　　　　　　　　０ＵＴつまり、ｖＩＮ
が上昇し、トランジスタＱ１がオン状態となると、１１
と同じ電流がカレントミラーによりトランジスタＱ３に
流れる。したがってトランジスタＱ　のコレクタ電流を
Ｉ２として、Ｉ　　−Ｉ　　＋１　　となり、トランジ
スタＱ１のＡ１ ｖＢＥが１１の増加により大きくなると、トランジスタ
Ｑ　のＶ　　も大きくなり、お互い打ち消し２　　８Ｅ
２ 合う。これにより、Ｖ　　はＶ　の電位でクリッＯＵＴ
　　　Ｂ ブされるのである。

これにより従来例でも示したようなりリップ回路の特性
（第５図）に比較して、第３図に示すように良好な優れ
たクリップ特性が得られる。

なおこの発明は上記した実施例のみに限定されない。例
えば、第２図に示すようにカレントミラー対トランジス
タＱ　　、Ｑ　　のエミッタと負電源（ＧＮＤ）との間
に抵抗Ｒ、Ｒを挿入し、トランジスタＱ　のベースとト
ランジスタＱ２の工■ ミッタとの間に抵抗Ｒ４を挿入する構成としてもよい。

又、上記クリップ電位Ｖ　を抵抗Ｒ５で設定しても、別
にクリップ端子２０１を設け、電位を制御することによ
り任意にクリップ電位を設定できるように構成してもよ
い。クリップ制御電圧をｔ、ＳＶ〜２．８Ｖに可変した
時の特性を第４図に示した。２．３Ｖでは６０ｍＶ以上
の信号をクリップしているのが分る。

また第５図に示すようにすべてのトランジスタの極性を
逆極性にすることにより、逆方向特性のクリップ回路を
実現することもできる。この場合、上記第１図のトラン
ジスタＱ１がＰＮＰであったが、第５図のトランジスタ
Ｑ１はＮＰＮであり、第１図のトランジスタＱ２がＮＰ
Ｎであったが、第５図のトランジスタＱ２はＰＮＰであ
る。以上のように本発明の要旨を逸脱しない範囲で種々
変形や適用が可能である。

［発明の効果〕 以上詳述したように、この発明によれば、比較的簡単な
構成でクリップ特性の良い極めて良好なりリップ回路を
提供することが可能となる。

【図面の簡単な説明】

第１図及び第２図は本発明に係るクリップ回路の一実施
例を示す回路構成図、第３図及び第４図は入出力特性を
示す曲線図、第５図は本発明（こ係る、クリップ回路の
一実施例を示す回路構成図。 第６図は従来のクリ・ノブ回路を示す回路構成図。 第７図は従来のクリップ回路の入出力特性を示す曲線図
である。 ＶＩＮ・・・入力端電圧。 Ｒ１・・・抵抗。 ■　　・・・出力端電圧。 ＵＴ Ｑｌ”２・・・トランジスタ。 Ｑ３．Ｑ４・・・カレントミラー対トランジスタ。 ＩＡ・・・定電流源。 ■　・・・バイアス電圧源

Claims (1)

1. 【特許請求の範囲】 一端が入力端に、他端が出力端に接続された抵抗と、 この抵抗の出力端にエミッタが接続された第１のトラン
   ジスタと、 この第１のトランジスタのベースに、エミッタが接続さ
   れた第２のトランジスタと、 この第２のトランジスタのベースに接続されたクリップ
   電位を設定するためのバイアス電圧印加手段と、 前記第２のトランジスタのエミッタに接続された定電流
   付与手段と、 前記第１のトランジスタのコレクタと、前記第２のトラ
   ンジスタのエミッタとに接続されたカレントミラー対ト
   ランジスタとを設けることを特徴とするクリップ回路。