JPS6316714A - 差動電流スイツチ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、例えばフロッピーディスクへの書込み装置
におけるヘッドコイルの駆動に用いられる差動電流スイ
ッチ回路に関する。

（従来の技術） 一般に、この種の差動電流スイッチ回路は、例えば第３
図に示すように構成されている。第３図において、１１
．１２は差動入力信号Ａ、Ｂが供給される入力端子で、
これら入力端子１１．１２にはそれぞれトランジスタＱ
１　、Ｑ２のベースが接続される。上記トランジスタＱ
ｌ　、Ｑ２のエミッタは接地ライン１３に接続され、コ
レクタはそれぞれトランジスタＱ３　、Ｑ４のベースに
接続される。これらトランジスタＱ３．Ｑ４のエミッタ
は共通接続され、この共通接続点と上記接地ライン１３
間にはトランジスタＱ５のコレクタ、エミッタ間が接続
される。また、上記トランジスタＱ３　、Ｑ４のベース
と電源ライン１４間にはそれぞれ定電流源１５゜１６が
接続されるとともに、これらのベースと接地ライン１３
間にはそれぞれ抵抗Ｒ１，Ｒ２が接続される。上記トラ
ンジスタＱ５にはトランジスタＱ６がカレントミラー接
続されており、このトランジスタＱ６のコレクタおよび
ベースと電源ライン１４間には定電流源１７が接続され
、エミッタは接地ライン１３に接続される。そして、上
記トランジスタＱ３　、Ｑ４のコレクタ側出力端子１８
．１９から差動入力信号Ａ、Ｂに対応した出力Ｎ流（一
定の電流を引込む）を得る。

なお、この回路をヘッドコイルの駆動に用いる場合には
、上記出力端子１８．１９間にヘッドコイルを接続し、
このヘッドコイルにセンタータップを設けて正の電圧を
印加する。

上記のような構成において、差動入力信号Ａ。

Ｂが第４図（ａ）に示すように変化したとすると、トラ
ンジスタＱ３　、Ｑ４のベース電位Ｖｌ　、Ｖ２、およ
びエミッタ電位■３はそれぞれ第４図（ｂ）に示すよう
に変化する。今、ベース電位Ｖ１゜■２のハイ（“Ｈ″
）レベルを３ＶＦ１．：設定したとすると、一方のベー
ス電位が“Ｈ”レベルの時には、エミッタ電位■３は３
ＶＦより■、だけレベルが低下した２ＶＦとなる。しか
し、差動人力信号Ａ、Ｂの反転時には一方のベース電位
が低下し、他方のベース電位が上昇するので、その交点
のベース電位は約１．５ＶＦとなる。従って、エミッタ
電位ｖ３は０．５ＶＦとなる。しかも図示する如く、電
位の立ち上がりは立ち下がりよりも遅いので、上記エミ
ッタ電位■３は０．５ＶＦより更に低くなる。このよう
な低い電位ではトランジスタＱ５は動作できず、これに
伴い上記トランジスタＱ３　、Ｑ４も動作しなくなる。

また、この時トランジスタＱ５は飽和領域に入り込んで
おり、再び動作をはじめるまで（リカバリータイム）に
時間がかかってしまう。このため、電流の切り替わり一
時に電流が全く流れない時間が発生し、ヘッドコイルの
駆動には好ましくない特性となる。また、ヘッドコイル
の駆動に際しては、出力のダイナミックレンジを大きく
取りたい（出力端子１８゜１９間に大きな電流差を得た
い）が、このためにはトランジスタＱ３　　（あるいは
Ｑ４　）のベース電位、またはエミッタ電位を低くして
おく必要がある。

このため、トランジスタＱ５は飽和領域に人込み易くな
る。

（発明が解決しようとする問題点） 上述したように、従来の差動電流スイッチ回路は、リカ
バリータイムが長く電流の切換えがスムーズに行なえな
い欠点がある。

この発明は上記のような事情に鑑みてなされたもので、
その目的とするところは、リカバリータイムが短く、且
つスムーズな電流の切換えができる差動電流スイッチ回
路を提供することである。

［発明の構成］ （問題点を解決するための手段） この発明においては、上記の目的を達成するために、ベ
ースに差動入力信号が供給され一端がそれぞれ第１の電
位供給源に接続される一対の第１、第２トランジスタを
設け、これら第１．第２トランジスタの他端に一対の第
３．第４トランジスタのベースをそれぞれ接続するとと
もに、第３゜第４トランジスタの一端を共通接続し、こ
の一端側共通接続点と上記第１の電位供給源間に第１の
抵抗を接続する。また、上記第３．第４トランジスタの
ベースと第２の電位供給源間にそれぞれ第２、第３の抵
抗を接続し、これら第３．第４トランジスタの他端にそ
れぞれ一対の第５．第６トランジスタのベースを接続し
、第５．第６トランジスタの一端を共通接続する。更に
、上記第５．第６トランジスタの一端側共通接続点と上
記第１の電位供給源間に第７トランジスタを接続し、上
記第５．第６トランジスタのベースと上記第１の電位供
給源間にそれぞれ第４．第５の抵抗を接続するとともに
、これらのベースと第３の電位供給源間に第１．第２の
定電流源をそれぞれ接続する。

そして、上記第７トランジスタにカレントミラー接続さ
れ一端が上記第１の電位供給源に接続される第８トラン
ジスタを設け、この第８トランジスタの他端と上記第３
の電位供給源間に第３の定電流源を接続している。

（作用） 上記のような構成において、第３．第４トランジスタの
ストレージタイムを利用して、第５あるいは第６トラン
ジスタのオフ状態からオン状態への変化を遅らせ、これ
ら第５．第６トランジスタのオン／オフ状態が同時に反
転しないようにすることにより、上記第５．第６トラン
ジスタのエミッタ電位が低下しないようにしている。

（実施例） 以下、この発明の一実施例について図面を参照して説明
する。第１図において前記第３図と同一構成部には同じ
符号を付しており、差動人力信号Ａ、Ｂが供給される入
力端子１１．１２には、トランジスタＱ７　、Ｑ８のベ
ースがそれぞれ接続される。上記トランジスタＱ７．Ｑ
８のエミッタには接地ライン１３が接続され、コレクタ
にはトランジスタＱ１　、Ｑ２のベースおよび抵抗Ｒ３
、Ｒ４の一端がそれぞれ接続される。上記抵抗Ｒ３、Ｒ
４の他端には、電源ライン１４の電位より低い基準電圧
ＶＲＥＦが印加される基準電源ライン１８が接続される
。上記トランジスタＱ１．Ｑ２のエミッタは共通接続さ
れ、この共通接続点と接地ライン１３間には抵抗Ｒ５が
接続される。上記トランジスタＱ１　、Ｑ２のコレクタ
にはそれぞれ、トランジスタＱ３　、Ｑ４のベースが接
続され、これらのベースと接地ライン１３間には抵抗Ｒ
１、Ｒ２が、ベースと電源ライン１４間には定電流１１
Ｍ１５．１６がそれぞれ接続される。上記トランジスタ
Ｑ３　、Ｑ４のエミッタは共通接続され、この共通接続
点と接地ライン１３間にはトランジスタＱ５が接続され
る。このトランジスタＱ５にはトランジスタＱ６がカレ
ントミラー接続され、トランジスタＱ６のエミッタには
接地ライン１３が、ベースおよびコレクタと電源ライン
１４間には定電流源１７がそれぞれ接続される。そして
、上記トランジスタＱ３　、Ｑ４のコレクタ側出力端子
１８．１９から出力電流を得るようにして成る。

上記のような構成において第２図を参照しつつ動作を説
明する。第２図において、（ａ）図は差動入力信号Ａ、
Ｂの波形を、（ｂ）図はトランジ、ｌＱｌ　、Ｑ２　ｔ
Ｄベベー電位Ｖ４　、　Ｖ５　ヲ、（Ｃ）図はトランジ
スタＱ３．Ｑ４のベース電位■１゜■２およびエミッタ
電位■３をそれぞれ示している。

上記第１図の回路は、前記第３図の回路にトランジスタ
Ｑ７．Ｑ８および抵抗Ｒ３〜Ｒ５を設けたもので、これ
らの回路によってトランジスタＱｌ　、Ｑ２が同時にオ
フ状態となる時間を生成している。すなわち、差動入力
信号Ａ、Ｂが（ａ）図に示すように変化したとすると、
一般にトランジスタはオフ状態からオン状態に変化する
時間よリオン状態からオフ状態に変化する時間の方が長
いので、トランジスタＱｌ　、Ｑ２のベース電位Ｖ４　
、Ｖ５は（ｂ）図に示すように変化する。今、上記ベー
ス電位Ｖ４　、Ｖ５の“Ｈ”レベルが２　Ｖ　Ｆとする
と、通常はベース電位Ｖ４　、Ｖ５がＶＦよりも低い期
間ＴａにおいてはトランジスタＱ１　、Ｑ２は動作しな
いが、抵抗Ｒ３，Ｒ４の抵抗値の設定により１．５ＶＦ
でトランジスタＱ１゜Ｑ２が動作するようにすれば、期
間Ｔａ−にはトランジスタＱ１　、Ｑ２は共にオフ状態
となる。そして、トランジスタＱ３　、Ｑ４のベース電
位Ｖ１゜ｖ２は、トランジスタＱ１　、Ｑ２のベース電
位Ｖ４　、Ｖ５のレベルが１．５ＶＦの点で変化を始め
、（Ｃ）図に示すように変化する。（Ｃ）図に示す如く
、ベース電位Ｖｌ　、Ｖ２は高いレベルで交差するので
エミッタ電位■３の低下が少ない。

従って、トランジスタＱ５を飽和させることなく上記ベ
ース電位Ｖ１　、Ｖ２を低く設定でき、ストレージタイ
ムを短くできるとともに出力のダイナミックレンジを広
くできる。また、差動入力信号Ａ、Ｂは対称に変化する
ので、各トランジスタのスイッチング特性が同一である
（例えばエミッタ電位ｖ３の立ち上がり時間が遅くなる
とベース電位Ｖ２の立ち上がり時間も遅くなる）とする
と、エミッタ電位ｖ３のレベルは常に一定となる。

このような構成によれば、トランジスタＱ３゜Ｑ４のベ
ース電位を下げることができ、しかもトランジスタＱ５
が飽和領域に入ることがないので、ストレージタイムを
短くできるとともに、ヘッドコイルの駆動に用いる際に
は出力のダイナミックレンジを広くできる。また、出力
の切換え時に出力端子１８．１９の電流が共に“Ｏｒｅ
となることがなく、スムーズな出力電流の切換えが可能
である。

なお、上記実施例ではトランジスタＱ１　、　Ｑ２のベ
ース電流を決定するために、抵抗Ｒ３，Ｒ４を用いたが
他の負荷素子であっても良く、また、トランジスタＱｌ
　、Ｑ２のエミッタと接地ライン１３間に抵抗Ｒ５を用
いたが、これらのトランジスタのコレクタ電流を決定で
きれば他の素子（あるいは回路）であっても良い。更に
、差動入力信号Ａ、Ｂが供給されるバイポーラトランジ
スタＱ７゜Ｑ８に代えてショットキー型電界効果トラン
ジスタを用いても同様な動作を行ない同じ効果が得られ
る。

［発明の効果］ 以上説明したようにこの発明によれば、リカバリータイ
ムが短く、且つスムーズな電流の切換えができる差動電
流スイッチ回路が得られる。

【図面の簡単な説明】

第１図はこの発明の一実旅例に係わる差動電流スイッチ
回路を示す図、第２図は上記第１図の回路の各点の電位
を示す波形図、第３図は従来の差動電流スイッチ回路を
示す図、第４図は上記第３図の回路の各点の電位を示す
波形図である。 Ａ、Ｂ・・・差動入力信号、０１〜Ｑ８・・・トランジ
スタ、Ｒ１−Ｒ５・・・抵抗、１５〜１７・・・定Ｎ流
源、１３・・・接地ライン（第１の電位供給源）、１４
・・・電源ライン（第３の電位供給源）、１８・・・基
準電源ライン（第２の電位供給源〉。 出願人代理人　弁理士　鈴江武彦 第３図

Claims (1)

【特許請求の範囲】
1. ベースに差動入力信号が供給され一端がそれぞれ第１の
   電位供給源に接続される一対の第１，第２トランジスタ
   と、ベースがそれぞれ上記第１，第２トランジスタの他
   端に接続され一端が共通接続される一対の第３，第４ト
   ランジスタと、これら第３，第４トランジスタの一端側
   共通接続点と上記第１の電位供給源間に接続される第１
   の抵抗と、上記第３，第４トランジスタのベースと第２
   の電位供給源間にそれぞれ接続される第２，第３の抵抗
   と、上記第３，第４トランジスタの他端にそれぞれベー
   スが接続され一端が共通接続される一対の第５，第６ト
   ランジスタと、これら第５，第６トランジスタの一端側
   共通接続点と上記第１の電位供給源間に接続される第７
   トランジスタと、上記第５，第６トランジスタのベース
   と上記第１の電位供給源間にそれぞれ接続される第４，
   第５の抵抗と、上記第５，第６トランジスタのベースと
   第３の電位供給源間にそれぞれ接続される第１，第２の
   定電流源と、一端が上記第１の電位供給源に接続され上
   記第７トランジスタにカレントミラー接続される第８ト
   ランジスタと、この第８トランジスタの他端と上記第３
   の電位供給源間に接続される第３の定電流源とを具備し
   、上記第５，第６トランジスタの他端側から上記差動入
   力信号に対応した出力電流を得ることを特徴とする差動
   電流スイッチ回路。