JPS63172509A - バツフア回路 - Google Patents
バツフア回路Info
- Publication number
- JPS63172509A JPS63172509A JP62003534A JP353487A JPS63172509A JP S63172509 A JPS63172509 A JP S63172509A JP 62003534 A JP62003534 A JP 62003534A JP 353487 A JP353487 A JP 353487A JP S63172509 A JPS63172509 A JP S63172509A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- phase
- emitter follower
- active load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はアナログ信号を出力するバッファ回路に関する
ものである。
ものである。
従来の技術
近年、映像、音声の双方の技術が融合し、新たなメディ
アが開発されている。また、これに伴ない、信号の高品
質化が要求されるようになった。
アが開発されている。また、これに伴ない、信号の高品
質化が要求されるようになった。
アナログ映像信号処理においては、群遅延特性。
周波数特性の改善、S/N比の改良、ダイナミックレン
ジの確保、ath分利得1wI分位相の改善等が求めら
れる。特に、映像信号を出力するバッファ回路は、ダイ
ナミックレンジを確保することが難しいことがある。バ
ッファ回路としては、例えば、従来例30として第2図
のような構成が考えられる。第2図において、入力端子
3に入力された信号は、1経路としてトランジスタ32
.35を経て、出力端子4に現われ、他の1経路として
、トランジスタ33.36を経て、出力端子4に現れる
という、プッシュプル回路になっている。
ジの確保、ath分利得1wI分位相の改善等が求めら
れる。特に、映像信号を出力するバッファ回路は、ダイ
ナミックレンジを確保することが難しいことがある。バ
ッファ回路としては、例えば、従来例30として第2図
のような構成が考えられる。第2図において、入力端子
3に入力された信号は、1経路としてトランジスタ32
.35を経て、出力端子4に現われ、他の1経路として
、トランジスタ33.36を経て、出力端子4に現れる
という、プッシュプル回路になっている。
発明が解決しようとする問題点
従来例30において、入力端子3への入力電圧をv、N
とすると、トランジスタ32がオンするためには、 vINくvCCVBBm (vBBヨ:トランジスタ32のベース・エミッタ間電
圧、約0.7V) (vcc :電源電圧) とならねばならない、また、同様に、トランジスタ33
がオンするためには、 vIN>vallll (vBBll”トランジスタ33のベーろ・エミッタ間
電圧、約0.7V) が要求される。すなわち、 V <V <V −V 8 E 羽 IN CC88mに制
限され、特に、電源電圧vcCが低い場合、ダイナミッ
クレンジが狭くなるという問題があった。
とすると、トランジスタ32がオンするためには、 vINくvCCVBBm (vBBヨ:トランジスタ32のベース・エミッタ間電
圧、約0.7V) (vcc :電源電圧) とならねばならない、また、同様に、トランジスタ33
がオンするためには、 vIN>vallll (vBBll”トランジスタ33のベーろ・エミッタ間
電圧、約0.7V) が要求される。すなわち、 V <V <V −V 8 E 羽 IN CC88mに制
限され、特に、電源電圧vcCが低い場合、ダイナミッ
クレンジが狭くなるという問題があった。
問題点を解決するための手段
上記問題点を解決するために、本発明のバッファ回路は
、入力信号が、第1のエミッタホロワ回路を経て、能動
負荷を具備する第2のエミッタホロワ回路に入力されて
、出力されるように構成されており、第2のエミッタホ
ロワ回路の能動負荷は、人力信号の位相を反転する位相
反転回路によって制御され、位相反転回路が、定電流源
を内蔵し、能動負荷に、一定収上のドライブ電流を与え
るように構成されている。
、入力信号が、第1のエミッタホロワ回路を経て、能動
負荷を具備する第2のエミッタホロワ回路に入力されて
、出力されるように構成されており、第2のエミッタホ
ロワ回路の能動負荷は、人力信号の位相を反転する位相
反転回路によって制御され、位相反転回路が、定電流源
を内蔵し、能動負荷に、一定収上のドライブ電流を与え
るように構成されている。
作用
本発明は、上記した構成をとることにより、従来例より
広いダイナミックレンジを有するバッファ回路を実現で
きる。
広いダイナミックレンジを有するバッファ回路を実現で
きる。
実施例
以下、本発明のバッファ回路の一実施例について、図面
に基づいて説明する。
に基づいて説明する。
第1図は、本発明におけるバッファ回路1004 を示
す、入力端子1に入力された信号は、第1のエミッタホ
ロワ回路300を経て、第2のエミッタホロワ回路40
0に入力される。ここで、入力電圧vINが高い場合、
位相反転回路200のトランジスタ8のエミッタ電流が
上昇し、抵抗6を流れる電流が減少する。その結果、ト
ランジスタ9のエミッタ電流が減少し、トランジスタ9
とトランジスタ11が、カレントミラーを構成している
ため、第2のエミッタホロワ回路400の能動負荷とな
っているトランジスタ11のエミッタ電流が減少する。
す、入力端子1に入力された信号は、第1のエミッタホ
ロワ回路300を経て、第2のエミッタホロワ回路40
0に入力される。ここで、入力電圧vINが高い場合、
位相反転回路200のトランジスタ8のエミッタ電流が
上昇し、抵抗6を流れる電流が減少する。その結果、ト
ランジスタ9のエミッタ電流が減少し、トランジスタ9
とトランジスタ11が、カレントミラーを構成している
ため、第2のエミッタホロワ回路400の能動負荷とな
っているトランジスタ11のエミッタ電流が減少する。
したがって、vINが高い時、トランジスタ10のエミ
ッタ電流は、出力端子2を経て、コンデンサ12.負荷
抵抗13に供給される。入力電圧v1Nが低い時、同様
にして、トランジスタ11のエミッタ電流が増加し、コ
ンデンサ12に蓄えられた電荷は、トランジスタ11に
流れ込み、また、トランジスタlOのエミッタ電流も、
同じく、トランジスタ10に流れる。ここで、バッファ
回路10Gのダイナミックレンジをみると、 VCall〈vINくv811? (vBB、:トランジスタ7のベース・エミッタ電圧) (vCall”)ランジスタ11のコレクタ・エミッタ
電圧) ここで、■88.は、前記、従来例30に、おけるVB
allと等しイ、シかし、■ は、0.2CB
11 〜0.3v程度であり、前記vaB、より小さいため、
ダイナミックレンジが拡大される。
ッタ電流は、出力端子2を経て、コンデンサ12.負荷
抵抗13に供給される。入力電圧v1Nが低い時、同様
にして、トランジスタ11のエミッタ電流が増加し、コ
ンデンサ12に蓄えられた電荷は、トランジスタ11に
流れ込み、また、トランジスタlOのエミッタ電流も、
同じく、トランジスタ10に流れる。ここで、バッファ
回路10Gのダイナミックレンジをみると、 VCall〈vINくv811? (vBB、:トランジスタ7のベース・エミッタ電圧) (vCall”)ランジスタ11のコレクタ・エミッタ
電圧) ここで、■88.は、前記、従来例30に、おけるVB
allと等しイ、シかし、■ は、0.2CB
11 〜0.3v程度であり、前記vaB、より小さいため、
ダイナミックレンジが拡大される。
ここで、入力電圧vINがv。C−vBB8(VBBl
l”)ランジスタ8のベース・エミッタ電圧、約0.7
V) 以上になると、トランジスタ8がカントオフするため、
トランジスタ9およびトランジスタ11がオフする。上
記の現象を避けるために、定電流源14より、一定の電
流をトランジスタ9に供給し、トランジスタ11のオン
状態を保証する。
l”)ランジスタ8のベース・エミッタ電圧、約0.7
V) 以上になると、トランジスタ8がカントオフするため、
トランジスタ9およびトランジスタ11がオフする。上
記の現象を避けるために、定電流源14より、一定の電
流をトランジスタ9に供給し、トランジスタ11のオン
状態を保証する。
なお、第1図に示した実施例100においては、抵抗5
を使用したが、能動負荷としてもよい、また、トランジ
スタ10.11は、2個以上、並列に接続してもよい、
また、トランジスタ9と、トランジスタ11をカレント
ミラーとして構成したが、トランジスタ11のベースを
、トランジスタ8のコレクタで、直接にドライブしても
よい、更に、位相反転回路200として、前記の構成を
示したが、位相反転機能を有し、反転位相電圧を、トラ
ンジスタ11のベースに供給できる、より一般的な位相
反転ブロックを使用してもよい。
を使用したが、能動負荷としてもよい、また、トランジ
スタ10.11は、2個以上、並列に接続してもよい、
また、トランジスタ9と、トランジスタ11をカレント
ミラーとして構成したが、トランジスタ11のベースを
、トランジスタ8のコレクタで、直接にドライブしても
よい、更に、位相反転回路200として、前記の構成を
示したが、位相反転機能を有し、反転位相電圧を、トラ
ンジスタ11のベースに供給できる、より一般的な位相
反転ブロックを使用してもよい。
また、電流源14として、単に抵抗を使用してもよい。
発明の効果
本発明は、上記構成をとることにより、従来手法では限
界のあったダイナミックレンジに対し、より広いダイナ
ミックレンジを許容できるバッファ回路を提供する。
界のあったダイナミックレンジに対し、より広いダイナ
ミックレンジを許容できるバッファ回路を提供する。
第1図は本発明のバッファ回路の1例を示す回路図、第
2図は従来例を示す回路図である。 1・・・・・・入力端子、2・・・・・・出力端子、6
・・・・・・抵抗、7・・・・・・トランジスタ、8・
・・・・・トランジスタ、9・・・・・・トランジスタ
、10・・・・・・トランジスタ、11・・・・・・ト
ランジスタ、12・・・・・・コンデンサ、13・・・
・・・負荷抵抗、14・・・・・・定電流源、100・
・・・・・バッファ回路、200・・・・・・位相反転
回路、30G・・・・・・第1のエミンタホロワ回路、
400・・・・・・fP、20)xミ・ツタホロワ回路
。
2図は従来例を示す回路図である。 1・・・・・・入力端子、2・・・・・・出力端子、6
・・・・・・抵抗、7・・・・・・トランジスタ、8・
・・・・・トランジスタ、9・・・・・・トランジスタ
、10・・・・・・トランジスタ、11・・・・・・ト
ランジスタ、12・・・・・・コンデンサ、13・・・
・・・負荷抵抗、14・・・・・・定電流源、100・
・・・・・バッファ回路、200・・・・・・位相反転
回路、30G・・・・・・第1のエミンタホロワ回路、
400・・・・・・fP、20)xミ・ツタホロワ回路
。
Claims (1)
- 入力信号が、第1のエミッタホロワ回路を経て、能動負
荷を具備する第2のエミッタホロワ回路に入力されて、
出力されるように構成されており、第2のエミッタホロ
ワ回路の能動負荷は、入力信号の位相を反転する位相反
転回路によって制御され、位相反転回路が、定電流源を
内蔵し、能動負荷に、一定以上のドライブ電流を与える
ように構成したことを特徴とするバッファ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62003534A JPS63172509A (ja) | 1987-01-09 | 1987-01-09 | バツフア回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62003534A JPS63172509A (ja) | 1987-01-09 | 1987-01-09 | バツフア回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63172509A true JPS63172509A (ja) | 1988-07-16 |
Family
ID=11560061
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62003534A Pending JPS63172509A (ja) | 1987-01-09 | 1987-01-09 | バツフア回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63172509A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002542700A (ja) * | 1999-04-16 | 2002-12-10 | ザット コーポレーション | 改良型演算増幅器出力段 |
-
1987
- 1987-01-09 JP JP62003534A patent/JPS63172509A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002542700A (ja) * | 1999-04-16 | 2002-12-10 | ザット コーポレーション | 改良型演算増幅器出力段 |
JP4718016B2 (ja) * | 1999-04-16 | 2011-07-06 | ザット コーポレーション | 改良型演算増幅器出力段 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4484148A (en) | Current source frequency compensation for a CMOS amplifier | |
US6940985B2 (en) | Shock sound prevention circuit | |
JPH04315207A (ja) | 電源回路 | |
JPS61150505A (ja) | 増幅回路 | |
JPS63172509A (ja) | バツフア回路 | |
JP2003023331A (ja) | 可変利得増幅器 | |
JP2896029B2 (ja) | 電圧電流変換回路 | |
JP3403638B2 (ja) | バッファ装置 | |
JP3664224B2 (ja) | パワードライブ回路 | |
JPS63172507A (ja) | バツフア回路 | |
JPS63172508A (ja) | バツフア回路 | |
JPH11205095A (ja) | 電圧制御発振回路 | |
US5014019A (en) | Amplifier circuit operable at low power source voltage | |
JPH0139014Y2 (ja) | ||
JPH07106935A (ja) | 低電圧精密電流スイッチ | |
JPS6316714A (ja) | 差動電流スイツチ回路 | |
JPH11136048A (ja) | Btl増幅回路 | |
JPS6343408A (ja) | バイアス電圧発生回路 | |
JPH0419881Y2 (ja) | ||
JPS61228776A (ja) | 垂直同期分離回路 | |
JPH05268035A (ja) | 電流切換回路 | |
JPH0734532B2 (ja) | 利得制御回路 | |
JPS5945708A (ja) | 電子ボリユ−ム回路 | |
JPS5930311A (ja) | キラ−回路 | |
JPH01232808A (ja) | 低電圧電流制限電圧増幅回路 |