JPH11205095A - 電圧制御発振回路 - Google Patents
電圧制御発振回路Info
- Publication number
- JPH11205095A JPH11205095A JP10007939A JP793998A JPH11205095A JP H11205095 A JPH11205095 A JP H11205095A JP 10007939 A JP10007939 A JP 10007939A JP 793998 A JP793998 A JP 793998A JP H11205095 A JPH11205095 A JP H11205095A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- voltage
- current
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/282—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator astable
- H03K3/2821—Emitters connected to one another by using a capacitor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0231—Astable circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
(57)【要約】
【課題】 電圧制御発振回路において高周波数化、低消
費電力化を進める。 【解決手段】 定電流源Ｃｓ１、Ｃｓ２からの電流を受
けるトランジスタＴｒ１、Ｔｒ２のエミッタ間にキャパ
シタＣ１を接続してあり、また、それぞれコレクタを抵
抗Ｒ３、Ｒ４を介して電源端子ＶＣＣに接続したトラン
ジスタＴｒ３、Ｔｒ４のエミッタを電圧制御電流源Ｃｓ
３に接続してあり、それぞれトランジスタＴｒ３、Ｔｒ
４のコレクタ、ベースをそれぞれトランジスタＴｒ１、
Ｔｒ２のベース、コレクタに接続してある。これによ
り、抵抗Ｒ３、Ｒ４とこれらに流れる電流値による電圧
降下と等しい電圧振幅の発振出力をキャパシタＣ１の両
端に発生させる。上記電圧降下はトランジスタＴｒ１、
Ｔｒ２をオンとすることができる程度まで小さくでき
る。また、上記抵抗Ｒ１、Ｒ２およびこれらに流れる電
流による電圧降下についてもトランジスタＴｒ３、Ｔｒ
４をオンとすることができる程度まで小さくできる。こ
のため、各抵抗の値とこれらに流れる電流値をともに小
さくでき、動作速度を向上させ、消費電力化を進める。
費電力化を進める。 【解決手段】 定電流源Ｃｓ１、Ｃｓ２からの電流を受
けるトランジスタＴｒ１、Ｔｒ２のエミッタ間にキャパ
シタＣ１を接続してあり、また、それぞれコレクタを抵
抗Ｒ３、Ｒ４を介して電源端子ＶＣＣに接続したトラン
ジスタＴｒ３、Ｔｒ４のエミッタを電圧制御電流源Ｃｓ
３に接続してあり、それぞれトランジスタＴｒ３、Ｔｒ
４のコレクタ、ベースをそれぞれトランジスタＴｒ１、
Ｔｒ２のベース、コレクタに接続してある。これによ
り、抵抗Ｒ３、Ｒ４とこれらに流れる電流値による電圧
降下と等しい電圧振幅の発振出力をキャパシタＣ１の両
端に発生させる。上記電圧降下はトランジスタＴｒ１、
Ｔｒ２をオンとすることができる程度まで小さくでき
る。また、上記抵抗Ｒ１、Ｒ２およびこれらに流れる電
流による電圧降下についてもトランジスタＴｒ３、Ｔｒ
４をオンとすることができる程度まで小さくできる。こ
のため、各抵抗の値とこれらに流れる電流値をともに小
さくでき、動作速度を向上させ、消費電力化を進める。
Description
【０００１】
【発明の技術分野】本発明は電圧制御発振回路に関する
ものである。
ものである。
【０００２】
【従来の技術】従来より用いられている電圧制御発振回
路としては、例えば、図５に示すようなエミッタ結合無
安定マルチバイブレータがあった。これはキャパシタｃ
１をトランジスタｔｒ１、ｔｒ２のエミッタ間に接続し
てある。これらのトランジスタｔｒ１、ｔｒ２は互いに
ベースを相手のコレクタに接続してあり、コレクタをそ
れぞれダイオード接続したトランジスタｔｒ３、ｔｒ４
及びこれらトランジスタｔｒ３、ｔｒ４にそれぞれ並列
に接続された抵抗ｒ１、ｒ２を介して電源端子ＶＣＣ
（例えば、３Ｖ）に接続してあり、エミッタをそれぞれ
電圧制御電流源ｃｓ１、ｃｓ２に接続してある。以上の
構成によってトランジスタｔｒ１、ｔｒ２を交互にオン
し、キャパシタｃ１を充放電して発振動作を行う。これ
により、図６のａ、ｂに示すような電圧波形が端子ａ、
ｂに発生する。ここで、各トランジスタのサイズを等し
くしてあり、各電圧制御電流源の電流値も同じとしてあ
り、電圧波形ａ、ｂは各トランジスタのベースエミッタ
間電圧ＶＢＥを振幅値として発振する。その周波数はキ
ャパシタｃ１の充放電時間で決まり、電圧制御電流源ｃ
ｓ１、ｃｓ２の電流値を制御することによって制御され
る。例えば、電流値を大きくすることによって充放電時
間が短縮され、図６の電圧波形で言えば、振幅値はその
ままに電圧波形の傾きが急になり、周波数が高くなる。
路としては、例えば、図５に示すようなエミッタ結合無
安定マルチバイブレータがあった。これはキャパシタｃ
１をトランジスタｔｒ１、ｔｒ２のエミッタ間に接続し
てある。これらのトランジスタｔｒ１、ｔｒ２は互いに
ベースを相手のコレクタに接続してあり、コレクタをそ
れぞれダイオード接続したトランジスタｔｒ３、ｔｒ４
及びこれらトランジスタｔｒ３、ｔｒ４にそれぞれ並列
に接続された抵抗ｒ１、ｒ２を介して電源端子ＶＣＣ
（例えば、３Ｖ）に接続してあり、エミッタをそれぞれ
電圧制御電流源ｃｓ１、ｃｓ２に接続してある。以上の
構成によってトランジスタｔｒ１、ｔｒ２を交互にオン
し、キャパシタｃ１を充放電して発振動作を行う。これ
により、図６のａ、ｂに示すような電圧波形が端子ａ、
ｂに発生する。ここで、各トランジスタのサイズを等し
くしてあり、各電圧制御電流源の電流値も同じとしてあ
り、電圧波形ａ、ｂは各トランジスタのベースエミッタ
間電圧ＶＢＥを振幅値として発振する。その周波数はキ
ャパシタｃ１の充放電時間で決まり、電圧制御電流源ｃ
ｓ１、ｃｓ２の電流値を制御することによって制御され
る。例えば、電流値を大きくすることによって充放電時
間が短縮され、図６の電圧波形で言えば、振幅値はその
ままに電圧波形の傾きが急になり、周波数が高くなる。
【０００３】
【発明が解決しようとする課題】図５のものでは、トラ
ンジスタｔｒ３、ｔｒ４をダイオードとして用いて振幅
値を電圧ＶＢＥ（ほぼ、０．７Ｖ）としている。これら
のダイオードに電流が流れなくなった時に端子ａ、ｂの
電位を電源端子ＶＣＣの電位に引き上げるため、これら
に並列に抵抗ｒ１、ｒ２を設けてあるが、上記振幅値を
固定するため、電圧制御電流源ｃｓ１、ｃｓ２の可変範
囲内のどのような電流値においても、抵抗ｒ１、ｒ２と
そのような電流値とによる電圧降下を電圧ＶＢＥ以上に
する必要がある。そのように電圧降下を設定しない場
合、抵抗ｒ１、ｒ２側に電流が流れ、上記振幅値を保障
できなくなってしまう。そのため、抵抗ｒ１、ｒ２の抵
抗値および、または、電圧制御電流源ｃｓ１、ｃｓ２の
電流値をある程度大きな値に設定する必要がある。しか
しながら、このような電圧制御発振回路はＰＬＬ等に用
いられ、通常他の回路要素とともに１チップに集積化さ
れており、抵抗ｒ１、ｒ２のサイズを拡大すれば、浮遊
容量の増加を招き、上記電位引上げ速度が低下してしま
う。すなわち、高周波数化の妨げとなる。このため、高
い周波数を得ようとすれば、電圧制御電流源ｃｓ１、ｃ
ｓ２の電流値を大きくする必要があり、低消費電力化が
困難になる。
ンジスタｔｒ３、ｔｒ４をダイオードとして用いて振幅
値を電圧ＶＢＥ（ほぼ、０．７Ｖ）としている。これら
のダイオードに電流が流れなくなった時に端子ａ、ｂの
電位を電源端子ＶＣＣの電位に引き上げるため、これら
に並列に抵抗ｒ１、ｒ２を設けてあるが、上記振幅値を
固定するため、電圧制御電流源ｃｓ１、ｃｓ２の可変範
囲内のどのような電流値においても、抵抗ｒ１、ｒ２と
そのような電流値とによる電圧降下を電圧ＶＢＥ以上に
する必要がある。そのように電圧降下を設定しない場
合、抵抗ｒ１、ｒ２側に電流が流れ、上記振幅値を保障
できなくなってしまう。そのため、抵抗ｒ１、ｒ２の抵
抗値および、または、電圧制御電流源ｃｓ１、ｃｓ２の
電流値をある程度大きな値に設定する必要がある。しか
しながら、このような電圧制御発振回路はＰＬＬ等に用
いられ、通常他の回路要素とともに１チップに集積化さ
れており、抵抗ｒ１、ｒ２のサイズを拡大すれば、浮遊
容量の増加を招き、上記電位引上げ速度が低下してしま
う。すなわち、高周波数化の妨げとなる。このため、高
い周波数を得ようとすれば、電圧制御電流源ｃｓ１、ｃ
ｓ２の電流値を大きくする必要があり、低消費電力化が
困難になる。
【０００４】また、キャパシタｃ１の容量を小さするこ
とによる高周波数化についても、浮遊容量との相対的な
容量を考えればキャパシタｃ１の容量を小さくするにも
限界がある。
とによる高周波数化についても、浮遊容量との相対的な
容量を考えればキャパシタｃ１の容量を小さくするにも
限界がある。
【０００５】以上のように図５のものでは、高い周波数
を得るには電圧制御電流源ｃｓ１、ｃｓ２の電流値を大
きくする他なく、低消費電力化を進めることが難しかっ
た。
を得るには電圧制御電流源ｃｓ１、ｃｓ２の電流値を大
きくする他なく、低消費電力化を進めることが難しかっ
た。
【０００６】
【課題を解決するための手段】そこで、本発明では、定
電流源からの電流を受ける第１、第２のトランジスタの
エミッタ間にキャパシタを接続してあり、また、それぞ
れ第３、第４の抵抗を介してコレクタを特定電位に接続
した第３、第４のトランジスタのエミッタを電圧制御電
流源に接続してあり、それぞれ第３、第４のトランジス
タのコレクタをそれぞれ上記第１、第２のトランジスタ
のベースに接続し、第３、第４のトランジスタのベース
に第１、第２のトランジスタのコレクタの状態を受ける
ようにしてある。これにより、上記第３、第４の抵抗と
これらに流れる電流値による電圧降下と等しい電圧振幅
の発振出力をキャパシタの両端に発生させる。上記電圧
降下は上記第１、第２のトランジスタをオンとすること
ができる程度まで小さくできる。また、上記第１、第２
の抵抗および上記定電流源からの電流による電圧降下に
ついても上記第３、第４のトランジスタをオンとするこ
とができる程度まで小さくできる。これによって各抵抗
の抵抗値を小さくすることにより、動作速度を向上さ
せ、上記定電流源の供給する電流値を小さくすることに
より、低消費電力化を進める。
電流源からの電流を受ける第１、第２のトランジスタの
エミッタ間にキャパシタを接続してあり、また、それぞ
れ第３、第４の抵抗を介してコレクタを特定電位に接続
した第３、第４のトランジスタのエミッタを電圧制御電
流源に接続してあり、それぞれ第３、第４のトランジス
タのコレクタをそれぞれ上記第１、第２のトランジスタ
のベースに接続し、第３、第４のトランジスタのベース
に第１、第２のトランジスタのコレクタの状態を受ける
ようにしてある。これにより、上記第３、第４の抵抗と
これらに流れる電流値による電圧降下と等しい電圧振幅
の発振出力をキャパシタの両端に発生させる。上記電圧
降下は上記第１、第２のトランジスタをオンとすること
ができる程度まで小さくできる。また、上記第１、第２
の抵抗および上記定電流源からの電流による電圧降下に
ついても上記第３、第４のトランジスタをオンとするこ
とができる程度まで小さくできる。これによって各抵抗
の抵抗値を小さくすることにより、動作速度を向上さ
せ、上記定電流源の供給する電流値を小さくすることに
より、低消費電力化を進める。
【０００７】
【発明の実施の形態】コレクタを第１の抵抗を介して特
定電位に接続した第１のトランジスタと、コレクタを第
２の抵抗を介して上記特定電位に接続した第２のトラン
ジスタと、上記第１、第２のトランジスタのエミッタ間
に接続されたキャパシタとを有し、上記第１、第２のト
ランジスタのスィッチングにより上記キャパシタを双方
向に充放電し、このキャパシタの両端に発振出力を発生
するスイッチング回路と、上記第１、第２のトランジス
タのエミッタに特定の電流値の電流を供給する定電流源
と、ベースに上記第１のトランジスタのコレクタの状態
を受けるとともにコレクタを第３の抵抗を介して上記特
定電位に接続した第３のトランジスタと、ベースに上記
第２のトランジスタのコレクタの状態を受けるとともに
コレクタを第４の抵抗を介して上記特定電位に接続した
第４のトランジスタの互いのエミッタを接続してなると
ともに、上記第３のトランジスタのコレクタを上記第１
のトランジスタのベースに接続し、上記第４のトランジ
スタのコレクタを上記第２のトランジスタのベースに接
続した差動回路と、上記第３、第４のトランジスタのエ
ミッタ同士の接続点に電流を供給するとともに、供給電
流値を制御することにより、上記発振出力の発振周波数
を制御する電圧制御電流源とを具備する電圧制御発振回
路を構成する。
定電位に接続した第１のトランジスタと、コレクタを第
２の抵抗を介して上記特定電位に接続した第２のトラン
ジスタと、上記第１、第２のトランジスタのエミッタ間
に接続されたキャパシタとを有し、上記第１、第２のト
ランジスタのスィッチングにより上記キャパシタを双方
向に充放電し、このキャパシタの両端に発振出力を発生
するスイッチング回路と、上記第１、第２のトランジス
タのエミッタに特定の電流値の電流を供給する定電流源
と、ベースに上記第１のトランジスタのコレクタの状態
を受けるとともにコレクタを第３の抵抗を介して上記特
定電位に接続した第３のトランジスタと、ベースに上記
第２のトランジスタのコレクタの状態を受けるとともに
コレクタを第４の抵抗を介して上記特定電位に接続した
第４のトランジスタの互いのエミッタを接続してなると
ともに、上記第３のトランジスタのコレクタを上記第１
のトランジスタのベースに接続し、上記第４のトランジ
スタのコレクタを上記第２のトランジスタのベースに接
続した差動回路と、上記第３、第４のトランジスタのエ
ミッタ同士の接続点に電流を供給するとともに、供給電
流値を制御することにより、上記発振出力の発振周波数
を制御する電圧制御電流源とを具備する電圧制御発振回
路を構成する。
【０００８】また、上記第３、第４の抵抗はともに特定
抵抗値の抵抗であり、上記第３、第４の抵抗とこれらに
流れる電流による電圧降下と等しい電圧振幅の発振出力
を発生させ、この電圧振幅は上記電圧制御電流源から上
記差動回路に供給される電流の電流値によって決まり、
上記電圧振幅を制御することにより上記発振周波数を制
御することが好ましい。
抵抗値の抵抗であり、上記第３、第４の抵抗とこれらに
流れる電流による電圧降下と等しい電圧振幅の発振出力
を発生させ、この電圧振幅は上記電圧制御電流源から上
記差動回路に供給される電流の電流値によって決まり、
上記電圧振幅を制御することにより上記発振周波数を制
御することが好ましい。
【０００９】
【実施例】次に本発明の一実施例の電圧制御発振回路に
ついて説明する。図１は本例の構成を説明するための説
明図であり、同図において、Ｔｒ１、Ｔｒ２は第１、第
２のトランジスタとしてのｎｐｎ型のバイポーラトラン
ジスタであり、以降単にトランジスタと表す。トランジ
スタＴｒ１、Ｔｒ２はそれぞれコレクタを抵抗Ｒ１、Ｒ
２を介して電源端子ＶＣＣに接続してある。また、トラ
ンジスタＴｒ１、Ｔｒ２のエミッタ間にはキャパシタＣ
１を接続してあり、これらトランジスタＴｒ１、Ｔｒ２
及びキャパシタＣ１よりスイッチング回路１が構成され
る。ここで、トランジスタＴｒ１、Ｔｒ２は同じものと
し、抵抗Ｒ１、Ｒ２の抵抗値は同じものとする。
ついて説明する。図１は本例の構成を説明するための説
明図であり、同図において、Ｔｒ１、Ｔｒ２は第１、第
２のトランジスタとしてのｎｐｎ型のバイポーラトラン
ジスタであり、以降単にトランジスタと表す。トランジ
スタＴｒ１、Ｔｒ２はそれぞれコレクタを抵抗Ｒ１、Ｒ
２を介して電源端子ＶＣＣに接続してある。また、トラ
ンジスタＴｒ１、Ｔｒ２のエミッタ間にはキャパシタＣ
１を接続してあり、これらトランジスタＴｒ１、Ｔｒ２
及びキャパシタＣ１よりスイッチング回路１が構成され
る。ここで、トランジスタＴｒ１、Ｔｒ２は同じものと
し、抵抗Ｒ１、Ｒ２の抵抗値は同じものとする。
【００１０】Ｃｓ１、Ｃｓ２は定電流源であり、それぞ
れトランジスタＴｒ１、Ｔｒ２のエミッタに接続され
る。定電流源Ｃｓ１、Ｃｓ２はそれぞれ端子Ａ、Ｂに同
じ特定電流値の電流を供給する。
れトランジスタＴｒ１、Ｔｒ２のエミッタに接続され
る。定電流源Ｃｓ１、Ｃｓ２はそれぞれ端子Ａ、Ｂに同
じ特定電流値の電流を供給する。
【００１１】Ｔｒ３、Ｔｒ４は第３、第４のトランジス
タとしてのｎｐｎ型のバイポーラトランジスタであり、
以降単にトランジスタと表す。トランジスタＴｒ３のベ
ース、コレクタはそれぞれトランジスタＴｒ１のコレク
タ、ベースに接続してある。また、トランジスタＴｒ４
のベース、コレクタはそれぞれトランジスタＴｒ２のコ
レクタ、ベースに接続してある。トランジスタＴｒ３、
Ｔｒ４はそれぞれコレクタを抵抗Ｒ３、Ｒ４を介して電
源端子ＶＣＣに接続してあり、互いのエミッタ同士を接
続して差動回路２を構成する。ここで、トランジスタＴ
ｒ３、Ｔｒ４は同じものとし、抵抗Ｒ３、Ｒ４の抵抗値
は同じ（特性の）ものとする。
タとしてのｎｐｎ型のバイポーラトランジスタであり、
以降単にトランジスタと表す。トランジスタＴｒ３のベ
ース、コレクタはそれぞれトランジスタＴｒ１のコレク
タ、ベースに接続してある。また、トランジスタＴｒ４
のベース、コレクタはそれぞれトランジスタＴｒ２のコ
レクタ、ベースに接続してある。トランジスタＴｒ３、
Ｔｒ４はそれぞれコレクタを抵抗Ｒ３、Ｒ４を介して電
源端子ＶＣＣに接続してあり、互いのエミッタ同士を接
続して差動回路２を構成する。ここで、トランジスタＴ
ｒ３、Ｔｒ４は同じものとし、抵抗Ｒ３、Ｒ４の抵抗値
は同じ（特性の）ものとする。
【００１２】Ｃｓ３は電圧制御電流源であり、トランジ
スタＴｒ３、Ｔｒ４のエミッタ接続点に接続され、差動
回路２に電流を供給する。電圧制御電流源Ｃｓ３は図示
しないが、例えば、エミッタを抵抗を介して電源端子Ｇ
ＮＤに接続したトランジスタからなり、ベースに受ける
制御電圧に応じた電流値をコレクタに発生するものであ
る。
スタＴｒ３、Ｔｒ４のエミッタ接続点に接続され、差動
回路２に電流を供給する。電圧制御電流源Ｃｓ３は図示
しないが、例えば、エミッタを抵抗を介して電源端子Ｇ
ＮＤに接続したトランジスタからなり、ベースに受ける
制御電圧に応じた電流値をコレクタに発生するものであ
る。
【００１３】次に本例の動作について図２の波形図を参
照しながら説明する。同図のＡ、Ｂは、端子Ａ、端子Ｂ
の電圧波形を示してある。
照しながら説明する。同図のＡ、Ｂは、端子Ａ、端子Ｂ
の電圧波形を示してある。
【００１４】タイミングｔ０において、トランジスタＴ
ｒ１、Ｔｒ２がそれぞれオフ、オンとなっているものと
する。トランジスタＴｒ１がオフとなると、トランジス
タＴｒ３のベースは電源端子ＶＣＣの電位まで上がり、
トランジスタＴｒ２がオンとなると、トランジスタＴｒ
４のベースの電位は下がり、トランジスタＴｒ３、Ｔｒ
４はそれぞれオン、オフとなる。電圧制御電流源Ｃｓ３
から差動回路２に供給される電流をＩ１とすると、トラ
ンジスタＴｒ３のコレクタ電流が電流Ｉ１となり、抵抗
Ｒ３の抵抗値をＲ３、電流Ｉ１の電流値をＩ１とする
と、トランジスタＴｒ１のベースの電位はＲ３×Ｉ１だ
け上がる。電源端子ＶＣＣの電位をＶＣＣ、トランジス
タＴｒ１のベースエミッタ間電圧をＶＢＥとすると、端
子Ａの電位はＶＣＣ−ＶＢＥ＋Ｒ３×Ｉ１となる。ま
た、トランジスタＴｒ４がオフとなることにより、トラ
ンジスタＴｒ２のベースの電位は電源端子ＶＣＣの電位
まで上がり、端子Ｂの電位はＶＣＣ−ＶＢＥとなる。こ
れより、図１の矢印に示すように、定電流源Ｃｓ１の電
流Ｉ２はキャパシタＣ１に流れ、端子Ａの電位は低降す
る。
ｒ１、Ｔｒ２がそれぞれオフ、オンとなっているものと
する。トランジスタＴｒ１がオフとなると、トランジス
タＴｒ３のベースは電源端子ＶＣＣの電位まで上がり、
トランジスタＴｒ２がオンとなると、トランジスタＴｒ
４のベースの電位は下がり、トランジスタＴｒ３、Ｔｒ
４はそれぞれオン、オフとなる。電圧制御電流源Ｃｓ３
から差動回路２に供給される電流をＩ１とすると、トラ
ンジスタＴｒ３のコレクタ電流が電流Ｉ１となり、抵抗
Ｒ３の抵抗値をＲ３、電流Ｉ１の電流値をＩ１とする
と、トランジスタＴｒ１のベースの電位はＲ３×Ｉ１だ
け上がる。電源端子ＶＣＣの電位をＶＣＣ、トランジス
タＴｒ１のベースエミッタ間電圧をＶＢＥとすると、端
子Ａの電位はＶＣＣ−ＶＢＥ＋Ｒ３×Ｉ１となる。ま
た、トランジスタＴｒ４がオフとなることにより、トラ
ンジスタＴｒ２のベースの電位は電源端子ＶＣＣの電位
まで上がり、端子Ｂの電位はＶＣＣ−ＶＢＥとなる。こ
れより、図１の矢印に示すように、定電流源Ｃｓ１の電
流Ｉ２はキャパシタＣ１に流れ、端子Ａの電位は低降す
る。
【００１５】この後、タイミングｔ１において、端子Ａ
の電位がＶＣＣ−ＶＢＥ−Ｒ３×Ｉ１となると、トラン
ジスタＴｒ１のベースエミッタ間が順方向にバイアスさ
れ、トランジスタＴｒ１がオンとなり、これを受けたト
ランジスタＴｒ３、Ｔｒ４がそれぞれオフ、オンに向か
う差動動作により、トランジスタＴｒ２がオフとなる。
の電位がＶＣＣ−ＶＢＥ−Ｒ３×Ｉ１となると、トラン
ジスタＴｒ１のベースエミッタ間が順方向にバイアスさ
れ、トランジスタＴｒ１がオンとなり、これを受けたト
ランジスタＴｒ３、Ｔｒ４がそれぞれオフ、オンに向か
う差動動作により、トランジスタＴｒ２がオフとなる。
【００１６】トランジスタＴｒ１がオンとなることによ
り、トランジスタＴｒ１のベースは電源端子ＶＣＣまで
上がって端子Ａの電位はＶＣＣ−ＶＢＥとなる。トラン
ジスタＴｒ２がオフとなることにより、トランジスタＴ
ｒ４のコレクタ電流が電流Ｉ１となり、トランジスタＴ
ｒ２のベースは抵抗Ｒ４の抵抗値をＲ４とすると、Ｒ４
×Ｉ１だけ上がり、Ｒ４＝Ｒ３であるから、端子Ａの電
位はＶＣＣ−ＶＢＥ、端子Ｂの電位はＶＣＣ−ＶＢＥ＋
Ｒ３×Ｉ１となる。これより、図１の矢印に示すよう
に、定電流源Ｃｓ２の電流Ｉ３はキャパシタＣ１に流
れ、端子Ｂの電位は低降する。この後、タイミングｔ２
において、端子Ｂの電位がＶＣＣ−ＶＢＥ−Ｒ３×Ｉ１
となると、トランジスタＴｒ１、Ｔｒ２がオフ、オンす
る。以上の動作が繰り返されることによって、Ｒ３×Ｉ
１と等しい電圧振幅を有する発振出力が端子Ａ、Ｂに発
生する。なお、ここで言う電圧振幅は図２のＣ〜Ｃに示
す幅であり、ピーク・ツー・ピークではない。
り、トランジスタＴｒ１のベースは電源端子ＶＣＣまで
上がって端子Ａの電位はＶＣＣ−ＶＢＥとなる。トラン
ジスタＴｒ２がオフとなることにより、トランジスタＴ
ｒ４のコレクタ電流が電流Ｉ１となり、トランジスタＴ
ｒ２のベースは抵抗Ｒ４の抵抗値をＲ４とすると、Ｒ４
×Ｉ１だけ上がり、Ｒ４＝Ｒ３であるから、端子Ａの電
位はＶＣＣ−ＶＢＥ、端子Ｂの電位はＶＣＣ−ＶＢＥ＋
Ｒ３×Ｉ１となる。これより、図１の矢印に示すよう
に、定電流源Ｃｓ２の電流Ｉ３はキャパシタＣ１に流
れ、端子Ｂの電位は低降する。この後、タイミングｔ２
において、端子Ｂの電位がＶＣＣ−ＶＢＥ−Ｒ３×Ｉ１
となると、トランジスタＴｒ１、Ｔｒ２がオフ、オンす
る。以上の動作が繰り返されることによって、Ｒ３×Ｉ
１と等しい電圧振幅を有する発振出力が端子Ａ、Ｂに発
生する。なお、ここで言う電圧振幅は図２のＣ〜Ｃに示
す幅であり、ピーク・ツー・ピークではない。
【００１７】本例では、電圧波形Ａ、Ｂの傾きは、キャ
パシタＣ１の容量をＣ１、電流Ｉ２、Ｉ３の電流値をＩ
２、Ｉ３とすると、Ｉ２／Ｃ１（＝Ｉ３／Ｃ１）となる
が、この値は固定してあり、傾きを変更して発振周波数
を変更するのではなく、電流Ｉ１の値を変更して電圧振
幅を変更することによって発振周波数を変更するもので
ある。この電圧振幅値はトランジスタのベースエミッタ
間電圧と無関係なものであり、抵抗Ｒ３、Ｒ４とこれに
流れる電流Ｉ１による電圧降下であるＲ３×Ｉ１にて決
まる。このため、Ｒ３×Ｉ１の値が、電流Ｉ１の可変範
囲内で、トランジスタＴｒ１、Ｔｒ２のスイッチングに
要される１００ｍＶ〜５００ｍＶ程度となるよう値ま
で、抵抗Ｒ３、Ｒ４の抵抗値を小さくすることができ
る。すなわち、抵抗Ｒ３、Ｒ４は、従来のものにおいて
要したベースエミッタ間電圧にて定まる電圧振幅値０．
７Ｖを得るのに用いた抵抗値に比べて遙かに小さな値の
ものとなり、浮遊容量による遅延を抑えて動作速度を向
上させ、発振周波数を向上させることが可能となる。ま
た、動作速度との兼ね合いにもよるが、電流Ｉ１につい
てもその可変範囲を従来のものと比べて小さな値とする
ことができ、低消費電力化を進めることが可能となる。
また、電流Ｉ２、Ｉ３の電流値は、周波数制御とは関係
ない予め定まったものである。このため、抵抗Ｒ１、Ｒ
２と電流Ｉ２、Ｉ３による電圧降下は、上記可変範囲に
よる制限を受けず常にトランジスタＴｒ３、Ｔｒ４をス
イッチングできる１００ｍＶ程度とすることができ、電
流Ｉ２、Ｉ３、抵抗Ｒ１、Ｒ３の値を高速動作化と低消
費電力化との兼ね合いから、最適なものとすることがで
きる。
パシタＣ１の容量をＣ１、電流Ｉ２、Ｉ３の電流値をＩ
２、Ｉ３とすると、Ｉ２／Ｃ１（＝Ｉ３／Ｃ１）となる
が、この値は固定してあり、傾きを変更して発振周波数
を変更するのではなく、電流Ｉ１の値を変更して電圧振
幅を変更することによって発振周波数を変更するもので
ある。この電圧振幅値はトランジスタのベースエミッタ
間電圧と無関係なものであり、抵抗Ｒ３、Ｒ４とこれに
流れる電流Ｉ１による電圧降下であるＲ３×Ｉ１にて決
まる。このため、Ｒ３×Ｉ１の値が、電流Ｉ１の可変範
囲内で、トランジスタＴｒ１、Ｔｒ２のスイッチングに
要される１００ｍＶ〜５００ｍＶ程度となるよう値ま
で、抵抗Ｒ３、Ｒ４の抵抗値を小さくすることができ
る。すなわち、抵抗Ｒ３、Ｒ４は、従来のものにおいて
要したベースエミッタ間電圧にて定まる電圧振幅値０．
７Ｖを得るのに用いた抵抗値に比べて遙かに小さな値の
ものとなり、浮遊容量による遅延を抑えて動作速度を向
上させ、発振周波数を向上させることが可能となる。ま
た、動作速度との兼ね合いにもよるが、電流Ｉ１につい
てもその可変範囲を従来のものと比べて小さな値とする
ことができ、低消費電力化を進めることが可能となる。
また、電流Ｉ２、Ｉ３の電流値は、周波数制御とは関係
ない予め定まったものである。このため、抵抗Ｒ１、Ｒ
２と電流Ｉ２、Ｉ３による電圧降下は、上記可変範囲に
よる制限を受けず常にトランジスタＴｒ３、Ｔｒ４をス
イッチングできる１００ｍＶ程度とすることができ、電
流Ｉ２、Ｉ３、抵抗Ｒ１、Ｒ３の値を高速動作化と低消
費電力化との兼ね合いから、最適なものとすることがで
きる。
【００１８】なお、上記一実施例のものでは、本発明の
作用及び効果を理解し易くするため、特に発振出力を後
段に出力するための構成については述べなかったが、例
えば、トランジスタＴｒ１、Ｔｒ２のコレクタの状態を
増幅し、さらに、エミッタホロワを介して出力するよう
にすれば良い。また、キャパシタＣ１は常に定電流源Ｃ
ｓ１、Ｃｓ２が接続されているが、放電側のみ定電流源
に接続すれば一層の低消費電力化が可能である。この２
点については、以下に述べる第二実施例のように電圧制
御発振回路を構成することにより実現できる。
作用及び効果を理解し易くするため、特に発振出力を後
段に出力するための構成については述べなかったが、例
えば、トランジスタＴｒ１、Ｔｒ２のコレクタの状態を
増幅し、さらに、エミッタホロワを介して出力するよう
にすれば良い。また、キャパシタＣ１は常に定電流源Ｃ
ｓ１、Ｃｓ２が接続されているが、放電側のみ定電流源
に接続すれば一層の低消費電力化が可能である。この２
点については、以下に述べる第二実施例のように電圧制
御発振回路を構成することにより実現できる。
【００１９】図３は第二実施例の電圧制御発振回路の構
成を示す説明図であり、同図において図１に示した符号
と同じ符号は図１のものと同じ構成要素を示すこととす
る。同図においてＴｒ５〜Ｔｒ１０はｎｐｎ型のバイポ
ーラトランジスタであり、以降単にトランジスタと表
す。Ｃｓ４〜Ｃｓ７は定電流源である。トランジスタＴ
ｒ５、Ｔｒ６はそれぞれコレクタを端子Ａ、Ｂに接続し
てあり、エミッタを定電流源Ｃｓ４に接続して差動回路
３を構成する。トランジスタＴｒ５、Ｔｒ６はそれぞれ
交互にオン、オフして端子Ａ、Ｂを交互に定電流源Ｃｓ
４に接続するものである。また、トランジスタＴｒ７、
Ｔｒ８はそれぞれコレクタを抵抗Ｒ５、Ｒ６を介して電
源端子ＶＣＣに接続し、互いのエミッタ同士を定電流源
Ｃｓ５に接続して差動回路４を構成する。なお、抵抗Ｒ
５、Ｒ６は同じ抵抗値のものである。また、トランジス
タＴｒ７、Ｔｒ８はそれぞれのベースをトランジスタＴ
ｒ１、Ｔｒ２のコレクタに接続してある。トランジスタ
Ｔｒ９、Ｔｒ１０はそれぞれ、ベースをトランジスタＴ
ｒ７、Ｔｒ８のコレクタに接続し、エミッタを定電流源
Ｃｓ６、Ｃｓ７に接続し、それぞれエミッタホロワＥ
１、Ｅ２を構成する。なお、定電流源Ｃｓ６、Ｃｓ７は
同じ電流値を出力するものである。トランジスタＴｒ
９、Ｔｒ１０はそれぞれエミッタに出力端子ＯＵＴ１、
ＯＵＴ２を設けてあり、発振出力を図示しない後段に出
力する。また、この出力端子ＯＵＴ１、ＯＵＴ２はそれ
ぞれトランジスタＴｒ６、Ｔｒ５に接続されている。な
お、エミッタホロワＥ１、Ｅ２については後段に応じて
適宜に変更可能である。図示しないが、例えば、トラン
ジスタＴｒ９、Ｔｒ１０と定電流源Ｃｓ６、Ｃｓ７との
間にダイオード接続したトランジスタをそれぞれ設け、
これら追加されたトランジスタと定電流源Ｃｓ６、Ｃｓ
７との間、または、トランジスタＴｒ９、Ｔｒ１０との
間に出力端子ＯＵＴ１、ＯＵＴ２を設けても良い。
成を示す説明図であり、同図において図１に示した符号
と同じ符号は図１のものと同じ構成要素を示すこととす
る。同図においてＴｒ５〜Ｔｒ１０はｎｐｎ型のバイポ
ーラトランジスタであり、以降単にトランジスタと表
す。Ｃｓ４〜Ｃｓ７は定電流源である。トランジスタＴ
ｒ５、Ｔｒ６はそれぞれコレクタを端子Ａ、Ｂに接続し
てあり、エミッタを定電流源Ｃｓ４に接続して差動回路
３を構成する。トランジスタＴｒ５、Ｔｒ６はそれぞれ
交互にオン、オフして端子Ａ、Ｂを交互に定電流源Ｃｓ
４に接続するものである。また、トランジスタＴｒ７、
Ｔｒ８はそれぞれコレクタを抵抗Ｒ５、Ｒ６を介して電
源端子ＶＣＣに接続し、互いのエミッタ同士を定電流源
Ｃｓ５に接続して差動回路４を構成する。なお、抵抗Ｒ
５、Ｒ６は同じ抵抗値のものである。また、トランジス
タＴｒ７、Ｔｒ８はそれぞれのベースをトランジスタＴ
ｒ１、Ｔｒ２のコレクタに接続してある。トランジスタ
Ｔｒ９、Ｔｒ１０はそれぞれ、ベースをトランジスタＴ
ｒ７、Ｔｒ８のコレクタに接続し、エミッタを定電流源
Ｃｓ６、Ｃｓ７に接続し、それぞれエミッタホロワＥ
１、Ｅ２を構成する。なお、定電流源Ｃｓ６、Ｃｓ７は
同じ電流値を出力するものである。トランジスタＴｒ
９、Ｔｒ１０はそれぞれエミッタに出力端子ＯＵＴ１、
ＯＵＴ２を設けてあり、発振出力を図示しない後段に出
力する。また、この出力端子ＯＵＴ１、ＯＵＴ２はそれ
ぞれトランジスタＴｒ６、Ｔｒ５に接続されている。な
お、エミッタホロワＥ１、Ｅ２については後段に応じて
適宜に変更可能である。図示しないが、例えば、トラン
ジスタＴｒ９、Ｔｒ１０と定電流源Ｃｓ６、Ｃｓ７との
間にダイオード接続したトランジスタをそれぞれ設け、
これら追加されたトランジスタと定電流源Ｃｓ６、Ｃｓ
７との間、または、トランジスタＴｒ９、Ｔｒ１０との
間に出力端子ＯＵＴ１、ＯＵＴ２を設けても良い。
【００２０】次に本例の動作について説明する。本例に
おいても、スイッチング回路１、差動回路２の各トラン
ジスタのスイッチング動作は上記第一実施例のものと同
じものであり、便宜上端子Ａ、Ｂの電圧波形については
図２に示すようになるものとして説明する。タイミング
ｔ０においてトランジスタＴｒ１、Ｔｒ２がオフ、オン
し、これを受けてトランジスタＴｒ３、Ｔｒ４がオン、
オフしてて端子Ａの電位がＶＣＣ−ＶＢＥ＋Ｒ３×Ｉ１
となり、端子Ｂの電位がＶＣＣ−ＶＢＥとなる。また、
トランジスタＴｒ１、Ｔｒ２がオフ、オンとなることを
受けて差動回路４のトランジスタＴｒ７、Ｔｒ８はそれ
ぞれオン、オフし、エミッタホロワＥ１、Ｅ２のトラン
ジスタＴｒ９、Ｔｒ１０をオフ、オンとする。これによ
り、出力端子ＯＵＴ１、ＯＵＴ２は“Ｌ”、“Ｈ”とな
って差動回路３のトランジスタＴｒ５、Ｔｒ６をオン、
オフとする。これにより、端子Ｂに換わって端子Ａが定
電流回路Ｃｓ４に接続され、図３の矢印に示すように、
定電流源Ｃｓ４の電流Ｉ４はキャパシタＣ１に流れ、端
子Ａの電位は低降する。ここで、トランジスタＴｒ２の
コレクタ電流はほぼ電流Ｉ４となる。上記第一実施例で
は、例えば、トランジスタＴｒ２がオンのとき、そのコ
レクタにはほぼ電流Ｉ２、Ｉ３をトータルした値の電流
が流れるものであり、本例ではこれに比べて低消費電力
化をより進めたものとなっている。タイミングｔ１にお
いて端子Ａの電位がＶＣＣ−ＶＢＥ−Ｒ３×Ｉ１となる
と、トランジスタＴｒ１、Ｔｒ２がオン、オフし、これ
を受けてトランジスタＴｒ３、Ｔｒ４がオフ、オンして
て端子Ａの電位がＶＣＣ−ＶＢＥとなり、端子Ｂの電位
がＶＣＣ−ＶＢＥ＋Ｒ３×Ｉ１となる。これを受けて差
動回路４及びエミッタホロワＥ１、Ｅ２の各トランジス
タのオン、オフの状態がスイッチングし、出力端子ＯＵ
Ｔ１、ＯＵＴ２が“Ｈ”、“Ｌ”となって差動回路３の
トランジスタＴｒ５、Ｔｒ６がそれぞれオフ、オンとな
る。これにより、端子Ａに換わって端子Ｂが定電流回路
Ｃｓ４に接続され、端子Ｂを介してキャパシタＣ１の充
電電荷が放電される。この端子Ａ、端子Ｂの切り換え
は、トランジスタＴｒ１、Ｔｒ２のコレクタの状態が差
動回路４及びエミッタホロワＥ１、Ｅ２を介して差動回
路３に伝えられて起こるものであり、切り換えタイミン
グはトランジスタＴｒ１、Ｔｒ２のスイッチングより若
干の遅れを持たせてある。この遅延によって端子Ａまた
は端子Ｂの電位を十分に下げ、トランジスタＴｒ１、Ｔ
ｒ２のスイッチングを確実なものとしている。この後、
タイミングｔ２において端子Ｂの電位がＶＣＣ−ＶＢＥ
−Ｒ３×Ｉ１となると、トランジスタＴｒ１、Ｔｒ２が
オフ、オンし、端子Ｂに換わって端子Ａが定電流回路Ｃ
ｓ４に接続される。以上の動作が繰り返されることによ
って、端子ＯＵＴ１、ＯＵＴ２から発振出力が得られ
る。
おいても、スイッチング回路１、差動回路２の各トラン
ジスタのスイッチング動作は上記第一実施例のものと同
じものであり、便宜上端子Ａ、Ｂの電圧波形については
図２に示すようになるものとして説明する。タイミング
ｔ０においてトランジスタＴｒ１、Ｔｒ２がオフ、オン
し、これを受けてトランジスタＴｒ３、Ｔｒ４がオン、
オフしてて端子Ａの電位がＶＣＣ−ＶＢＥ＋Ｒ３×Ｉ１
となり、端子Ｂの電位がＶＣＣ−ＶＢＥとなる。また、
トランジスタＴｒ１、Ｔｒ２がオフ、オンとなることを
受けて差動回路４のトランジスタＴｒ７、Ｔｒ８はそれ
ぞれオン、オフし、エミッタホロワＥ１、Ｅ２のトラン
ジスタＴｒ９、Ｔｒ１０をオフ、オンとする。これによ
り、出力端子ＯＵＴ１、ＯＵＴ２は“Ｌ”、“Ｈ”とな
って差動回路３のトランジスタＴｒ５、Ｔｒ６をオン、
オフとする。これにより、端子Ｂに換わって端子Ａが定
電流回路Ｃｓ４に接続され、図３の矢印に示すように、
定電流源Ｃｓ４の電流Ｉ４はキャパシタＣ１に流れ、端
子Ａの電位は低降する。ここで、トランジスタＴｒ２の
コレクタ電流はほぼ電流Ｉ４となる。上記第一実施例で
は、例えば、トランジスタＴｒ２がオンのとき、そのコ
レクタにはほぼ電流Ｉ２、Ｉ３をトータルした値の電流
が流れるものであり、本例ではこれに比べて低消費電力
化をより進めたものとなっている。タイミングｔ１にお
いて端子Ａの電位がＶＣＣ−ＶＢＥ−Ｒ３×Ｉ１となる
と、トランジスタＴｒ１、Ｔｒ２がオン、オフし、これ
を受けてトランジスタＴｒ３、Ｔｒ４がオフ、オンして
て端子Ａの電位がＶＣＣ−ＶＢＥとなり、端子Ｂの電位
がＶＣＣ−ＶＢＥ＋Ｒ３×Ｉ１となる。これを受けて差
動回路４及びエミッタホロワＥ１、Ｅ２の各トランジス
タのオン、オフの状態がスイッチングし、出力端子ＯＵ
Ｔ１、ＯＵＴ２が“Ｈ”、“Ｌ”となって差動回路３の
トランジスタＴｒ５、Ｔｒ６がそれぞれオフ、オンとな
る。これにより、端子Ａに換わって端子Ｂが定電流回路
Ｃｓ４に接続され、端子Ｂを介してキャパシタＣ１の充
電電荷が放電される。この端子Ａ、端子Ｂの切り換え
は、トランジスタＴｒ１、Ｔｒ２のコレクタの状態が差
動回路４及びエミッタホロワＥ１、Ｅ２を介して差動回
路３に伝えられて起こるものであり、切り換えタイミン
グはトランジスタＴｒ１、Ｔｒ２のスイッチングより若
干の遅れを持たせてある。この遅延によって端子Ａまた
は端子Ｂの電位を十分に下げ、トランジスタＴｒ１、Ｔ
ｒ２のスイッチングを確実なものとしている。この後、
タイミングｔ２において端子Ｂの電位がＶＣＣ−ＶＢＥ
−Ｒ３×Ｉ１となると、トランジスタＴｒ１、Ｔｒ２が
オフ、オンし、端子Ｂに換わって端子Ａが定電流回路Ｃ
ｓ４に接続される。以上の動作が繰り返されることによ
って、端子ＯＵＴ１、ＯＵＴ２から発振出力が得られ
る。
【００２１】また、本例の電圧制御発振回路について、
各トランジスタの特性、回路定数を適当な値にしてシミ
ュレーションした結果、図４に示すような電圧波形が得
られた。同図において図３の各端子を示した符号と同じ
符号で示した波形は対応する端子の電圧波形を示してあ
り、同図からも上述の動作が理解されよう。
各トランジスタの特性、回路定数を適当な値にしてシミ
ュレーションした結果、図４に示すような電圧波形が得
られた。同図において図３の各端子を示した符号と同じ
符号で示した波形は対応する端子の電圧波形を示してあ
り、同図からも上述の動作が理解されよう。
【００２２】以上のように本例は、上記第一実施例と同
様の作用効果を奏するとともに、一層の低消費電力化を
進めることが可能なものである。
様の作用効果を奏するとともに、一層の低消費電力化を
進めることが可能なものである。
【００２３】また、上記各実施例において各トランジス
タはｎｐｎ型のバイポーラトランジスタとしたが、ｐｎ
ｐ型のバイポーラトランジスタを用いることも可能であ
り、その場合は電源端子の極性が反転する。
タはｎｐｎ型のバイポーラトランジスタとしたが、ｐｎ
ｐ型のバイポーラトランジスタを用いることも可能であ
り、その場合は電源端子の極性が反転する。
【００２４】
【発明の効果】本発明では、上記第３、第４の抵抗とこ
れらに流れる電流値による電圧降下のに等しい電圧振幅
の発振出力をキャパシタの両端に発生させるものであ
り、この電圧降下は上記第１、第２のトランジスタをオ
ンとすることができる程度まで小さくできる。これによ
り、電圧制御電流源の電流値の可変範囲内で十分な電圧
降下が得られる程度に上記第３、第４の抵抗値を小さく
できる。また、動作速度との兼ね合いにもよるが、上記
電圧制御電流源の電流についてもその可変範囲を従来の
ものと比べて小さな値とすることができ、低消費電力化
を進めることができる。また、上記第１、第２の抵抗お
よび上記定電流源からの電流による電圧降下についても
上記第３、第４のトランジスタをオンとすることができ
る程度まで小さくできる。また、上記定電流源は周波数
制御に関わらないものであるから、上記電圧制御電流源
の電流値及び第３、第４の抵抗の抵抗値のように上記可
変範囲の制限を受けることなく、可能な限り上記第１、
第２の抵抗値及び上記定電流源の電流値を小さくするこ
とが可能である。
れらに流れる電流値による電圧降下のに等しい電圧振幅
の発振出力をキャパシタの両端に発生させるものであ
り、この電圧降下は上記第１、第２のトランジスタをオ
ンとすることができる程度まで小さくできる。これによ
り、電圧制御電流源の電流値の可変範囲内で十分な電圧
降下が得られる程度に上記第３、第４の抵抗値を小さく
できる。また、動作速度との兼ね合いにもよるが、上記
電圧制御電流源の電流についてもその可変範囲を従来の
ものと比べて小さな値とすることができ、低消費電力化
を進めることができる。また、上記第１、第２の抵抗お
よび上記定電流源からの電流による電圧降下についても
上記第３、第４のトランジスタをオンとすることができ
る程度まで小さくできる。また、上記定電流源は周波数
制御に関わらないものであるから、上記電圧制御電流源
の電流値及び第３、第４の抵抗の抵抗値のように上記可
変範囲の制限を受けることなく、可能な限り上記第１、
第２の抵抗値及び上記定電流源の電流値を小さくするこ
とが可能である。
【００２５】これによって各抵抗の浮遊容量が小さくな
り、発振周波数を向上させることが可能となる。また、
上記電圧制御電流源及び上記定電流源の電流値を小さく
することにより、低消費電力化を進めることが可能とな
る。
り、発振周波数を向上させることが可能となる。また、
上記電圧制御電流源及び上記定電流源の電流値を小さく
することにより、低消費電力化を進めることが可能とな
る。
【図１】本発明の第一実施例の電圧制御発振回路の構成
を説明するための説明図。
を説明するための説明図。
【図２】図１の動作説明のための波形図。
【図３】本発明の第二実施例の電圧制御発振回路の構成
を説明するための説明図。
を説明するための説明図。
【図４】図３の動作説明のための波形図。
【図５】従来の電圧制御発振回路の構成を説明するため
の説明図。
の説明図。
【図６】図５の動作説明のための波形図。
１ スイッチング回路 ２ 差動回路 Ｔｒ１〜Ｔｒ４ トランジスタ（第１〜第４のトラン
ジスタ） Ｒ１〜Ｒ４ 抵抗（第１〜第４の抵抗） Ｃ１ キャパシタ Ｃｓ１、Ｃｓ２ 定電流源 Ｃｓ３ 電圧制御電流源 Ｃｓ４ 定電流源
ジスタ） Ｒ１〜Ｒ４ 抵抗（第１〜第４の抵抗） Ｃ１ キャパシタ Ｃｓ１、Ｃｓ２ 定電流源 Ｃｓ３ 電圧制御電流源 Ｃｓ４ 定電流源
Claims (2)
- 【請求項１】 コレクタを第１の抵抗を介して特定電位
に接続した第１のトランジスタと、コレクタを第２の抵
抗を介して上記特定電位に接続した第２のトランジスタ
と、上記第１、第２のトランジスタのエミッタ間に接続
されたキャパシタとを有し、上記第１、第２のトランジ
スタのスィッチングにより上記キャパシタを双方向に充
放電し、このキャパシタの両端に発振出力を発生するス
イッチング回路と、 上記第１、第２のトランジスタのエミッタに特定の電流
値の電流を供給する定電流源と、 ベースに上記第１のトランジスタのコレクタの状態を受
けるとともにコレクタを第３の抵抗を介して上記特定電
位に接続した第３のトランジスタと、ベースに上記第２
のトランジスタのコレクタの状態を受けるとともにコレ
クタを第４の抵抗を介して上記特定電位に接続した第４
のトランジスタの互いのエミッタを接続してなるととも
に、上記第３のトランジスタのコレクタを上記第１のト
ランジスタのベースに接続し、上記第４のトランジスタ
のコレクタを上記第２のトランジスタのベースに接続し
た差動回路と、 上記第３、第４のトランジスタのエミッタ同士の接続点
に電流を供給するとともに、供給電流値を制御すること
により、上記発振出力の発振周波数を制御する電圧制御
電流源とを具備することを特徴とする電圧制御発振回
路。 - 【請求項２】 上記第３、第４の抵抗はともに特定抵抗
値の抵抗であり、上記第３、第４の抵抗とこれらに流れ
る電流による電圧降下と等しい電圧振幅の発振出力を発
生させ、この電圧振幅は上記電圧制御電流源から上記差
動回路に供給される電流の電流値によって決まり、上記
電圧振幅を制御することにより上記発振周波数を制御す
ることを特徴とする請求項１記載の電圧制御発振回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10007939A JPH11205095A (ja) | 1998-01-19 | 1998-01-19 | 電圧制御発振回路 |
| EP99100644A EP0930707A1 (en) | 1998-01-19 | 1999-01-14 | Voltage controlled oscillation ciruit |
| US09/234,084 US6157268A (en) | 1998-01-19 | 1999-01-19 | Voltage controlled emitter coupled multivibrator circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10007939A JPH11205095A (ja) | 1998-01-19 | 1998-01-19 | 電圧制御発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11205095A true JPH11205095A (ja) | 1999-07-30 |
Family
ID=11679491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10007939A Pending JPH11205095A (ja) | 1998-01-19 | 1998-01-19 | 電圧制御発振回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6157268A (ja) |
| EP (1) | EP0930707A1 (ja) |
| JP (1) | JPH11205095A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6501255B2 (en) * | 2000-11-21 | 2002-12-31 | Lake Shore Cryotronics, Inc. | Differential current source with active common mode reduction |
| US6404296B1 (en) * | 2000-12-04 | 2002-06-11 | Triquint Semiconductor, Inc. | Amplitude-leveled wide-range source-coupled oscillator |
| JP4833755B2 (ja) | 2006-07-10 | 2011-12-07 | フリースケール セミコンダクター インコーポレイテッド | 発振回路 |
| US9054687B2 (en) * | 2013-07-30 | 2015-06-09 | Qualcomm Incorporated | VCO with linear gain over a very wide tuning range |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6271320A (ja) * | 1985-09-25 | 1987-04-02 | Toshiba Corp | 電流制御発振器 |
| US5357220A (en) * | 1993-01-21 | 1994-10-18 | Gennum Corporation | Emitter-coupled oscillator with differential switching control |
| JPH06343022A (ja) * | 1993-06-01 | 1994-12-13 | Fujitsu Ltd | 電圧制御発振回路 |
| JPH0786839A (ja) * | 1993-09-16 | 1995-03-31 | Rohm Co Ltd | 移相器及びそれを用いたｆｍ受信機 |
| FI100627B (fi) * | 1996-05-09 | 1998-01-15 | Nikolay Tchamov | Multivibraattoripiiri |
-
1998
- 1998-01-19 JP JP10007939A patent/JPH11205095A/ja active Pending
-
1999
- 1999-01-14 EP EP99100644A patent/EP0930707A1/en not_active Withdrawn
- 1999-01-19 US US09/234,084 patent/US6157268A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6157268A (en) | 2000-12-05 |
| EP0930707A1 (en) | 1999-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01136419A (ja) | 発振回路 | |
| JP2542722B2 (ja) | 非対称信号生成回路 | |
| JPH04315207A (ja) | 電源回路 | |
| JPH11205095A (ja) | 電圧制御発振回路 | |
| JPS6347281B2 (ja) | ||
| JP3640801B2 (ja) | 電圧制御発振器 | |
| US6466097B1 (en) | Phase locked loop and associated control method | |
| US4255721A (en) | Temperature compensated integratable RC oscillator | |
| JP3735406B2 (ja) | 論理回路 | |
| JPS635922B2 (ja) | ||
| KR900015449A (ko) | 리액턴스 제어회로 | |
| JPS632487B2 (ja) | ||
| JP2903213B2 (ja) | レベル変換回路 | |
| JPH09121143A (ja) | 温度補償形可変周波発振器 | |
| JPH0243387B2 (ja) | ||
| JPH0353803B2 (ja) | ||
| JPS62289010A (ja) | 電流制御発振器 | |
| JPH10240358A (ja) | 定電圧回路 | |
| JPH0766303B2 (ja) | 微少電流生成回路とこの回路を用いた発振回路 | |
| JPH05235709A (ja) | シュミット回路 | |
| JPS63234621A (ja) | Ｅｃｌ論理回路 | |
| JP2004214909A (ja) | 分周回路 | |
| JPH09116393A (ja) | コンパレータ回路 | |
| JPH0832443A (ja) | ゲート回路 | |
| JPH05160690A (ja) | 発振器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040706 |