JPS63234621A - Ecl論理回路 - Google Patents
Ecl論理回路Info
- Publication number
- JPS63234621A JPS63234621A JP62069604A JP6960487A JPS63234621A JP S63234621 A JPS63234621 A JP S63234621A JP 62069604 A JP62069604 A JP 62069604A JP 6960487 A JP6960487 A JP 6960487A JP S63234621 A JPS63234621 A JP S63234621A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- voltage
- collector
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 11
- 230000010354 integration Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 6
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
- H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
Landscapes
- Logic Circuits (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はECL論理回路な関し、特にクロック信号を入
力する場合において、その入力バイアス電圧を、入力信
号に対する基準電圧に常に等しく保つように改良したE
CL論理回路に関する。
力する場合において、その入力バイアス電圧を、入力信
号に対する基準電圧に常に等しく保つように改良したE
CL論理回路に関する。
第3図にクロック信号を入力する場合の従来のECL論
理回路を示す。本図においては、トランジスタ7.8.
定電流源10および抵抗11,12によって電流切換回
路が構成されており、トランジスタ7の入力レベルの基
準電圧2に対する高低により、定電流源10の電流をト
ランジスタ7または8に切り換えて、抵抗11.12に
より電圧に変換し出力バッファであるトランジスタ9を
介して出力している。
理回路を示す。本図においては、トランジスタ7.8.
定電流源10および抵抗11,12によって電流切換回
路が構成されており、トランジスタ7の入力レベルの基
準電圧2に対する高低により、定電流源10の電流をト
ランジスタ7または8に切り換えて、抵抗11.12に
より電圧に変換し出力バッファであるトランジスタ9を
介して出力している。
クロック信号を入力する場合、通常、容量13およびバ
イアス電圧発生回路14を図のように接続して用いる。
イアス電圧発生回路14を図のように接続して用いる。
バイアス電圧発生回路14は、出力波形のデユーティを
一定に保つために、トランジスタ7のベース電圧を基準
電圧2に等しくするための回路である。
一定に保つために、トランジスタ7のベース電圧を基準
電圧2に等しくするための回路である。
第3図の回路が正常に動作した場合の入出力波形を第4
図A、Bに示す。
図A、Bに示す。
上述した従来のECL論理回路においては、周囲温度あ
るいは電源電圧等の変動要因に対して出力デユーティを
一定に保つためには、バイアス電圧発生回路14の発生
するバイアス電圧が上記変動要因に対して常に基準電圧
と同じように移動するようにバイアス電圧発生回路14
を構成する必要がある。
るいは電源電圧等の変動要因に対して出力デユーティを
一定に保つためには、バイアス電圧発生回路14の発生
するバイアス電圧が上記変動要因に対して常に基準電圧
と同じように移動するようにバイアス電圧発生回路14
を構成する必要がある。
しかしバイアス電圧発生回路14と、基準電圧2を発生
する回路とは別々の回路で構成されるために、必ずしも
同じように移動するとは限らない。
する回路とは別々の回路で構成されるために、必ずしも
同じように移動するとは限らない。
従って第4図Cのように、バイアス電圧発生回路14の
発生するバイアス電圧と基準電圧2がずれると同図りの
ように出力波形のデユーティが変動してしまうという欠
点がある。
発生するバイアス電圧と基準電圧2がずれると同図りの
ように出力波形のデユーティが変動してしまうという欠
点がある。
本発明のECL論理回路は、ベースに入力信号が印加さ
れる第1のトランジスタのエミッタと、ベースに基準電
圧が印加される第2のトランジスタのエミッタがともに
第1の電圧源に一端が接続された定電流源の他端に接続
され、一端が第2の電圧源に接続された第1.および第
2の抵抗の他端が各々前記第1および第2のトランジス
タのコレクタに接続されることにより構成される電流切
換回路と、ベースが前記第2のトランジスタのコレクタ
に接続され、コレクタが第3の電圧源に接続されエミッ
タを出力端子とする第3のトランジスタとを具備するE
CL論理回路において、コレクタか前記第2の電圧源に
接続されベースが第3の抵抗を介して前記第1のトラン
ジスタのコレクタに接続され、エミッタが前記第1のト
ランジスタのベースに接続された第4のトランジスタと
、前記第1のトランジスタのベースに一端が、前記第1
の電圧源に他端が接続された第4の抵抗と、前記第4の
トランジスタのベースと第1または第2の電圧源に接続
された第1の容量と、一端が入力端子で他端が前記第1
のトランジスタのベースに接続された第2の容量とを具
備することを特徴とするものである。
れる第1のトランジスタのエミッタと、ベースに基準電
圧が印加される第2のトランジスタのエミッタがともに
第1の電圧源に一端が接続された定電流源の他端に接続
され、一端が第2の電圧源に接続された第1.および第
2の抵抗の他端が各々前記第1および第2のトランジス
タのコレクタに接続されることにより構成される電流切
換回路と、ベースが前記第2のトランジスタのコレクタ
に接続され、コレクタが第3の電圧源に接続されエミッ
タを出力端子とする第3のトランジスタとを具備するE
CL論理回路において、コレクタか前記第2の電圧源に
接続されベースが第3の抵抗を介して前記第1のトラン
ジスタのコレクタに接続され、エミッタが前記第1のト
ランジスタのベースに接続された第4のトランジスタと
、前記第1のトランジスタのベースに一端が、前記第1
の電圧源に他端が接続された第4の抵抗と、前記第4の
トランジスタのベースと第1または第2の電圧源に接続
された第1の容量と、一端が入力端子で他端が前記第1
のトランジスタのベースに接続された第2の容量とを具
備することを特徴とするものである。
次に本発明について図面を用いて説明する。
第1図は本発明によるECL論理回路の実施例を示す。
第1図においては第3図における従来のECl−論理回
路のバイアス電圧発生回路の代わりに、トランジスタ1
0.抵抗14,15.容量16か接続されている。
路のバイアス電圧発生回路の代わりに、トランジスタ1
0.抵抗14,15.容量16か接続されている。
トランジスタ7のコレクタに発生した電圧出力信号は抵
抗14および容量16により構成される積分回路によっ
て積分されその直流バイアスレベルが、バッファおよび
レベルシフトを兼ねるエミッタホロワ接続されたトラン
ジスタ10を介して、入力であるトランジスタ7のベー
スに負帰還されるので、トランジスタ7のベース電位は
、常に基準電圧2に等しくなる。
抗14および容量16により構成される積分回路によっ
て積分されその直流バイアスレベルが、バッファおよび
レベルシフトを兼ねるエミッタホロワ接続されたトラン
ジスタ10を介して、入力であるトランジスタ7のベー
スに負帰還されるので、トランジスタ7のベース電位は
、常に基準電圧2に等しくなる。
次にこのECL論理回路をさらに詳細に説明する。
第2図は第1図のECL論理回路の動作を示す波形図で
ある。何らかの原因によって第2図Aのように入力のバ
イアスレベルが基準電位2に対して低電位側に移動した
と仮定した場合、第1図におけるトランジスタ10.抵
抗14,15.容量16により構成される帰還回路がな
いときには、第2図Bのようにトランジスタ7のコレク
タにはデユーティが変化した波形が出力される。デユー
ティが50%のときのトランジスタ7のコレクタ出力の
直流レベルを中心レベルとすると、テ°ニーティが第2
図Bのように変化したときには、直流レベルか中心レベ
ルよりVpaだけ高電位側に移動する。
ある。何らかの原因によって第2図Aのように入力のバ
イアスレベルが基準電位2に対して低電位側に移動した
と仮定した場合、第1図におけるトランジスタ10.抵
抗14,15.容量16により構成される帰還回路がな
いときには、第2図Bのようにトランジスタ7のコレク
タにはデユーティが変化した波形が出力される。デユー
ティが50%のときのトランジスタ7のコレクタ出力の
直流レベルを中心レベルとすると、テ°ニーティが第2
図Bのように変化したときには、直流レベルか中心レベ
ルよりVpaだけ高電位側に移動する。
このECL論理回路では、トランジスタ7のコレクタに
入力信号周波数に対し充分大きな時定数を有する抵抗1
4.容量16により構成される積分回路が接続されてお
り、前記の直流レベルのシフト分VFBがバッファであ
るトランジスタ10を介して入力であるトランジスタ7
のベースに負帰還されている。従ってトランジスタ7の
ベースの電位は高電位側に移動する。
入力信号周波数に対し充分大きな時定数を有する抵抗1
4.容量16により構成される積分回路が接続されてお
り、前記の直流レベルのシフト分VFBがバッファであ
るトランジスタ10を介して入力であるトランジスタ7
のベースに負帰還されている。従ってトランジスタ7の
ベースの電位は高電位側に移動する。
第2図Aにおいて、トランジスタ7のベースの入力波形
が基準電圧2に対し、逆に高電位側に移動したときも上
述した内容と同様にトランジスタ7のベースのバイアス
レベルは負帰還によって低電位側に移動することになり
、結局トランジスタ7のベース電位は基準電圧2に落ち
つくことになる。
が基準電圧2に対し、逆に高電位側に移動したときも上
述した内容と同様にトランジスタ7のベースのバイアス
レベルは負帰還によって低電位側に移動することになり
、結局トランジスタ7のベース電位は基準電圧2に落ち
つくことになる。
なお第1図においては電流切換回路の電流源に定電流源
11を用いたが、代わりに抵抗を用いた回路でも上述の
効果は同じである。
11を用いたが、代わりに抵抗を用いた回路でも上述の
効果は同じである。
第5図は本発明によるECL論理回路の他の実施例であ
る。本図においては第1図における容量16が第1の電
圧源側に接続されている点が第1図と異なるが、動作に
関しては上述の第1図の説明がそのまま適用できる。
る。本図においては第1図における容量16が第1の電
圧源側に接続されている点が第1図と異なるが、動作に
関しては上述の第1図の説明がそのまま適用できる。
以上の説明で明らかなように本発明によるECL論理回
路は、クロック信号を入力した場合に出力におけるデユ
ーティの変動に起因する直流バイアスレベルのずれを検
知する積分回路およびバッファとレベルシフトを兼ねた
エミッタホロワにより構成される直流帰還回路により、
出力のデユーティのずれを入力に負帰還して、周囲温度
、電源電圧等の変動に対して出力のチューティを常に一
定にできる効果かある。
路は、クロック信号を入力した場合に出力におけるデユ
ーティの変動に起因する直流バイアスレベルのずれを検
知する積分回路およびバッファとレベルシフトを兼ねた
エミッタホロワにより構成される直流帰還回路により、
出力のデユーティのずれを入力に負帰還して、周囲温度
、電源電圧等の変動に対して出力のチューティを常に一
定にできる効果かある。
第1図は本発明の一実施例の回路図、第2図は第1図の
動作を示す波形図、第5図は本発明の他の実施例の回路
図、第3図は従来例の回路図、第4図は第3図の動作を
示す波形図である。 1・・・入力端子、2・・・基準電圧、3・・・出力端
子、4・・・第1の電圧源、5・・・第2の電圧源、6
・・・第3の電圧源、7・・・第1のトランジスタ、8
・・・第2のトランジスタ、9・・・第3のトランジス
タ、10・・・第4のトランジスタ、11・・・電流源
、12・・・第1の抵抗、13・・・第2の抵抗、14
・・・第3の抵抗、15・・・第4の抵抗、16・・・
第1の容量、17・・・第2の容量。
動作を示す波形図、第5図は本発明の他の実施例の回路
図、第3図は従来例の回路図、第4図は第3図の動作を
示す波形図である。 1・・・入力端子、2・・・基準電圧、3・・・出力端
子、4・・・第1の電圧源、5・・・第2の電圧源、6
・・・第3の電圧源、7・・・第1のトランジスタ、8
・・・第2のトランジスタ、9・・・第3のトランジス
タ、10・・・第4のトランジスタ、11・・・電流源
、12・・・第1の抵抗、13・・・第2の抵抗、14
・・・第3の抵抗、15・・・第4の抵抗、16・・・
第1の容量、17・・・第2の容量。
Claims (1)
- ベースに入力信号が印加される第1のトランジスタのエ
ミッタと、ベースに基準電圧が印加される第2のトラン
ジスタのエミッタがともに第1の電圧源に一端が接続さ
れた定電流源の他端に接続され、一端が第2の電圧源に
接続された第1および第2の抵抗の他端が各々前記第1
および第2のトランジスタのコレクタに接続されること
により構成される電流切換回路と、ベースが前記第2の
トランジスタのコレクタに接続され、コレクタが第3の
電圧源に接続されエミッタを出力端子とする第3のトラ
ンジスタとを具備するECL論理回路において、コレク
タが前記第2の電圧源に接続されベースが第3の抵抗を
介して前記第1のトランズシタのコレクタに接続され、
エミッタが前記第1のトランジスタのベースに接続され
た第4のトランジスタと、前記第1のトランジスタのベ
ースに一端が、前記第1の電圧源に他端が接続された第
4の抵抗と、前記第4のトランジスタのベースと第1ま
たは第2の電圧源に接続された第1の容量と、一端が入
力端子で他端が前記第1のトランジスタのベースに接続
された第2の容量とを具備することを特徴とするECL
論理回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62069604A JPS63234621A (ja) | 1987-03-23 | 1987-03-23 | Ecl論理回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62069604A JPS63234621A (ja) | 1987-03-23 | 1987-03-23 | Ecl論理回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63234621A true JPS63234621A (ja) | 1988-09-29 |
Family
ID=13407609
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62069604A Pending JPS63234621A (ja) | 1987-03-23 | 1987-03-23 | Ecl論理回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63234621A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04240321A (ja) * | 1991-01-25 | 1992-08-27 | Matsushita Electric Ind Co Ltd | 一体形空気調和機の凝縮水処理装置 |
-
1987
- 1987-03-23 JP JP62069604A patent/JPS63234621A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04240321A (ja) * | 1991-01-25 | 1992-08-27 | Matsushita Electric Ind Co Ltd | 一体形空気調和機の凝縮水処理装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0401552A2 (en) | Differential relaxation oscillator | |
KR940015786A (ko) | 낮은 공급 전압에서 동작가능한 아날로그 곱셈기 | |
US4435654A (en) | Output level adjustment means for low fanout ECL lacking emitter follower output | |
US5359241A (en) | ECL circuit | |
US3509362A (en) | Switching circuit | |
KR960009360A (ko) | 전압/전류 변환회로 | |
KR940001568A (ko) | 레벨 변환 회로 | |
JPS63234621A (ja) | Ecl論理回路 | |
US4910425A (en) | Input buffer circuit | |
US5220291A (en) | Complementary transistor oscillator | |
JPS6334652B2 (ja) | ||
KR910021022A (ko) | 히스테리시스회로 | |
US4755739A (en) | Switched direct voltage converter | |
JPH0236610A (ja) | マスタースレーブ型dタイプフリップフロップ回路 | |
JPH01128621A (ja) | チャージポンプ回路 | |
US5278516A (en) | Buffer circuit | |
JPH09130215A (ja) | 交流波形のレベルシフト回路 | |
JPH06169225A (ja) | 電圧電流変換回路 | |
JPH11205095A (ja) | 電圧制御発振回路 | |
EP0304576A2 (en) | Gate array oscillator with noise rejection | |
JPS60236324A (ja) | 半導体論理集積回路 | |
JPS63280515A (ja) | 論理回路 | |
JPH0717012Y2 (ja) | 基準電位変換回路 | |
JPH0834415B2 (ja) | コンパレ−タ回路 | |
KR880013373A (ko) | 샘플 홀드 회로 |