JPS63234621A - Ｅｃｌ論理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はＥＣＬ論理回路な関し、特にクロック信号を入
力する場合において、その入力バイアス電圧を、入力信
号に対する基準電圧に常に等しく保つように改良したＥ
ＣＬ論理回路に関する。

〔従来の技術〕

第３図にクロック信号を入力する場合の従来のＥＣＬ論
理回路を示す。本図においては、トランジスタ７．８．
定電流源１０および抵抗１１，１２によって電流切換回
路が構成されており、トランジスタ７の入力レベルの基
準電圧２に対する高低により、定電流源１０の電流をト
ランジスタ７または８に切り換えて、抵抗１１．１２に
より電圧に変換し出力バッファであるトランジスタ９を
介して出力している。

クロック信号を入力する場合、通常、容量１３およびバ
イアス電圧発生回路１４を図のように接続して用いる。

バイアス電圧発生回路１４は、出力波形のデユーティを
一定に保つために、トランジスタ７のベース電圧を基準
電圧２に等しくするための回路である。

第３図の回路が正常に動作した場合の入出力波形を第４
図Ａ、Ｂに示す。

〔発明が解決しようとする問題点〕

上述した従来のＥＣＬ論理回路においては、周囲温度あ
るいは電源電圧等の変動要因に対して出力デユーティを
一定に保つためには、バイアス電圧発生回路１４の発生
するバイアス電圧が上記変動要因に対して常に基準電圧
と同じように移動するようにバイアス電圧発生回路１４
を構成する必要がある。

しかしバイアス電圧発生回路１４と、基準電圧２を発生
する回路とは別々の回路で構成されるために、必ずしも
同じように移動するとは限らない。

従って第４図Ｃのように、バイアス電圧発生回路１４の
発生するバイアス電圧と基準電圧２がずれると同図りの
ように出力波形のデユーティが変動してしまうという欠
点がある。

〔問題点を解決するための手段〕

本発明のＥＣＬ論理回路は、ベースに入力信号が印加さ
れる第１のトランジスタのエミッタと、ベースに基準電
圧が印加される第２のトランジスタのエミッタがともに
第１の電圧源に一端が接続された定電流源の他端に接続
され、一端が第２の電圧源に接続された第１．および第
２の抵抗の他端が各々前記第１および第２のトランジス
タのコレクタに接続されることにより構成される電流切
換回路と、ベースが前記第２のトランジスタのコレクタ
に接続され、コレクタが第３の電圧源に接続されエミッ
タを出力端子とする第３のトランジスタとを具備するＥ
ＣＬ論理回路において、コレクタか前記第２の電圧源に
接続されベースが第３の抵抗を介して前記第１のトラン
ジスタのコレクタに接続され、エミッタが前記第１のト
ランジスタのベースに接続された第４のトランジスタと
、前記第１のトランジスタのベースに一端が、前記第１
の電圧源に他端が接続された第４の抵抗と、前記第４の
トランジスタのベースと第１または第２の電圧源に接続
された第１の容量と、一端が入力端子で他端が前記第１
のトランジスタのベースに接続された第２の容量とを具
備することを特徴とするものである。

〔実施例〕

次に本発明について図面を用いて説明する。

第１図は本発明によるＥＣＬ論理回路の実施例を示す。

第１図においては第３図における従来のＥＣｌ−論理回
路のバイアス電圧発生回路の代わりに、トランジスタ１
０．抵抗１４，１５．容量１６か接続されている。

トランジスタ７のコレクタに発生した電圧出力信号は抵
抗１４および容量１６により構成される積分回路によっ
て積分されその直流バイアスレベルが、バッファおよび
レベルシフトを兼ねるエミッタホロワ接続されたトラン
ジスタ１０を介して、入力であるトランジスタ７のベー
スに負帰還されるので、トランジスタ７のベース電位は
、常に基準電圧２に等しくなる。

次にこのＥＣＬ論理回路をさらに詳細に説明する。

第２図は第１図のＥＣＬ論理回路の動作を示す波形図で
ある。何らかの原因によって第２図Ａのように入力のバ
イアスレベルが基準電位２に対して低電位側に移動した
と仮定した場合、第１図におけるトランジスタ１０．抵
抗１４，１５．容量１６により構成される帰還回路がな
いときには、第２図Ｂのようにトランジスタ７のコレク
タにはデユーティが変化した波形が出力される。デユー
ティが５０％のときのトランジスタ７のコレクタ出力の
直流レベルを中心レベルとすると、テ°ニーティが第２
図Ｂのように変化したときには、直流レベルか中心レベ
ルよりＶｐａだけ高電位側に移動する。

このＥＣＬ論理回路では、トランジスタ７のコレクタに
入力信号周波数に対し充分大きな時定数を有する抵抗１
４．容量１６により構成される積分回路が接続されてお
り、前記の直流レベルのシフト分ＶＦＢがバッファであ
るトランジスタ１０を介して入力であるトランジスタ７
のベースに負帰還されている。従ってトランジスタ７の
ベースの電位は高電位側に移動する。

第２図Ａにおいて、トランジスタ７のベースの入力波形
が基準電圧２に対し、逆に高電位側に移動したときも上
述した内容と同様にトランジスタ７のベースのバイアス
レベルは負帰還によって低電位側に移動することになり
、結局トランジスタ７のベース電位は基準電圧２に落ち
つくことになる。

なお第１図においては電流切換回路の電流源に定電流源
１１を用いたが、代わりに抵抗を用いた回路でも上述の
効果は同じである。

第５図は本発明によるＥＣＬ論理回路の他の実施例であ
る。本図においては第１図における容量１６が第１の電
圧源側に接続されている点が第１図と異なるが、動作に
関しては上述の第１図の説明がそのまま適用できる。

〔発明の効果〕

以上の説明で明らかなように本発明によるＥＣＬ論理回
路は、クロック信号を入力した場合に出力におけるデユ
ーティの変動に起因する直流バイアスレベルのずれを検
知する積分回路およびバッファとレベルシフトを兼ねた
エミッタホロワにより構成される直流帰還回路により、
出力のデユーティのずれを入力に負帰還して、周囲温度
、電源電圧等の変動に対して出力のチューティを常に一
定にできる効果かある。

【図面の簡単な説明】

第１図は本発明の一実施例の回路図、第２図は第１図の
動作を示す波形図、第５図は本発明の他の実施例の回路
図、第３図は従来例の回路図、第４図は第３図の動作を
示す波形図である。 １・・・入力端子、２・・・基準電圧、３・・・出力端
子、４・・・第１の電圧源、５・・・第２の電圧源、６
・・・第３の電圧源、７・・・第１のトランジスタ、８
・・・第２のトランジスタ、９・・・第３のトランジス
タ、１０・・・第４のトランジスタ、１１・・・電流源
、１２・・・第１の抵抗、１３・・・第２の抵抗、１４
・・・第３の抵抗、１５・・・第４の抵抗、１６・・・
第１の容量、１７・・・第２の容量。

Claims (1)

【特許請求の範囲】
1. ベースに入力信号が印加される第１のトランジスタのエ
   ミッタと、ベースに基準電圧が印加される第２のトラン
   ジスタのエミッタがともに第１の電圧源に一端が接続さ
   れた定電流源の他端に接続され、一端が第２の電圧源に
   接続された第１および第２の抵抗の他端が各々前記第１
   および第２のトランジスタのコレクタに接続されること
   により構成される電流切換回路と、ベースが前記第２の
   トランジスタのコレクタに接続され、コレクタが第３の
   電圧源に接続されエミッタを出力端子とする第３のトラ
   ンジスタとを具備するＥＣＬ論理回路において、コレク
   タが前記第２の電圧源に接続されベースが第３の抵抗を
   介して前記第１のトランズシタのコレクタに接続され、
   エミッタが前記第１のトランジスタのベースに接続され
   た第４のトランジスタと、前記第１のトランジスタのベ
   ースに一端が、前記第１の電圧源に他端が接続された第
   ４の抵抗と、前記第４のトランジスタのベースと第１ま
   たは第２の電圧源に接続された第１の容量と、一端が入
   力端子で他端が前記第１のトランジスタのベースに接続
   された第２の容量とを具備することを特徴とするＥＣＬ
   論理回路。