JPH0236610A - マスタースレーブ型ｄタイプフリップフロップ回路 - Google Patents
マスタースレーブ型ｄタイプフリップフロップ回路Info
- Publication number
- JPH0236610A JPH0236610A JP63187440A JP18744088A JPH0236610A JP H0236610 A JPH0236610 A JP H0236610A JP 63187440 A JP63187440 A JP 63187440A JP 18744088 A JP18744088 A JP 18744088A JP H0236610 A JPH0236610 A JP H0236610A
- Authority
- JP
- Japan
- Prior art keywords
- slave
- master
- resistor
- diode
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims 1
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000009738 saturating Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電子回路に関し、特にマスタースレーブ型Ｄタ
イプフリップフロップ回路に関する。
イプフリップフロップ回路に関する。
第２図、第３図は従来のマスタースレーブ型Ｄタイプフ
リップフロップの回路図である。図において、１．６は
電源端子、２，３はデータ入力端子、４．５．３２はク
ロック入力端子、１６．２５は定電流源、７．８．１２
．１３．１４．１’５．１７．１８，２１．２２．２３
．２４，２６，２７，３３ 。
リップフロップの回路図である。図において、１．６は
電源端子、２，３はデータ入力端子、４．５．３２はク
ロック入力端子、１６．２５は定電流源、７．８．１２
．１３．１４．１’５．１７．１８，２１．２２．２３
．２４，２６，２７，３３ 。
３４はトランジスタ、１０，１１，１９，２０，２８，
２９，３５，３−６は抵抗、３０．３１はデータ出力端
子である。
２９，３５，３−６は抵抗、３０．３１はデータ出力端
子である。
第２図では、マスターからスレーブへのデータ転送時、
スレーブ部の入力トランジスタを飽和させないためと、
マスター部の帰還がかかるトランジスタを飽和させない
ためにマスタースレーブ間にエミッタホロワを付加し、
スレーブ部の帰還のかかるトランジスタを飽和させない
ためと、ＥＣＬ出力を可能にする目的で、スレーブ後段
でエミッタホロワを付加する回路構成になっている。
スレーブ部の入力トランジスタを飽和させないためと、
マスター部の帰還がかかるトランジスタを飽和させない
ためにマスタースレーブ間にエミッタホロワを付加し、
スレーブ部の帰還のかかるトランジスタを飽和させない
ためと、ＥＣＬ出力を可能にする目的で、スレーブ後段
でエミッタホロワを付加する回路構成になっている。
また、第３図では、マスターからスレーブへのデータ転
送時、スレーブ部の入力トランジスタを飽和させないた
めと、マスター部、スレーブ部でそれぞれ帰還がかかる
トランジスタを飽和させないために、マスター部、スレ
ーブ部の論理振幅を小さくしているため、エミッタホロ
ワを必要としない回路構成になっている。
送時、スレーブ部の入力トランジスタを飽和させないた
めと、マスター部、スレーブ部でそれぞれ帰還がかかる
トランジスタを飽和させないために、マスター部、スレ
ーブ部の論理振幅を小さくしているため、エミッタホロ
ワを必要としない回路構成になっている。
第２図はマスタースレーブの後に、それぞれエミッタホ
ロワを１設入れた回路である。マスター後段のエミッタ
ホロワは、マスターからスレーブにデータを転送すると
き、スレーブの入力トランジスタ１７とトランジスタ１
８を飽和させないためと、マスター側のトランジスタ１
１のベース、トランジスタＩ２のベースに帰還がかかる
とき、１〜ランジスタ１２とトランジスタ１３を飽和さ
せないために用いられ、スレーブ部のエミッタホロワは
、トランジスタ２１のベース、トランジスタ２２のベー
スに帰還がかかるとき、トランジスタ２１とトランジス
タ２２を飽和させないためと、ＥＣＬ出力を可能とし、
次段へのインターフェイスを容易にするために用いられ
ているが、エミッタホロワを４つ用いるため消費電流が
多くなる欠点がある。
ロワを１設入れた回路である。マスター後段のエミッタ
ホロワは、マスターからスレーブにデータを転送すると
き、スレーブの入力トランジスタ１７とトランジスタ１
８を飽和させないためと、マスター側のトランジスタ１
１のベース、トランジスタＩ２のベースに帰還がかかる
とき、１〜ランジスタ１２とトランジスタ１３を飽和さ
せないために用いられ、スレーブ部のエミッタホロワは
、トランジスタ２１のベース、トランジスタ２２のベー
スに帰還がかかるとき、トランジスタ２１とトランジス
タ２２を飽和させないためと、ＥＣＬ出力を可能とし、
次段へのインターフェイスを容易にするために用いられ
ているが、エミッタホロワを４つ用いるため消費電流が
多くなる欠点がある。
また、第３図はエミッタホロワを用いない回路である。
第３図の回路は消費電流を少なくできるが、マスター部
のトランジスタ１２のベース、トランジスタ１３のベー
スに帰還がかかるとき、トランジスタ１２とトランジス
タ１３を飽和させないためと、マスター部からスレーブ
部にデータを転送するとき、スレーブ部のトランジスタ
１７とトランジスタ１８を飽和させないためと、スレー
ブ部のトランジスタ２１のベースとトランジスタ２２の
ベースに帰還がかかるとき、トランジスタ２１とトラン
ジスタ２２を飽和させないために、マスタースレーブで
それぞれ論理振幅を小さくしている。しかし、スレーブ
部の論理振幅が小さいため、次段へのインターフェイス
に制限を持つという欠点がある。
のトランジスタ１２のベース、トランジスタ１３のベー
スに帰還がかかるとき、トランジスタ１２とトランジス
タ１３を飽和させないためと、マスター部からスレーブ
部にデータを転送するとき、スレーブ部のトランジスタ
１７とトランジスタ１８を飽和させないためと、スレー
ブ部のトランジスタ２１のベースとトランジスタ２２の
ベースに帰還がかかるとき、トランジスタ２１とトラン
ジスタ２２を飽和させないために、マスタースレーブで
それぞれ論理振幅を小さくしている。しかし、スレーブ
部の論理振幅が小さいため、次段へのインターフェイス
に制限を持つという欠点がある。
本発明の目的は前記課題を解決したマスタースレーブ型
Ｄタイプフリップフロップ回路を提供することにある。
Ｄタイプフリップフロップ回路を提供することにある。
前記目的を達成するため、本発明は半導体集積回路のＥ
ＣＬで構成されるマスタースレーブ型Ｄタイプフリップ
フロップ回路のマスター部において、論理振幅を生成す
る第１の抵抗の一端と第２の抵抗の一端をダイオードの
カソードに接続し、ダイオードのアノードを電源に接続
し、第１の抵抗の他端をマスター部の帰還差動対の一方
のベース入力、及びスレーブ部の入力差動対のベース入
力に接続し、また第２の抵抗の他端をマスター部の帰還
差動対の他方のベース入力及びスレーブ部の入力差動対
のベース入力に接続したものである。
ＣＬで構成されるマスタースレーブ型Ｄタイプフリップ
フロップ回路のマスター部において、論理振幅を生成す
る第１の抵抗の一端と第２の抵抗の一端をダイオードの
カソードに接続し、ダイオードのアノードを電源に接続
し、第１の抵抗の他端をマスター部の帰還差動対の一方
のベース入力、及びスレーブ部の入力差動対のベース入
力に接続し、また第２の抵抗の他端をマスター部の帰還
差動対の他方のベース入力及びスレーブ部の入力差動対
のベース入力に接続したものである。
以下、本発明の一実施例を図により説明する。
第１図は本発明の一実施例の回路図である。
図において、トランジスタ７．８．１２と１３等はマス
ター部の差動対を構成し、トランジスタ１７と１８゜２
１、２２はスレーブ部の差動対を構成している。本発明
はマスター部の抵抗１０の片端と抵抗１１の片端をダイ
オード９のカソードに接続し、ダイオード９のアノード
を電源端子１に接続し、抵抗１０の他端をトランジスタ
１３のベースと、トランジスタ１７のベースに接続し、
抵抗１１の他端をトランジスタ１２のベースとトランジ
スタ１８のベースに接続している。その他の構成は従来
と同じである。
ター部の差動対を構成し、トランジスタ１７と１８゜２
１、２２はスレーブ部の差動対を構成している。本発明
はマスター部の抵抗１０の片端と抵抗１１の片端をダイ
オード９のカソードに接続し、ダイオード９のアノード
を電源端子１に接続し、抵抗１０の他端をトランジスタ
１３のベースと、トランジスタ１７のベースに接続し、
抵抗１１の他端をトランジスタ１２のベースとトランジ
スタ１８のベースに接続している。その他の構成は従来
と同じである。
次に動作の説明をする。ダイオード９での電圧降下は定
電流源１６によって決まり、常に一定値となっている。
電流源１６によって決まり、常に一定値となっている。
このため、抵抗１０、抵抗１１で生成されるデータ信号
は、ダイオード９の電圧降下分だけ電位が常に低くなる
。したがって、抵抗１０の片端とトランジスタ１２のベ
ースを接続し、抵抗１１の片端とトランジスタ１３のベ
ースを接続してもトランジスタ１２とトランジスタ１３
のベース電位がコレクタ電位よりも常に低くなるため飽
和は起こらない。また、抵抗１０の片端とトランジスタ
１７のべ一入を接続し、抵抗１１の片端とトランジスタ
１８のベースを接続してもトランジスタ１７とトランジ
スタ１８のベース電位がコレクタ電位よりも常に低くな
るため飽和は起こらない。よって、マスタースレーブ間
にエミッタホロワを介す必要がないため、エミッタホロ
ワ２つ分の消費電流が少なくなる。
は、ダイオード９の電圧降下分だけ電位が常に低くなる
。したがって、抵抗１０の片端とトランジスタ１２のベ
ースを接続し、抵抗１１の片端とトランジスタ１３のベ
ースを接続してもトランジスタ１２とトランジスタ１３
のベース電位がコレクタ電位よりも常に低くなるため飽
和は起こらない。また、抵抗１０の片端とトランジスタ
１７のべ一入を接続し、抵抗１１の片端とトランジスタ
１８のベースを接続してもトランジスタ１７とトランジ
スタ１８のベース電位がコレクタ電位よりも常に低くな
るため飽和は起こらない。よって、マスタースレーブ間
にエミッタホロワを介す必要がないため、エミッタホロ
ワ２つ分の消費電流が少なくなる。
また、スレーブ部側の論理振幅を大きくしても、スレー
ブ部のエミッタホロワは付けているため、トランジスタ
２１、トランジスタ２２は飽和せず、ＥＣＬ出力が可能
となる。
ブ部のエミッタホロワは付けているため、トランジスタ
２１、トランジスタ２２は飽和せず、ＥＣＬ出力が可能
となる。
以上説明したように本発明はマスター部のデータの電位
をダイオードを用いて下げることにより、マスタースレ
ーブ間にエミッタホロワを入れる必要をなくすことによ
り消費電流を少なくし、スレーブ部にはエミッタホロワ
を付加することによりＥＣＬで出力できる効果がある。
をダイオードを用いて下げることにより、マスタースレ
ーブ間にエミッタホロワを入れる必要をなくすことによ
り消費電流を少なくし、スレーブ部にはエミッタホロワ
を付加することによりＥＣＬで出力できる効果がある。
第１図は本発明の一実施例を示す回路図、第２図、第３
図は従来のマスタースレーブ型りタイプフリップフロッ
プ回路である。 １．６・・・電源端子 ２，３・・・デー
タ入力端子４．５．３２・・・クロック入力端子 ９・
・・ダイオード７．８，１２，１３，１４，１５，１７
，１８，２１，２２，２３，２４，２６．２７・・・ト
ランジスタ１０．１１，１９，２０，２８．２９・・・
抵抗 １６．２５・・・定電流源３０．３１・・・デ
ータ出力端子
図は従来のマスタースレーブ型りタイプフリップフロッ
プ回路である。 １．６・・・電源端子 ２，３・・・デー
タ入力端子４．５．３２・・・クロック入力端子 ９・
・・ダイオード７．８，１２，１３，１４，１５，１７
，１８，２１，２２，２３，２４，２６．２７・・・ト
ランジスタ１０．１１，１９，２０，２８．２９・・・
抵抗 １６．２５・・・定電流源３０．３１・・・デ
ータ出力端子
Claims (1)
- （１）半導体集積回路のＥＣＬで構成されるマスタース
レーブ型Ｄタイプフリップフロップ回路のマスター部に
おいて、論理振幅を生成する第１の抵抗の一端と第２の
抵抗の一端をダイオードのカソードに接続し、ダイオー
ドのアノードを電源に接続し、第１の抵抗の他端をマス
ター部の帰還差動対の一方のベース入力、及びスレーブ
部の入力差動対のベース入力に接続し、また第２の抵抗
の他端をマスター部の帰還差動対の他方のベース入力及
びスレーブ部の入力差動対のベース入力に接続したこと
を特徴とするマスタースレーブ型Ｄタイプフリップフロ
ップ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63187440A JPH0736504B2 (ja) | 1988-07-27 | 1988-07-27 | マスタースレーブ型ｄタイプフリップフロップ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63187440A JPH0736504B2 (ja) | 1988-07-27 | 1988-07-27 | マスタースレーブ型ｄタイプフリップフロップ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0236610A true JPH0236610A (ja) | 1990-02-06 |
| JPH0736504B2 JPH0736504B2 (ja) | 1995-04-19 |
Family
ID=16206100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63187440A Expired - Lifetime JPH0736504B2 (ja) | 1988-07-27 | 1988-07-27 | マスタースレーブ型ｄタイプフリップフロップ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0736504B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06338769A (ja) * | 1993-05-31 | 1994-12-06 | Nec Corp | フリップフロップ回路 |
| US6935002B1 (en) | 1997-10-13 | 2005-08-30 | Murata Manufacturing Co., Ltd. | Method of manufacturing a nonreciprocal circuit device |
| JP2009201048A (ja) * | 2008-02-25 | 2009-09-03 | Nippon Telegr & Teleph Corp <Ntt> | フリップフロップ回路および半導体装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9123035B2 (en) | 2011-04-22 | 2015-09-01 | Angel A. Penilla | Electric vehicle (EV) range extending charge systems, distributed networks of charge kiosks, and charge locating mobile apps |
-
1988
- 1988-07-27 JP JP63187440A patent/JPH0736504B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06338769A (ja) * | 1993-05-31 | 1994-12-06 | Nec Corp | フリップフロップ回路 |
| US6935002B1 (en) | 1997-10-13 | 2005-08-30 | Murata Manufacturing Co., Ltd. | Method of manufacturing a nonreciprocal circuit device |
| JP2009201048A (ja) * | 2008-02-25 | 2009-09-03 | Nippon Telegr & Teleph Corp <Ntt> | フリップフロップ回路および半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0736504B2 (ja) | 1995-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4599526A (en) | Clocked latching circuit | |
| JP2743401B2 (ja) | Ｅｃｌ回路 | |
| US5250860A (en) | Three-level cascode differential current switch | |
| JPH01235416A (ja) | Ｆｅｔ論理回路 | |
| JPH0236610A (ja) | マスタースレーブ型ｄタイプフリップフロップ回路 | |
| EP0523747A1 (en) | Latch circuit | |
| JP2936474B2 (ja) | 半導体集積回路装置 | |
| JPS63246023A (ja) | Ｅｃｌ集積回路 | |
| JP2933022B2 (ja) | フリップフロップ回路 | |
| JPH03201809A (ja) | 差動出力回路 | |
| JP2004186710A (ja) | フリップフロップ回路およびクロック信号によってデータを保持し同期させる方法 | |
| JPS6316047B2 (ja) | ||
| JPS5942639U (ja) | コンパレ−タ | |
| JPS63234621A (ja) | Ｅｃｌ論理回路 | |
| JPS6255327B2 (ja) | ||
| JPS59125117U (ja) | トランジスタ回路 | |
| JP2636558B2 (ja) | 論理判定回路 | |
| JPH11145788A (ja) | フリップフロップ装置および半導体装置 | |
| JPH01164060A (ja) | 半導体装置 | |
| JPH0313116A (ja) | フリップフロップ回路 | |
| JPS62165431A (ja) | エミツタ結合ａｎｄゲ−ト回路 | |
| JP2002076850A (ja) | フリップフロップ回路およびｎｏｒ回路 | |
| JPH0233207A (ja) | バッファ回路 | |
| JPS6113413B2 (ja) | ||
| JPH0834415B2 (ja) | コンパレ−タ回路 |