JPH01164060A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01164060A JPH01164060A JP62321227A JP32122787A JPH01164060A JP H01164060 A JPH01164060 A JP H01164060A JP 62321227 A JP62321227 A JP 62321227A JP 32122787 A JP32122787 A JP 32122787A JP H01164060 A JPH01164060 A JP H01164060A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- bias
- circuit
- bias potential
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 5
- 238000005513 bias potential Methods 0.000 claims abstract description 49
- 238000000034 method Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 235000006732 Torreya nucifera Nutrition 0.000 description 1
- 244000111306 Torreya nucifera Species 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は集積回路装置に係り、特に大型電子計算機等で
使用される高集積ＬＳＩに用いて好適な半導体装置に関
する。
使用される高集積ＬＳＩに用いて好適な半導体装置に関
する。
従来、ゲートアレイなどの集積回路装置は、論理を構成
するゲート回路と、そのゲート回路へバイアス電位を供
給するバイアス回路から成っていた。一方、バイアス回
路はＬＳＩ固有の定電位を発生し、ゲート回路が電源・
温度変化に対し有る範囲内で安定動作するようにその電
位が変化するものであった。なお、この種の装置として
関連するものは、特開昭５９−２２４９２３号が挙げら
れる。
するゲート回路と、そのゲート回路へバイアス電位を供
給するバイアス回路から成っていた。一方、バイアス回
路はＬＳＩ固有の定電位を発生し、ゲート回路が電源・
温度変化に対し有る範囲内で安定動作するようにその電
位が変化するものであった。なお、この種の装置として
関連するものは、特開昭５９−２２４９２３号が挙げら
れる。
上記従来技術では、ゲート回路へ供給されるバイアス電
位は固定的であった。したがって、ＬＳＩの動作マージ
ン試験のためには、外部から給電される電源電圧やＬＳ
Ｉの環境温度を変化させて行なっていたため、ゲート回
路の飽和マージン試験やゲート回路の入力マージン試験
を直接的な手段で行なうことが困難であった。
位は固定的であった。したがって、ＬＳＩの動作マージ
ン試験のためには、外部から給電される電源電圧やＬＳ
Ｉの環境温度を変化させて行なっていたため、ゲート回
路の飽和マージン試験やゲート回路の入力マージン試験
を直接的な手段で行なうことが困難であった。
本発明の目的は、電源電圧や環境温度を変えることなく
ＬＳＩの動作マージン試験、とくにゲート回路の飽和マ
ージンや入力マージン試験を行な 。
ＬＳＩの動作マージン試験、とくにゲート回路の飽和マ
ージンや入力マージン試験を行な 。
えるようにすることにある。
上記目的は、ＬＳＩ内のゲート回路やメモリ回路などに
つながるバイアス電位や参照電位を外部からの入力信号
によって変化させる手段を設けることにより達成される
。
つながるバイアス電位や参照電位を外部からの入力信号
によって変化させる手段を設けることにより達成される
。
バイアス電位を変化させることは、たとえばゲート回路
として、第６図に示すようなＥＣＬ（Ｅｍｉｔｔｅｒ
Ｃｏｕｐｌｅｄ Ｌｏｇｉｃ、エミッタ結合論理回路）
回路を用いている場合、ＥＬＣ回路の定電流源トランジ
スタ６０３のベースに入力されるバイアス電位Ｖｃｓを
変えることである。それによって、抵抗６０４で決まる
論理振幅をコントロールすることができるので、たとえ
ば論理振幅を小さくすることによりゲート回路の動作マ
ージン試験を行なうことができる。また、参照電位Ｖａ
Ｂを変化させることは、入力信号Ｖｘｓｔに対する入力
マージン試験を行なうことと等価になる。
として、第６図に示すようなＥＣＬ（Ｅｍｉｔｔｅｒ
Ｃｏｕｐｌｅｄ Ｌｏｇｉｃ、エミッタ結合論理回路）
回路を用いている場合、ＥＬＣ回路の定電流源トランジ
スタ６０３のベースに入力されるバイアス電位Ｖｃｓを
変えることである。それによって、抵抗６０４で決まる
論理振幅をコントロールすることができるので、たとえ
ば論理振幅を小さくすることによりゲート回路の動作マ
ージン試験を行なうことができる。また、参照電位Ｖａ
Ｂを変化させることは、入力信号Ｖｘｓｔに対する入力
マージン試験を行なうことと等価になる。
以下、本発明の一実施例を第１図を用いて説明する０本
実施例は、本発明を論理ＬＳＩに適用したものである。
実施例は、本発明を論理ＬＳＩに適用したものである。
第１図において、１０１はＬＳＩチップを示し、チップ
内の論理ゲート部１０２、論理ゲート部にバイアス電位
を給電するバイアス電位発生回路１０３とバイアス電位
をステップ状に変化させるバイアス電位コントロール回
路１０４から構成されている。１１〜エヨはチップへの
入出力信号ピン、ＰＩ〜Ｐａは電源ピン、ＩＮＩ〜ＩＮ
ｎはバイアス電位コントロールの入力ピンである。
内の論理ゲート部１０２、論理ゲート部にバイアス電位
を給電するバイアス電位発生回路１０３とバイアス電位
をステップ状に変化させるバイアス電位コントロール回
路１０４から構成されている。１１〜エヨはチップへの
入出力信号ピン、ＰＩ〜Ｐａは電源ピン、ＩＮＩ〜ＩＮ
ｎはバイアス電位コントロールの入力ピンである。
入力ピン信号ＩＮＩ〜ＩＮｎはバイアス電位コントロー
ル回路１０４に接続されており、バイアス電位コントロ
ール１０４は結ｍ１０５を通してバイアス発生回路１０
３につながれている。さらにバイアス電位発生回路１０
３は論理ゲート部１０２へ結線１０６を通してバイアス
電位または参照電位などを給電する構成になっている。
ル回路１０４に接続されており、バイアス電位コントロ
ール１０４は結ｍ１０５を通してバイアス発生回路１０
３につながれている。さらにバイアス電位発生回路１０
３は論理ゲート部１０２へ結線１０６を通してバイアス
電位または参照電位などを給電する構成になっている。
このとき入力ピン信号ＩＮ１〜ＩＮｎの情報によりバイ
アス電位コントロール回路１０４は下記の働きをする。
アス電位コントロール回路１０４は下記の働きをする。
■制御すべきバイアス電位（または参照電位など）が複
数個有る場合の選択信号、■変化させるべき電位の方向
と変化量（ステップ量）の指示を行なう。また、バイア
ス電位発生回路１０３は、前記バイアス電位コントロー
ル回路１０４からの制御信号によりバイアス電位などを
変化させるが１通常動作では電源電圧、温度に対して有
る範囲内でゲート回路１０７の動作マージンを維持する
ように働く。
数個有る場合の選択信号、■変化させるべき電位の方向
と変化量（ステップ量）の指示を行なう。また、バイア
ス電位発生回路１０３は、前記バイアス電位コントロー
ル回路１０４からの制御信号によりバイアス電位などを
変化させるが１通常動作では電源電圧、温度に対して有
る範囲内でゲート回路１０７の動作マージンを維持する
ように働く。
したがって、本発明の構成を取ることにより、電源電圧
や環境温度を変えることなくＬＳＩの動作マージン試験
を行なうことができる。
や環境温度を変えることなくＬＳＩの動作マージン試験
を行なうことができる。
第２図は、第１図におけるバイアス電位発生回路１０３
とそれにつながるバイアス電位コントロール回路１０４
の詳細回路構成の一例を示す図である。バイアス電位発
生回路１０３は特開昭５９−２２４９２３号に述べられ
ているように、シリコン・バンドギャップを利用した定
電圧発生回路にトランジスタ２１５を設けたことによっ
て、電源電圧特性を改善したものであるが、その詳細に
ついて述べることは省略する。バイアス電位コントロー
ル回路１０４はトランジスタ２０２，２０３とそれぞれ
のベースの入力となる制御回路２０４から構成されてお
り、トランジスタ２０２，２０３のエミッタはそれぞれ
結線２０１．２１０４を通してバイアス電位発生回路１
０３のトランジスタ２０６゜２０５のエミッタに接続さ
れている。この時、トランジスタ２０５と２０３及び２
０６，２０２はそれぞれ差動回路を構成することになる
。トランジスタ２０２，２０３のベースを入力とし、ト
ランジスタ２０６，２０５の定電圧化されたベース電位
を基準としたスイッチ回路にもなっている。
とそれにつながるバイアス電位コントロール回路１０４
の詳細回路構成の一例を示す図である。バイアス電位発
生回路１０３は特開昭５９−２２４９２３号に述べられ
ているように、シリコン・バンドギャップを利用した定
電圧発生回路にトランジスタ２１５を設けたことによっ
て、電源電圧特性を改善したものであるが、その詳細に
ついて述べることは省略する。バイアス電位コントロー
ル回路１０４はトランジスタ２０２，２０３とそれぞれ
のベースの入力となる制御回路２０４から構成されてお
り、トランジスタ２０２，２０３のエミッタはそれぞれ
結線２０１．２１０４を通してバイアス電位発生回路１
０３のトランジスタ２０６゜２０５のエミッタに接続さ
れている。この時、トランジスタ２０５と２０３及び２
０６，２０２はそれぞれ差動回路を構成することになる
。トランジスタ２０２，２０３のベースを入力とし、ト
ランジスタ２０６，２０５の定電圧化されたベース電位
を基準としたスイッチ回路にもなっている。
従って、入力信号ピンＳｌ、８２の信号により制御回路
２０４はトランジスタ２０２，２０３ベ一ス電位として
それぞれトランジスタ２０６，２０５のベース電位より
高い電位もしくは低い電位を発生する。これにより、抵
抗２１８に流れる電流量が変化し、トランジスタ２０８
のエミッタから出力されるバイアス電位Ｖｃｓの大きさ
を変えることができる。また、電位の変化量は抵抗２１
６゜２１７の大きさにより変えることができ、入力信号
ピン８１． Ｓ２によりバイアス電位Ｖｃｓの変化方向
も指定できる。一方、本実施例では前述したようにスイ
ッチ回路が２組の場合を示しているが。
２０４はトランジスタ２０２，２０３ベ一ス電位として
それぞれトランジスタ２０６，２０５のベース電位より
高い電位もしくは低い電位を発生する。これにより、抵
抗２１８に流れる電流量が変化し、トランジスタ２０８
のエミッタから出力されるバイアス電位Ｖｃｓの大きさ
を変えることができる。また、電位の変化量は抵抗２１
６゜２１７の大きさにより変えることができ、入力信号
ピン８１． Ｓ２によりバイアス電位Ｖｃｓの変化方向
も指定できる。一方、本実施例では前述したようにスイ
ッチ回路が２組の場合を示しているが。
スイッチ回路の数を増やすことにより、バイアス電位Ｖ
ａｓの変化するステップ数を増やすこともできる。
ａｓの変化するステップ数を増やすこともできる。
したがって、本実施例のような回路構成においては、バ
イアス電位を入力信号の情報により、ステップ状に変化
させることができる。
イアス電位を入力信号の情報により、ステップ状に変化
させることができる。
第３図は、第２図における制御回路２０４の詳細回路構
成の一例を示す図である。これは、カレントミラー回路
を利用したもので、トランジスタ３０２の定電流源と、
差動回路を構成するトランジスタ３０４，３０３と、エ
ミッタフォロワ・トランジスタ３０６などから構成され
ている。入力信号ＩＮはトランジスタ３０４のベースに
入力され、トランジスタ３０８のコレクタに発生された
参照電位Ｖａａ’はトランジスタ３０３のベース３１１
に入力されている。入力信号ＩＮはこの参照電位ＶＢＢ
’と比較され、その出力がトランジスタ３０３のコレク
タ３０９から取り出されエミッタフォロア３０６のベー
スに入力され、そしてダイオード３１０でレベルシフト
され出力される。
成の一例を示す図である。これは、カレントミラー回路
を利用したもので、トランジスタ３０２の定電流源と、
差動回路を構成するトランジスタ３０４，３０３と、エ
ミッタフォロワ・トランジスタ３０６などから構成され
ている。入力信号ＩＮはトランジスタ３０４のベースに
入力され、トランジスタ３０８のコレクタに発生された
参照電位Ｖａａ’はトランジスタ３０３のベース３１１
に入力されている。入力信号ＩＮはこの参照電位ＶＢＢ
’と比較され、その出力がトランジスタ３０３のコレク
タ３０９から取り出されエミッタフォロア３０６のベー
スに入力され、そしてダイオード３１０でレベルシフト
され出力される。
この出力Ｓｎが第２図で示された、トランジスタ２０２
．２０３のベースに入力される。
．２０３のベースに入力される。
第４図に１本発明の他の実施例回路図を示す。
本実施例はたとえば第６図で示されたＥＣＬ回路の参照
電位ＶＢＢをコントロールする場合のものであり、バイ
アス電位Ｖｃｓがベースに入力されて定電流源トランジ
スタ４０５，４０４と参照電位ＶａＢのレベルを決める
抵抗４０８とそれを出力するエミッタフォロアトランジ
スタ４０６、及び参照電位Ｖａａのレベルをステップ状
に変化させるための定電流スイッチ回路４０１とから構
成されている。
電位ＶＢＢをコントロールする場合のものであり、バイ
アス電位Ｖｃｓがベースに入力されて定電流源トランジ
スタ４０５，４０４と参照電位ＶａＢのレベルを決める
抵抗４０８とそれを出力するエミッタフォロアトランジ
スタ４０６、及び参照電位Ｖａａのレベルをステップ状
に変化させるための定電流スイッチ回路４０１とから構
成されている。
電気的にスイッチするＳＷＩ、ＳＷ２より抵抗４０８に
流れる電流量を変えることで、トランジスタ４０５のコ
レクタ４０７に発生する電位を変化させることになり、
参照電位ＶＢＢをステップ状に変化させることができる
。また、この時の電位のステップ量は、定電流源４０２
，４０３の電流量で決定することができる。
流れる電流量を変えることで、トランジスタ４０５のコ
レクタ４０７に発生する電位を変化させることになり、
参照電位ＶＢＢをステップ状に変化させることができる
。また、この時の電位のステップ量は、定電流源４０２
，４０３の電流量で決定することができる。
したがって、ゲート回路の動作マージン試験、とくに入
力マージン試験を参照電位ＶＢＢを変化させることによ
り行なうことができる。
力マージン試験を参照電位ＶＢＢを変化させることによ
り行なうことができる。
第５図は、第４図の定電流スイッチ回路４０１の詳細回
路構成の一例を示す図である。これは、 イ定電流源
５０１とそれにつながり差動回路を構成するトランジス
タ５’０２，５０３から構成されており、入力信号ＩＮ
２と参照電位ＶＢＢ１のレベル差によりスイッチ動作す
るものである。この時トランジスタ５０２のコレクタが
第４図のトランジスタ４０５のコレクタ４０７に結線４
０９を通して接続されている。
路構成の一例を示す図である。これは、 イ定電流源
５０１とそれにつながり差動回路を構成するトランジス
タ５’０２，５０３から構成されており、入力信号ＩＮ
２と参照電位ＶＢＢ１のレベル差によりスイッチ動作す
るものである。この時トランジスタ５０２のコレクタが
第４図のトランジスタ４０５のコレクタ４０７に結線４
０９を通して接続されている。
なお、以上の実施例では、主にバイポーラのＮＰＮトラ
ンジスタを用いた場合の回路構成について説明してきた
が、ＰＮＰトランジスタでも、ＦＥＴ （電界効果トラ
ンジスタ）でも、前述した実施例の考え方がそのまま適
用できる。
ンジスタを用いた場合の回路構成について説明してきた
が、ＰＮＰトランジスタでも、ＦＥＴ （電界効果トラ
ンジスタ）でも、前述した実施例の考え方がそのまま適
用できる。
以上説明したように、本発明によれば、ゲート回路やメ
モリ回路などに給電されるバイアス電位や参照電位を外
部端子から電位をステップ状にコントロールできるので
、電源電圧や環境温度を変えることなくＬＳＩの動作マ
ージン試験を行なうことができる。
モリ回路などに給電されるバイアス電位や参照電位を外
部端子から電位をステップ状にコントロールできるので
、電源電圧や環境温度を変えることなくＬＳＩの動作マ
ージン試験を行なうことができる。
第１図は本発明の一実施例図、第２図は第１図中のバイ
アス電位発生回路とバイアス電位コントロール回路の詳
細回路図、第３図は第２図中の制御回路の詳細回路図、
第４図は本発明の他の実施例図、第５図は第４図中の定
電流スイッチ回路の詳細回路図、第６図はＥＣＬ回路を
示す図である。 １０１・・・ＬＳＩチップ、１０２・・・論理ゲート部
、１０３・・・バイアス電位発生回路、１０４・・・バ
イアス電位コントロール、ＩＮ、・・・バイアス電位コ
ン第 １ 図 １ｏＩ ＬＳＩ４１．フ。 第 ３図 ｖＥεＬ ＩＮ 入力４を芳 δ丸 １７７ａｉ号 ７ＢＢ’ ＋魅電位 第４１２］ 茅Ｓ閃 第 ４ 図 Ｖ旺Ｌ
アス電位発生回路とバイアス電位コントロール回路の詳
細回路図、第３図は第２図中の制御回路の詳細回路図、
第４図は本発明の他の実施例図、第５図は第４図中の定
電流スイッチ回路の詳細回路図、第６図はＥＣＬ回路を
示す図である。 １０１・・・ＬＳＩチップ、１０２・・・論理ゲート部
、１０３・・・バイアス電位発生回路、１０４・・・バ
イアス電位コントロール、ＩＮ、・・・バイアス電位コ
ン第 １ 図 １ｏＩ ＬＳＩ４１．フ。 第 ３図 ｖＥεＬ ＩＮ 入力４を芳 δ丸 １７７ａｉ号 ７ＢＢ’ ＋魅電位 第４１２］ 茅Ｓ閃 第 ４ 図 Ｖ旺Ｌ
Claims (1)
- 【特許請求の範囲】 １、論理ゲート回路と、それに接続されるバイアス回路
からなり、バイアス電位を外部からのコントロール信号
によりステップ状に変化させる手段を設けたことを特徴
とする半導体装置。 ２、上記コントロール信号のレベルを入力信号レベルと
同一にしたことを特徴とする第１項記載の半導体装置。 ３、上記コントロール信号を複数入力しそのデコード出
力で上記バイアス電位を変化させる手段を設けたことを
特徴とする第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62321227A JP2796299B2 (ja) | 1987-12-21 | 1987-12-21 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62321227A JP2796299B2 (ja) | 1987-12-21 | 1987-12-21 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01164060A true JPH01164060A (ja) | 1989-06-28 |
| JP2796299B2 JP2796299B2 (ja) | 1998-09-10 |
Family
ID=18130227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62321227A Expired - Fee Related JP2796299B2 (ja) | 1987-12-21 | 1987-12-21 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2796299B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06104731A (ja) * | 1992-09-21 | 1994-04-15 | Mitsubishi Electric Corp | 半導体集積回路 |
| US11543275B2 (en) | 2017-03-30 | 2023-01-03 | Fujikin Incorporated | Mass flow sensor, mass flow meter including the mass flow sensor, and mass flow controller including the mass flow sensor |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58171842A (ja) * | 1982-03-31 | 1983-10-08 | Matsushita Electronics Corp | 集積回路装置 |
| JPS59186330A (ja) * | 1983-04-06 | 1984-10-23 | Nippon Denso Co Ltd | ハイブリツド集積回路 |
| JPS6140050A (ja) * | 1984-07-31 | 1986-02-26 | Nec Corp | 半導体装置 |
| JPS62171315A (ja) * | 1986-01-16 | 1987-07-28 | タンデム コンピユ−タ−ズ インコ−ポレ−テツド | 遅延調整回路 |
-
1987
- 1987-12-21 JP JP62321227A patent/JP2796299B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58171842A (ja) * | 1982-03-31 | 1983-10-08 | Matsushita Electronics Corp | 集積回路装置 |
| JPS59186330A (ja) * | 1983-04-06 | 1984-10-23 | Nippon Denso Co Ltd | ハイブリツド集積回路 |
| JPS6140050A (ja) * | 1984-07-31 | 1986-02-26 | Nec Corp | 半導体装置 |
| JPS62171315A (ja) * | 1986-01-16 | 1987-07-28 | タンデム コンピユ−タ−ズ インコ−ポレ−テツド | 遅延調整回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06104731A (ja) * | 1992-09-21 | 1994-04-15 | Mitsubishi Electric Corp | 半導体集積回路 |
| US11543275B2 (en) | 2017-03-30 | 2023-01-03 | Fujikin Incorporated | Mass flow sensor, mass flow meter including the mass flow sensor, and mass flow controller including the mass flow sensor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2796299B2 (ja) | 1998-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3079515B2 (ja) | ゲ−トアレイ装置及び入力回路及び出力回路及び降圧回路 | |
| EP0231062A1 (en) | Level conversion circuit | |
| JPH02100419A (ja) | Ｅｃｌ回路 | |
| US5198704A (en) | Bi-CMOS output circuit with limited output voltage | |
| JPH0573292B2 (ja) | ||
| JPH01164060A (ja) | 半導体装置 | |
| JPH0529911A (ja) | Ｅｃｌ範囲外の信号検知用ｂｉｃｍｏｓ入力回路 | |
| US5434517A (en) | ECL output buffer with a MOS transistor used for tristate enable | |
| US6204702B1 (en) | Arrangement for supplying circuits with direct currents | |
| JP3100804B2 (ja) | アナログスイッチ | |
| JPH06303117A (ja) | スタートアップ回路 | |
| JP2626538B2 (ja) | 半導体装置 | |
| JPS6281119A (ja) | 半導体集積回路装置 | |
| JPH01157119A (ja) | 半導体回路 | |
| JP2636558B2 (ja) | 論理判定回路 | |
| JPH11133103A (ja) | ヒステリシスを有する半導体集積回路 | |
| JP3042471B2 (ja) | インタフェイス回路 | |
| JPH04345209A (ja) | 双方向バッファ回路 | |
| JPH0732336B2 (ja) | スイツチング電流発生回路 | |
| JPS60223220A (ja) | Ｉ２ｌ回路のインジエクタ電流供給回路 | |
| JPH0113228B2 (ja) | ||
| JPS62243427A (ja) | バイポ−ラ信号駆動回路 | |
| JPH0314231B2 (ja) | ||
| JPH04287103A (ja) | 電流源回路 | |
| JPH02131018A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |