JPH01235416A - Fet論理回路 - Google Patents
Fet論理回路Info
- Publication number
- JPH01235416A JPH01235416A JP63060385A JP6038588A JPH01235416A JP H01235416 A JPH01235416 A JP H01235416A JP 63060385 A JP63060385 A JP 63060385A JP 6038588 A JP6038588 A JP 6038588A JP H01235416 A JPH01235416 A JP H01235416A
- Authority
- JP
- Japan
- Prior art keywords
- fets
- fet
- circuit
- constant current
- signal transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000008054 signal transmission Effects 0.000 claims abstract description 9
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 238000006243 chemical reaction Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- BNPSSFBOAGDEEL-UHFFFAOYSA-N albuterol sulfate Chemical compound OS(O)(=O)=O.CC(C)(C)NCC(O)C1=CC=C(O)C(CO)=C1.CC(C)(C)NCC(O)C1=CC=C(O)C(CO)=C1 BNPSSFBOAGDEEL-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 101150106357 slc32a1 gene Proteins 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
- H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/09432—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors with coupled sources or source coupled logic
- H03K19/09436—Source coupled field-effect logic [SCFL]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は通信機や計算機などにおけるディジタル信号処
理用のFET論理回路に係り、特に[iaAsMESF
ETデバイス技術の適用によるIC化に好適なFET論
理回路に関する。
理用のFET論理回路に係り、特に[iaAsMESF
ETデバイス技術の適用によるIC化に好適なFET論
理回路に関する。
近年、通信機や計算機、計測器等におけるディジタル信
号処理の高速化に伴い、Si論理ICに代わるものとし
て金属とGaAs系半導体とを接触させた時に生じるシ
ョットキー障壁を利用した所11MEs形電界効果トラ
ンジスタ(以下、MESFETと称する)で構成される
超高速論理ICの開発が活発に進められてきた。一部の
論理ICが既に市販されているが、GaAsMESFE
TとSiバイポーラトランジスタの動作原理が異なるこ
と、MESFETの製造偏差が非常に大きいことなどの
原因によって既存のSiバイポーラ論理ICとの互換性
を実現することが回連であった。第2図は文献[信学技
報5SD86−46.pp、40〜41」に記載のGa
AsMESFETを用いた論理回路の基本構成を示した
ものである。この回路は、通常、SCFL(Sours
e Coupled Logic)と呼ばれているが、
ダイオード6と抵抗7〜9を図の如く接続することによ
り出力)1nghレベルを既存のE CL (Enci
tterCoupled Logic)の人出カインタ
フェース条件に合わせている。この回路では端子5に生
じる出力HighレベルVORは、ダイオード6の両端
の電圧をVl 、抵抗7,8の値を夫’J Rs y
R2# F E T13の国電圧をV i h、相互コ
ンダクタンス係数をKo 、出力電流をlo)Iとすれ
ば となり、■いの一価関数となる。
号処理の高速化に伴い、Si論理ICに代わるものとし
て金属とGaAs系半導体とを接触させた時に生じるシ
ョットキー障壁を利用した所11MEs形電界効果トラ
ンジスタ(以下、MESFETと称する)で構成される
超高速論理ICの開発が活発に進められてきた。一部の
論理ICが既に市販されているが、GaAsMESFE
TとSiバイポーラトランジスタの動作原理が異なるこ
と、MESFETの製造偏差が非常に大きいことなどの
原因によって既存のSiバイポーラ論理ICとの互換性
を実現することが回連であった。第2図は文献[信学技
報5SD86−46.pp、40〜41」に記載のGa
AsMESFETを用いた論理回路の基本構成を示した
ものである。この回路は、通常、SCFL(Sours
e Coupled Logic)と呼ばれているが、
ダイオード6と抵抗7〜9を図の如く接続することによ
り出力)1nghレベルを既存のE CL (Enci
tterCoupled Logic)の人出カインタ
フェース条件に合わせている。この回路では端子5に生
じる出力HighレベルVORは、ダイオード6の両端
の電圧をVl 、抵抗7,8の値を夫’J Rs y
R2# F E T13の国電圧をV i h、相互コ
ンダクタンス係数をKo 、出力電流をlo)Iとすれ
ば となり、■いの一価関数となる。
式(1)から明らかなように出力High レベルはF
ET13のVthの一価関数であり、V t h偏差に
比例して出力Highレベルが変換することが分る。
ET13のVthの一価関数であり、V t h偏差に
比例して出力Highレベルが変換することが分る。
GaAsMESFETでは、このVthの製造偏差が最
も大きいため、上記従来技術では、ECLとの互換性を
実現することは極めて難しいと云う欠点があった。
も大きいため、上記従来技術では、ECLとの互換性を
実現することは極めて難しいと云う欠点があった。
本発明の目的は上記従来技術の欠点に鑑みFETの国電
圧の製造偏差を消去することによりECLとの互換性を
実現でき、且つ、IC化に好適なFET論理回路を提供
することにある。
圧の製造偏差を消去することによりECLとの互換性を
実現でき、且つ、IC化に好適なFET論理回路を提供
することにある。
上記、本発明の目的はFETを用いた論理回路において
出力インタフェイス回路を複数段のソースポロア回路に
て構成し、信号伝達用FETとこのFETに電流を供給
する定電流源用FETとのゲート幅比を出力信号レベル
がFETの国電圧に依存しないよう設定するこ泊により
達成される。
出力インタフェイス回路を複数段のソースポロア回路に
て構成し、信号伝達用FETとこのFETに電流を供給
する定電流源用FETとのゲート幅比を出力信号レベル
がFETの国電圧に依存しないよう設定するこ泊により
達成される。
第1図に、本発明の基本構成を示す出力インタフェイス
回路102はn段のソースポロア回路で構成されている
。同図で31.32,3nが信号伝達用のFETであり
、41,42.4nが定電流源用のFETである。FE
T31と41.32と42.3nと4nが夫々単位ソー
スポロア回路を構成している。
回路102はn段のソースポロア回路で構成されている
。同図で31.32,3nが信号伝達用のFETであり
、41,42.4nが定電流源用のFETである。FE
T31と41.32と42.3nと4nが夫々単位ソー
スポロア回路を構成している。
端子3より入力される第1の信号レベルが端子4より入
力される第2の信号レベルより高い場合にはFETII
は導通、逆に低い場合には遮断状態となる。従って、出
力信号の“High”及び“l L ow 7ルベルを
夫々VOH,VOLとすると次式で与えられる。
力される第2の信号レベルより高い場合にはFETII
は導通、逆に低い場合には遮断状態となる。従って、出
力信号の“High”及び“l L ow 7ルベルを
夫々VOH,VOLとすると次式で与えられる。
ここで、K 4ny KsnはFET4n及び3nの相
互コンダクタンス係数、nはソースポロア回路の段数、
RLは抵抗22.23の値、Isは定電流源21の出力
電流、Iou+ l0LI KOは夫々出力段FET1
3のg Hx gh #l 、 41 L owu レ
ベルニ対応する出力電流及び相互コンダクタンス係数で
ある。
互コンダクタンス係数、nはソースポロア回路の段数、
RLは抵抗22.23の値、Isは定電流源21の出力
電流、Iou+ l0LI KOは夫々出力段FET1
3のg Hx gh #l 、 41 L owu レ
ベルニ対応する出力電流及び相互コンダクタンス係数で
ある。
式(2) (3)から分るように、VOR,VOL共n
+1=Σ枦Iπ7訂π ・・・(4)n=1 となるようにF E T 31〜3 n及びFET41
〜4nの相互コンダクタンス係数とソースポロア回路の
段数を選べば、FETの国電圧の影響を除去することが
できる。
+1=Σ枦Iπ7訂π ・・・(4)n=1 となるようにF E T 31〜3 n及びFET41
〜4nの相互コンダクタンス係数とソースポロア回路の
段数を選べば、FETの国電圧の影響を除去することが
できる。
以下、本発明の一実施例を第3図により説明する。同図
はソースポロア2段、即ち、式(4)においてn=2の
場合の実施例を示したのである。基本動作は第1図で述
べたが、ここでは更に詳細に説明する。第1の入力信号
レベル(端子3)が”High”、第2の入力信号レベ
ル(端子4)が“Low”の時、定電流源21より供給
される電流Ioは全てFETIIに流れるためソースポ
ロア回路102の入力、即ち、FET31のゲート電位
はダイオード6のカソード電位−Vxになる。
はソースポロア2段、即ち、式(4)においてn=2の
場合の実施例を示したのである。基本動作は第1図で述
べたが、ここでは更に詳細に説明する。第1の入力信号
レベル(端子3)が”High”、第2の入力信号レベ
ル(端子4)が“Low”の時、定電流源21より供給
される電流Ioは全てFETIIに流れるためソースポ
ロア回路102の入力、即ち、FET31のゲート電位
はダイオード6のカソード電位−Vxになる。
第1及び第2の入力信号レベルが逆の場合には電流Io
が全てFET12に流れるため、FET31のゲート電
位は(Vz RLIO)となる。これらの電位はFE
T31,32及び13を介して出力端子5に伝達される
。従って、出力電圧はFET31,32.13のゲート
・ソース間電圧を夫々V g s p V z 2 *
V x aとすれば、VOH=−Vx−V寥z−Vg
t VIJIM −(5)VoL= −Vx
−RL I o−VIII−Vgz−Vl3L …(
6)となる。ここで、Vgao* VgaLは出力信号
の11 High 11 、 +1 L ow tTレ
ベルに対応するFET13のゲート・ソース間電圧を示
す、又、V g 11V富z+”□sHt Vgatは
次式で表わされる。
が全てFET12に流れるため、FET31のゲート電
位は(Vz RLIO)となる。これらの電位はFE
T31,32及び13を介して出力端子5に伝達される
。従って、出力電圧はFET31,32.13のゲート
・ソース間電圧を夫々V g s p V z 2 *
V x aとすれば、VOH=−Vx−V寥z−Vg
t VIJIM −(5)VoL= −Vx
−RL I o−VIII−Vgz−Vl3L …(
6)となる。ここで、Vgao* VgaLは出力信号
の11 High 11 、 +1 L ow tTレ
ベルに対応するFET13のゲート・ソース間電圧を示
す、又、V g 11V富z+”□sHt Vgatは
次式で表わされる。
ここで、Ix、IzはFET31,32に流れる電流で
、FET4]、42より供給されるからで与えられる。
、FET4]、42より供給されるからで与えられる。
よって、式(5)〜(8)から出力電圧は
・・・(9)
となるので
3= JE〒777十 K hz/ K ax ・
・・(10)となるようにに41/に31.に42/に
δ2を選べばFETの閾電圧偏差の影響を除去できる。
・・(10)となるようにに41/に31.に42/に
δ2を選べばFETの閾電圧偏差の影響を除去できる。
即ち、これは式(4)においてn=2と置いたのに等し
い。
い。
次に、設計例を示す、ここではKa1/にδs=に4z
/に82となるように信号伝達用FETと定電流源FE
Tとのゲート幅比を選んだ場合について述べる0式(l
O)から Kis/Kss=に番z/にδx=2.25 ・
・・(11)が得られる。Ksi、 Kaz、 K41
1 KHzは夫々のFET31,32,41.42(7
)ゲート幅W a a z *Wgsxv Wgat*
WII42に比例するから、結局、閾電圧の変動を除
去するにはゲート幅比を Ww4x/W*51=Wz+z/Wtsx=2.2 5
−(11)’に選べばよいことになる。
/に82となるように信号伝達用FETと定電流源FE
Tとのゲート幅比を選んだ場合について述べる0式(l
O)から Kis/Kss=に番z/にδx=2.25 ・
・・(11)が得られる。Ksi、 Kaz、 K41
1 KHzは夫々のFET31,32,41.42(7
)ゲート幅W a a z *Wgsxv Wgat*
WII42に比例するから、結局、閾電圧の変動を除
去するにはゲート幅比を Ww4x/W*51=Wz+z/Wtsx=2.2 5
−(11)’に選べばよいことになる。
ところで、実際のFETは短チヤネル効果のため、ドレ
イン・ソース間電圧の変動に伴いドレイン電流も変動す
る。従って、式(11)’の条件が満たされている場合
にもl1iIil電圧変動によって出力電圧が若干変化
する。第3図に示すFET41’ 。
イン・ソース間電圧の変動に伴いドレイン電流も変動す
る。従って、式(11)’の条件が満たされている場合
にもl1iIil電圧変動によって出力電圧が若干変化
する。第3図に示すFET41’ 。
41″’、41”及び42’ 、42’はこの短チヤネ
ル効果による影響を軽減するために挿入したものであり
、本来の論理動作には不要なものである。
ル効果による影響を軽減するために挿入したものであり
、本来の論理動作には不要なものである。
しかし、これらのF E Tの挿入により、FET41
.42のドレイン・ソース間電圧は夫々約115.17
4になる。従って、変動もその分小さくなり国電圧変動
の影響を抑圧することができる。
.42のドレイン・ソース間電圧は夫々約115.17
4になる。従って、変動もその分小さくなり国電圧変動
の影響を抑圧することができる。
以上、ゲート幅比がKa1/Kat=に42/Kazと
なる場合について述べたが、式(1o)が満たされれば
必ずしも両者が等しくなくてもよい。又、第3図におい
て、インターフェイス回路102と同じ回路をFETI
1のドレインに接続することにより、0RNOHの面
出力信号が得られることは自明である。
なる場合について述べたが、式(1o)が満たされれば
必ずしも両者が等しくなくてもよい。又、第3図におい
て、インターフェイス回路102と同じ回路をFETI
1のドレインに接続することにより、0RNOHの面
出力信号が得られることは自明である。
更に、第4図の他の実施例に示すようにダイオード6を
短絡し、FET31、或いは、FET32にレベルシフ
ト用のダイオード6′を挿入しても同様の結果が得られ
る。102のタンターフエース回路のFET41’ 、
41’ 、41”、42’ 。
短絡し、FET31、或いは、FET32にレベルシフ
ト用のダイオード6′を挿入しても同様の結果が得られ
る。102のタンターフエース回路のFET41’ 、
41’ 、41”、42’ 。
42′もダイオードに置き換えることができる。
一方、論理ゲートはFET差動対で構成する必要はない
、第5図(a) (b)はそれぞれ論理ゲート101を
FETインバータ501で構成した場合であり、負荷を
抵抗502やFET503で構成できる。又、レベルシ
フト用ダイオードは第3図や第4図の位置に挿入してよ
い。
、第5図(a) (b)はそれぞれ論理ゲート101を
FETインバータ501で構成した場合であり、負荷を
抵抗502やFET503で構成できる。又、レベルシ
フト用ダイオードは第3図や第4図の位置に挿入してよ
い。
以上、本発明によればFET論理回路において出力イン
タフェイス回路を複数段のソースポロア回路で構成し、
信号伝達用FETと定電流源用FETのゲート幅比を適
当に選ぶことにより閾電圧の変換を除去でき、その結果
、既存のECLとの互換性の実現することができる。特
に閾電圧の製造偏差が大きいGaAaMESFETを用
いた論理回路では、本発明による回路構成は必須であり
、実用化する上で大きな効果がある。
タフェイス回路を複数段のソースポロア回路で構成し、
信号伝達用FETと定電流源用FETのゲート幅比を適
当に選ぶことにより閾電圧の変換を除去でき、その結果
、既存のECLとの互換性の実現することができる。特
に閾電圧の製造偏差が大きいGaAaMESFETを用
いた論理回路では、本発明による回路構成は必須であり
、実用化する上で大きな効果がある。
第1図は本発明の基本構成を示す接続図、第2図は従来
の代表的なFET論理回路構成図、第3図、第4図及び
第5図はそれぞれ本発明の一実施例を示す接続図である
。 3.4・・・入力端子、3n、4n、11,12゜13
.31,32,41.41’ 、41’ 、41” 。 42.42’ 、42’・・・FET、5・・・出力端
子、6.1.ダイオード、21・・・定電流源、22.
23・・・第 3 図 4ノ′〜4/′f FET 、i2’、42″ F E T
の代表的なFET論理回路構成図、第3図、第4図及び
第5図はそれぞれ本発明の一実施例を示す接続図である
。 3.4・・・入力端子、3n、4n、11,12゜13
.31,32,41.41’ 、41’ 、41” 。 42.42’ 、42’・・・FET、5・・・出力端
子、6.1.ダイオード、21・・・定電流源、22.
23・・・第 3 図 4ノ′〜4/′f FET 、i2’、42″ F E T
Claims (1)
- 【特許請求の範囲】 1、FET、ダイオード、抵抗等から成るFET論理回
路において、基本論理ゲートと出力FETとを複数段の
ソースポロア回路で接続し、且つ、該ソースポロア回路
の信号伝達用FET及び定電流源用FETの各ゲート幅
W_s_1_nとW_s_2_nの比を ▲数式、化学式、表等があります▼ の如く設定することを特徴とするFET論理回路。 2、上記信号伝達用FETと定電流源用FETとの間に
複数個のFET又はダイオードを接続することを特徴と
する請求項1記載のFET論理回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63060385A JP2574859B2 (ja) | 1988-03-16 | 1988-03-16 | Fet論理回路 |
KR1019890002739A KR920004906B1 (ko) | 1988-03-16 | 1989-03-06 | Fet 논리회로 |
US07/323,947 US4968904A (en) | 1988-03-16 | 1989-03-15 | MESFET circuit with threshold-compensated source-follower output |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63060385A JP2574859B2 (ja) | 1988-03-16 | 1988-03-16 | Fet論理回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01235416A true JPH01235416A (ja) | 1989-09-20 |
JP2574859B2 JP2574859B2 (ja) | 1997-01-22 |
Family
ID=13140629
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63060385A Expired - Fee Related JP2574859B2 (ja) | 1988-03-16 | 1988-03-16 | Fet論理回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US4968904A (ja) |
JP (1) | JP2574859B2 (ja) |
KR (1) | KR920004906B1 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07101839B2 (ja) * | 1989-10-06 | 1995-11-01 | 東芝マイクロエレクトロニクス株式会社 | ソースカップルドfetロジック形論理回路 |
JPH03173289A (ja) * | 1989-12-01 | 1991-07-26 | Toshiba Corp | 最大値/最小値回路 |
DE4007212A1 (de) * | 1990-03-07 | 1991-09-12 | Siemens Ag | Integrierbare transistorschaltung zur abgabe logischer pegel |
JPH04127467A (ja) * | 1990-06-04 | 1992-04-28 | Mitsubishi Electric Corp | 半導体集積回路装置 |
US5182473A (en) * | 1990-07-31 | 1993-01-26 | Cray Research, Inc. | Emitter emitter logic (EEL) and emitter collector dotted logic (ECDL) families |
JPH04278719A (ja) * | 1991-03-06 | 1992-10-05 | Toshiba Corp | ソース電極結合形論理回路 |
JP3315178B2 (ja) * | 1993-02-19 | 2002-08-19 | 三菱電機株式会社 | レベルシフト回路 |
JPH07326936A (ja) * | 1994-06-02 | 1995-12-12 | Mitsubishi Electric Corp | 差動増幅器 |
JPH08204536A (ja) * | 1995-01-20 | 1996-08-09 | Fujitsu Ltd | インタフェース回路及びレベル変換回路 |
US5789941A (en) * | 1995-03-29 | 1998-08-04 | Matra Mhs | ECL level/CMOS level logic signal interfacing device |
US5920203A (en) * | 1996-12-24 | 1999-07-06 | Lucent Technologies Inc. | Logic driven level shifter |
US6469562B1 (en) * | 2000-06-26 | 2002-10-22 | Jun-Ren Shih | Source follower with Vgs compensation |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5999819A (ja) * | 1982-11-27 | 1984-06-08 | Hitachi Ltd | 入力インタ−フエイス回路 |
US4743782A (en) * | 1984-11-09 | 1988-05-10 | Honeywell Inc. | GaAs level-shift logic interface circuit |
US4728821A (en) * | 1985-04-19 | 1988-03-01 | Digital Equipment Corporation | Source follower current mode logic cells |
US4716311A (en) * | 1985-04-25 | 1987-12-29 | Triquint | Direct coupled FET logic with super buffer output stage |
EP0218747B1 (en) * | 1985-10-15 | 1991-05-08 | International Business Machines Corporation | Sense amplifier for amplifying signals on a biased line |
DE3569859D1 (en) * | 1985-12-24 | 1989-06-01 | Fujitsu Ltd | Logic circuit |
FR2594610A1 (fr) * | 1986-02-18 | 1987-08-21 | Labo Electronique Physique | Dispositif semiconducteur du type reseau de portes prediffuse pour circuits a la demande |
US4812683A (en) * | 1987-05-19 | 1989-03-14 | Gazelle Microcircuits, Inc. | Logic circuit connecting input and output signal leads |
US4812676A (en) * | 1987-12-21 | 1989-03-14 | Digital Equipment Corporation | Current mode logic switching circuit having a Schmitt trigger |
US4831284A (en) * | 1988-03-22 | 1989-05-16 | International Business Machines Corporation | Two level differential current switch MESFET logic |
-
1988
- 1988-03-16 JP JP63060385A patent/JP2574859B2/ja not_active Expired - Fee Related
-
1989
- 1989-03-06 KR KR1019890002739A patent/KR920004906B1/ko not_active IP Right Cessation
- 1989-03-15 US US07/323,947 patent/US4968904A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2574859B2 (ja) | 1997-01-22 |
KR920004906B1 (ko) | 1992-06-22 |
US4968904A (en) | 1990-11-06 |
KR890015512A (ko) | 1989-10-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0140677B1 (en) | Differential amplifier using a constant-current source circuit | |
JP2751422B2 (ja) | 半導体装置 | |
US4743862A (en) | JFET current mirror and voltage level shifting apparatus | |
JPH01235416A (ja) | Fet論理回路 | |
KR940006365B1 (ko) | 전류 미러 회로 | |
US4253033A (en) | Wide bandwidth CMOS class A amplifier | |
JP2559032B2 (ja) | 差動増幅回路 | |
US4656374A (en) | CMOS low-power TTL-compatible input buffer | |
JPS63290004A (ja) | 電圧発生回路 | |
US6433611B1 (en) | Voltage level shifting circuit | |
EP0356986B1 (en) | Buffer circuit for logic level conversion | |
JPH02100419A (ja) | Ecl回路 | |
EP0130363A2 (en) | Differential logic circuit implemented in complementary transistor technology | |
JP2579517B2 (ja) | 基準電圧発生回路 | |
US6703864B2 (en) | Buffer circuit | |
US5173622A (en) | Source coupled logic circuit with reduced power consumption | |
JPS59115618A (ja) | バイポーラlsi | |
US4438388A (en) | Single stage operational amplifier voltage reference | |
JPH06169225A (ja) | 電圧電流変換回路 | |
JP2736098B2 (ja) | 出力インターフェイス回路 | |
US3238379A (en) | Electrical logical circuit | |
EP0320062B1 (en) | Current mirror circuit, and video output amplifier circuit provided with the current mirror circuit | |
JP2680815B2 (ja) | 論理ゲート回路 | |
JP2545374B2 (ja) | 定電流源回路を有する差動増幅回路 | |
US3418491A (en) | Utilizing identical signal levels for logic and inhibit functions |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |