JPS59115618A - バイポーラｌｓｉ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、バイポーラトランジスタにより構成された
論理ＬＳＩにおける電源回路に関する。

従来、マスタスライス法により形成される論理ＬＳＩ（
以下マスタスライスＬＳＩと称する）においては、一般
に、第１図に示すようなエミッタ・カップルド・ロジッ
ク回路（以下ＥＣＬ回路と称する）が基本回路として使
用されていた。これに対し、近年、ＬＳＩの動作速度を
向上させるため、ＥＣＬ回路に比べて動作速度の速い第
２図に示すようなノン・スレッショールド・ロジック回
路（以下ＮＴＬ回路と称する）を内部のロジック回路と
して使用するという提案がなされた。ただし、ＮＴＬ回
路を内部ロジック回路に使用した場合にも、ＥＣＬレベ
ルの出力信号を得るために、出力回路にはＥＣＬ回路が
用いられる。

ところで、ＮＴＬ回路の電源電圧レベル（■ｏＦ、ｉ）
は、ＥＣＬ回路の電源電圧レベル（■８つ）よりも高く
することができるため、ＬＳＩ内部にＮＴＬ回路用の電
源回路が設けられる。この場合、ＮＴＬ回路は、ＥＣＬ
回路に比べて、電源変動や温度変動に対する感度が非常
に敏感（約６倍）である。

一方、ＥＣＬ回路では、回路のしき（・値を決定するた
めの基準電圧（ＶＢ　Ｂ　Ｔ　）が必要とされるため、
ＬＳＩ内部にＥＣＬ回路用の基準電源回路が設けられて
いた。

ところか、上記電源回路から発生されるＮＴＬ回路用の
電源電圧Ｖｇｉｉと、基準電源回路から発生される基準
電圧ｖＢＢＴが、互いに全く関連のない別個の回路によ
って発生されると、ＮＴＬ回路とＥＣＬ回路の電源変動
や温度変動に対する感度の違いによって、ＮＴＬ回路の
出力を入力信号とするＥＣＬ回路のしきい値が相対的に
変動されて一方に偏ってしまい、安定した動作が行なわ
れないことがわかった。

そこで、この発明は、ＮＴＬ回路の電源電圧を、ＥＣＬ
回路の基準電圧を発生する基準電源回路から発生される
電圧に基づいて発生させ、しかもＮＴＬ回路の出力の振
幅値とＥＣＬ回路の基準電圧とが、基準電源回路内の抵
抗の比で決まるような一定の関係を持つようにさせるこ
とによって、電源変動や温度変動に対して極めて安定に
動作するよ°うにされたバイポーラＬＳＩを提供するこ
とな目的とする。

以下図面を用いてこの発明を説明する。

第３図は本発明をマスタスライスＬＳＩにおける電源回
路に適用した場合の一実施例な示す。

図において、１はＮＴＬ回路からなる内部ロジック回路
、２はこのロジック回路１に接続された出力回路である
。図面に示されて（・る内部ロジック回路１は、第２図
に示すようなＮＴＬ回路が２段接続されている。実際の
ＬＳＩでは、このロジック回路１の前段に更に複数個の
ＮＴＬ回路が接続される。また、第３図のＮＴＬ回路で
は、一つの入力トランジスタＱ＋ｔのみが示されている
が、実際には、第２図と同様に、複数個の入力トランジ
スタが並列に設けられて、多入力ＮＯＲゲートに構成さ
れる。

出力回路２は、ＥＣＬ回路により構成されており、この
ＥＣＬ回路の出力用トランジスタＱｔｓのエミッタが出
力端子として出力用バッド２ａＫ接続され、ボンディン
グワイヤを介してＬＳＩの外部ビン（図示省略）に接続
される。この外部ビンには、抵抗が外付けされて、この
抵抗と上記出力用トランジスタＱ０とによって、ＥＣＬ
回路のエミッタフォロワが構成されるようにされている
。

また、３は公知の基準電源回路である。この基準電源回
路３は、内部に設ゆられている抵抗Ｒ８゜とＲ３，の比
によって決定されるような基準電圧を発生する。つまり
、この基準電源回路３は、上記抵抗Ｒ９，とＲ３？の接
続ノルドＮ、とＮ、の電位を−ｖ、、−Ｖ、　とすルト
、コ（’）　／　　）’　Ｎ　ｒ　　トＮ　ｔの電位−
Ｖｔ、　Ｖｔが抵抗Ｒ８，とＲ３７の抵抗比によって決
まり、電源電圧■。Ｆ、が変動しても比較的一定にされ
るという特徴を有している。

そのため、このノードＮ、とＮ！の電位をベースに受け
るようにされ、エミッタフォロワを構成する２つのトラ
ンジスタＱｓ＋　とＱｓ、のエミッタ電圧は、常にそれ
ぞれノードＮ１とＮ、の電位−ＶＩト’Ｖｔ　ヨりもベ
ース・エミッタ間電圧外だけ低い−Ｖ、　−Ｖ　　と−
Ｖ、−Ｖ、、のような電位にされＥ る。

°そして、上記トランジスタＱｓｉのエミッタ電圧−Ｖ
、−Ｖ、、が、特に制限されないが、例えばボルテージ
フォロワ５を介して、前記出力回路２を構成するＥＣＬ
回路の基準電圧■ＢＢＴ　として、差動増幅段の一方の
差動トランジスタＱ□のベースに供給されている。

一方、上記トランジスタＱｓｚのエミッタ電圧−Ｖ、−
ＶＢＥは、基準電圧Ｖｒ８ｆとして、次段の電源回路４
に供給されるようにされている。

この電源回路４は、差動増幅段４ａとこの差動増幅段４
ａへの負帰還回路によって構成されている。

そして、上記差動増幅段４ａの一方の差動トランジスタ
Ｑ４１のベースに上記基準電源回路３から供給される基
準電圧Ｖ、ｅｆ（＝−Ｖｔ　−ＶＢ、）が印加されてい
る。また、差動増幅段４ａの他方の差動トランジスタＱ
４ｔのベースには、ノードｎｌ→トランジスタＱ４３→
ノードｎ２→トランジスタＱ４４→ノードｎ、−＋トラ
ンジスタＱ、ｓ→ノードｎ４の経路で負帰還がかけられ
るようにされている。そのため、電源回路３は、差動ト
ランジスタの０４ｔのベースすなわちノードｎ４の電位
が常に基準電圧ｖｒｅｆと一致するようになる。

その結果、ノードｎ３はノードｎ４よりもトランジスタ
Ｑ４．のベース・エミッタ間電圧■Ｂ０分低い■ｒｅｆ
　　’ＢＥにされる。しかして、■ｒｅｆは前述のごと
く、−Ｖ、　−ＶＢＥであるので、ノードｎ３は結局−
Ｖ７−２ＶＢＢ６Ｃされる。コノ電圧−Ｖ、　−２ＶＢ
。

が電源電圧■。８１　として前記ロジック回路１内のＮ
ＴＬ回路の電源ラインに供給される。

上記電源回路４は、電源電圧■ＥＦ、が変動したり、電
源電圧の供給を受けるＮＴＬ回路がロジック動作されて
、ノードｎ、からトランジスタＱ４４へ引き込まれる電
流が変動しても、略一定の電圧■Ｆ、Ｅｉを供給するこ
とができるという特徴を備えている（これについては後
に明らかにされる）。

このようにして、電源回路４から一定の電源電圧ＶＦ、
ｇＨの供給を受けるＮＴＬ回路においては、入力電圧■
１ｎのハイレベルまたはロウレベルに応じて決定される
出力電圧■。のノ・イレベル■。Ｈは一■ＢＰ、にされ
る。また、出力電圧ＶｏＯロウレベル■。Ｌは、ＮＴＬ
回路内部の抵抗ＲｃとＲつの抵抗比によって次式のよう
に決定される。

ここで、Ｒｏ／Ｒ，＝２とし、■ｏｎ＝−ＶＢｇｙ　Ｖ
Ｉ、Ｅｉ＝−Ｖ、−ＺＶ、、とおくと、 ＶｏＬ　＝　　２　（ＶＢｇ　−ＶＢＢ　＋Ｖｔ　＋　
２　ＶＢＥ　）　　ＶＢＢ＝−ＶＢＦ、−２Ｖ。

となる。従って、このような振幅範囲で変化される出力
電圧Ｖ。を入力信号とする出力回路２においては、出力
電圧Ｖｏの振幅値（ＶｏＨ−ＶｏＬ）と、出力電圧Ｖ０
のハイレベル（またはロウレベル）と基準電圧Ｖ８ＢＴ
との差、の比が次式で証明されるように一定となる。

（−一定） である。

すなわち、上記実施例においては、電源電圧の変動に対
する感度の鋭いＮＴＬ回路に供給される電源電圧焉、が
、基準電源回路３から電源回路４に供給される基準電圧
Ｖｒｅｆの揺動によって多少変動されたとしても、これ
と同時に、基準電源回路３から出力回路２に供給される
基準電圧■ＢＢＴも同じ傾向で変動される。そのため、
出力回路２０人力信号たるＮＴＬ回路の出力電圧■。の
振幅値と（■ｏＨ−■ＢＢＴ）の比が常に一定になるよ
うにされる。

例えば、Ｒ８２＝　ＯとしてＶ、　−Ｖ、とした場合に
は、（■ＯＨ−■ＢＢＴ）／（■ＯＨ−■ｏＬ）＝）６
　　となり、基準電圧■ＢＢＴは常ＫＮＴＬ回路の出力
電圧■。の振幅の中心に来るようにされる。

その結果、上記実施例の回路においては、基準電源回路
３が電源変動や温度変動による影響な受けて、発生され
る基準電圧■８ＢＴと■ｒｅｆが変動されても、出力回
路２における入力信号に対する相対的なしきい値が略一
定に保たれる。これによって、電源変動や温度変動に対
して出力回路２が極めて安定に動作されるようになる。

次に、前記電源回路４の構成および作用、効果について
詳細に説明しておく。

この電源回路４の差動増幅段４ａは、一対の差動トラン
ジスタＱ４１．ｌ　Ｑ４２と、この差動トランジスタＱ
４１　ｔ　Ｑ＜ｔのコレクタと電源電圧■ｃｃ（グラン
ドレベル）との間に各々接続された抵抗Ｒ４，、Ｒ４ｔ
と、上記差動トランジスタＱ４．　、　Ｑ４．のエミッ
タと電源電圧ＶＥ［との間に共通に接続された抵抗Ｒ４
３とによって構成されている。

上記差動増幅段４ａの一方の差動トランジスタＱ４１０
ベースに、基準電圧■ｒｅｆが印加されている。そして
、この差動トランジスタＱ４１のコレクタと上記抵抗Ｒ
４，の接続ノードｎ、が、電源電圧Ｖ。Ｃにコレクタ電
極を接続されたトランジスタＱ４ｓのベースに接続され
、ノードｎｌからトランジスタＱ４３０ペース電流が流
されるようにされている。また、上記トランジスタＱａ
ｓのエミッタと電源電圧ＶＥＦ。

との間には、抵抗Ｒ４４が接続され、トランジスタＱ４
３と抵抗Ｒ４４とによってエミッタフォロワが構成され
ている。

」二記トランジスタＱ４３と抵抗Ｒ４４との接続ノード
ｎ２は、エミッタ電圧が電源電圧ＶＥＲに１妾続されて
いる電流引込み用のトランジスタＱ４４のベースに接続
され、ノードｎ、からトランジスタＱ４４０ベース電流
が流されるようにされている。この電流引込み用トラン
ジスタＱ４４のコレクタには、ダイオード接続されたト
ランジスタＱ４　ｓが接続されている。このトランジス
タＱ４ｓのコレクタは抵抗Ｒ４，を介して電源電圧■。

０に接続されている。

上記回路は、トランジスタＱ４４と夕“イオードとして
作用するトランジスタＱ４５の接続ノード１］。

に出力端子が接続されて、出力電圧Ｖゆ、が取り出され
るようにされている。また、」二記トランジスタＱ４．
と抵抗Ｒ４１１との接続ノードｎ、が、前記差動増幅段
４ａの他方の差動トランジスタＱ４２のベースに接続さ
れ、これによって差動増幅段４ａに負帰還がかけられる
ようにされている。

上記／−ドｎ４はノードｎｆｉの電位よりも常にトラン
ジスタＱ４５のベース・エミッタ間電圧■ＢＦ。

分だけ高い電圧にされ、この電圧が差動トランジスタＱ
４２のベースに印加されている。

従って、例えば上記回路の電源電圧■Ｃｃがグランドレ
ベル（０■）にされ、電源電圧Ｖ。が−３■のような電
圧にされるとともに、差動トランジスタＱ４１のベース
に−１，３■のような基準電圧Ｖｒｅｆが印加されると
、差動トランジスタＱ４＋のコレクタ電圧によ、って、
トランジスタＱ４３にベース電流が流される。また、ノ
ードｎ、からトランジスタＱ４４にベース電流が流され
て、ノードｎ２は電源電圧■Ｆ、。よりもベース・エミ
ッタ間電圧■ＢＥ　（約０．８Ｖ）分だけ高い−２，２
Ｖのような電位にされる。これによって、トランジスタ
Ｑ４４は定常的にオンされて、抵抗Ｒ４，およびトラン
ジスタＱ４５を通ってノードｎ３に向がって流れる電流
■、と出力端子からノードｎ、Ｉｃ向かって流れる引込
み電流工。とがトランジスタＱ４４のコレクタ電流とな
って電源電圧■Ｅつに向かって流される。

このとき、ノードｎ１→トランジスタＱ４３→ノードＨ
、−）　）ランジスタＱ４４→ノードｎ、→トランンス
タＱ４．−＋７−ドｎ４の経路で負帰還がかけられる差
動トランジスタＱ４ｔのベース電位が、トランジスタＱ
４１のベースに印加されている基準電位■ｒｅｆと略等
′しい−１，３■のような電位にされるように回路の定
数が設定されている。

その結果、ノードｎ、の電位すなわち出力電圧■ｏｕ１
は、ノードｎ４の電位（−１，３Ｖ）よりもトランジス
タＱ４１１のベース・エミッタ間電圧ＶＢ８分だけ低い
電位にされる。

しかも、上記電源回路４は、ダイオードたるトランジス
タＱ４＋１を介して差動増幅段１の差動トランジスタＱ
４２に負帰還がかけられているため、出力端子からの引
込み電流■。や電源電圧ＶＥＩＣが変動しても出力電圧
■。、がほぼ一定に維持される。

例えば、上記電源回路４の出力端子に接続される複数個
のＮＴＬ回路がロジック動作されて、引込み電流■。が
減少したとする。すると、ノードｎ３の電位は上昇され
ようとするが、このとき、ノードｎ３よりも常に二段分
レベルの低いノードｎ゛４の電位も上昇される。これに
よって、差動トランジスタＱ４２のコレクタ電流が増加
して、エミッタ電圧が上昇され、差動トランジスタＱ４
１のベース・エミッタ間電圧が減少される。そのため、
差動トランジスタＱ４□のコレクタ電流が減少されて、
抵抗Ｒ４１の電圧ドロップが小さくなってトランジスタ
Ｑ４３のベース電位が上がる。すると、トランジスタＱ
４１＋のコレクタ電流が増加されて、エミッタ電位が上
昇し、ノードｎ、すなわちトランジスタＱ４４のベース
電位が上昇される。

その結果、トランジスタＱ４４のコレクタ電流が増加さ
れて、抵抗Ｒ４，に流される電流が多くなり、抵抗Ｒ４
５の電圧ドロップが大きくなって７−ドｎ４およびノー
ドｎ３の電位が降下される。

また、同様にして、出力端子からの引込み電流１、が多
くなってノードｎ３のレベルが下がろうとすると、トラ
ンジスタＱ４４のコレクタ電流が減少される方向に動作
されて、抵抗Ｒ４ｆｉを流れる電流が減少される。その
結果、抵抗Ｒ４１１の電圧ドロップが小さくなって、ノ
ードｎ４およびノードｎ。

のレベルを引き上げる方向に動作される。

このようにして、上記電源回路は、引込み電流の増減に
対して安定して一定の電圧ＶＥ崎を供給することができ
る。

しかも、上記回路は、ノードｎ４０レベルが基準電圧Ｖ
ｒｅｆによって決まるようにされており、電源電圧■。

。が多少（±１０％程度）変動されても、差動トランジ
スタＱ４１　ｔ　Ｑ４！に流される電流がカットオフさ
れたり、バランスがくずされることがない。そのため、
電源電圧Ｖゆが変動してもノードｎ４はほぼ基準電圧ｖ
、ｅｆ（約−１，３Ｖ）に維持され、また、ノードｎ３
はそれよりもトランジスタＱ４１１のベース・エミッタ
間電圧分低い電圧に維持される。つまり、上記実施例の
回路は電源電圧■ＢＥの変動に対しても安定して一定の
出力電圧■ＥＥｉを供給することができる。

なお、上記実施例の電源回路４においては、帰還回路が
設けられているため、位相補償をしてやらないと、正帰
還がかかって発振してしまうおそれがある。そこで、第
３１図の回路のトランジスタＱ４４のベース・コレクタ
間に比較的容量の大きな位相補償用のコンデンサＣＩを
設けてやるようにしてもよい。このコンデンサＣ１とし
ては、例えばトランジスタＱａ＋のベース・エミッタ間
に存在する寄生容量を積極的に利用して構成してやるこ
ともできる。

以上説明した如くこの発明は、ＮＴＬ回路の電源電圧（
ｖｌｉ、Ｅｉ）を、ＥＣＬ回路の基準電圧を発生する基
準電源回路と同一の回路から発生される電圧に基づいて
発生させ、しかもＮＴＬ回路の出力の振幅値とＥＣＬ回
路の基準電圧とが、上記基準電源回路内の抵抗の比で決
まるような一定の関係を持つようにされているので、電
源変動や温度変動圧対して極めて安定に動作するバイポ
ーラＬＳＩを得ることができるという効果がある。

【図面の簡単な説明】

第１図は従来のバイポーラＬＳＩに使用されるＥＣＬ回
路の一例を示す回路図、 第２図はＮＴＬ回路の一例を示す回路図、第３図は本発
明に係る電源回路の一実施例を示す回路図である。 １・・・内部ロジック回路（ＮＴＬ回路）、２・・・出
力回路（ＥＣＬ回路）、３・・・基準電源回路、４・・
・電源回路、５・・・ポルラージ７オロア回路。 代理人　弁理士　　薄　１）利　幸

Claims (1)

【特許請求の範囲】
1. １、　　内部ロジック回路がノン・スレッショールド・
   ロジック回路により構成され、また、この回路の出力電
   圧を受ける出力回路がエミッタ・カップルド・ロジック
   回路により構成されているバイポーラＬＳＩにおいて、
   上記ノン・スレッショールド・ロジック回路の電源電圧
   が、上記エミッタ・カップルド・ロジック回路の基準電
   圧を発生する基準電源回路から発生される電圧に基づい
   て発生され、かつ上記ノン・スレッショールド・ロジッ
   ク回路の出力の振幅値と上記エミッタ・カップルド・ロ
   ジック回路の基準電圧とが上記基準電圧回路内の抵抗の
   比で決まるような一定の関係を持つようにされてなるこ
   とを特徴とするバイポーラＬＳＩの電源回路。