JPH0439805B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は、バイポーラトランジスタにより構
成された論理LSI、特にその電源回路に関する。

従来、マスタスライス法により形成される論理
LSI（以下マスタスライスLSIと称する）において
は、一般に、第１図に示すようなエミツタ・カツ
プルド・ロジツク回路（以下ECL回路と称する）
が基本回路として使用されていた。これに対し、
近年、LSIの動作速度を向上させるため、ECL回
路に比べて動作速度の速い第２図に示すようなノ
ン・スレツシヨールド・ロジツク回路（以下
NTL回路と称する）を内部のロツジク回路とし
て使用するという提案がなされた。ただし、
NTL回路を内部ロジツク回路に使用した場合に
も、ECLレベルの出力信号を得るために、出力
回路にはECL回路が用いられる。

ところで、NTL回路の電源電圧レベル（V_EEi）
は、ECL回路の電源電圧レベル（V_EE）よりも高
くすることができるため、LSI内部にNTL回路
用の電源回路が設けられる。この場合、NTL回
路は、ECL回路に比べて、電源変動や温度変動
に対する感度が非常に敏感（約６倍）である。

一方、ECL回路では、回路のしきい値を決定
するための基準電圧（V_BBT）が必要とされるた
め、LSI内部にECL回路用の基準電源回路が設け
られていた。

ところが、上記電源回路から発生されるNTL
回路用の電源電圧V_EEiと、基準電源回路から発生
される基準電圧V_BBTが、互いに全く関連のない別
個の回路によつて発生されると、NTL回路と
ECL回路の電源変動や温度変動に対する感度の
違いによつて、NTL回路の出力を入力信号とす
るECL回路のしきい値が相対的に変動されて一
方に偏つてしまい、安定した動作が行なわれない
ことがわかつた。

そこで、この発明は、NTL回路の電源電圧を、
ECL回路の基準電圧を発生する基準電源回路か
ら発生される電圧に基づいて発生させ、しかも
NTL回路の出力の振幅値とECL回路の基準電圧
とが、基準電源回路内の抵抗の比で決まるような
一定の関係を持つようにさせることによつて、電
源変動や温度変動に対して極めて安定に動作する
ようにされたバイポーラLSIを提供することを目
的とする。

以下図面を用いてこの発明を説明する。

第３図は本発明をマスタスライスLSIにおける
電源回路に適用した場合の一実施例を示す。

図において、１はNTL回路からなる内部ロジ
ツク回路、２はこのロジツク回路１に接続された
出力回路である。図面に示されている内部ロジツ
ク回路１は、第２図に示すようなNTL回路が２
段接続されている。実際のLSIでは、このロジツ
ク回路１の前段に更に複数個のNTL回路が接続
される。また、第３図のNTL回路では、一つの
入力トランジスタQ₁₁のみが示されているが、実
際には、第２図と同様に、複数個の入力トランジ
スタが並列に設けられて、多入力NORゲートに
構成される。

出力回路２は、ECL回路により構成されてお
り、このECL回路の出力用トランジスタQ₂₃のエ
ミツタが出力端子として出力用パツド２ａに接続
され、ボンデイングワイヤを介してLSIの外部ピ
ン（図示省略）に接続される。この外部ピンに
は、抵抗が外付けされて、この抵抗と上記出力用
トランジスタQ₂₃とによつて、ECL回路のエミツ
タフオロワが構成されるようにされている。

また、３は基準電源回路である。この基準電源
回路３は、内部に設けられている抵抗R₃₁とR₃₂
の比によつて決定されるような基準電圧を発生す
る。つまり、この基準電源回路３は、上記抵抗
R₃₁とR₃₂の接続ノードN₁とN₂の電位を−V₁，−
V₂とすると、このノードN₁とN₂の電位−V₁−
V₂が抵抗R₃₁とR₃₂の抵抗比によつて決まり、電
源電圧V_EEが変動しても比較的一定にされるとい
う特徴を有している。

そのため、このノードN₁とN₂の電位をベース
に受けるようにされ、エミツタフオロワを構成す
る２つのトランジスタQ₃₁とQ₃₂のエミツタ電圧
は、常にそれぞれノードN₁とN₂の電位−V₁と−
V₂よりもベース・エミツタ間電圧分だけ低い−
V₁−V_BEと−V₂−V_BEのような電位にされる。

そして、上記トランジスタQ₃₁のエミツタ電圧
−V₁−V_BEが、特に制限されないが、例えばボル
テージフオロワ５を介して、前記出力回路２を構
成するECL回路の基準電圧V_BBTとして、差動増幅
段の一方の差動トランジスタQ₂₂のベースに供給
されている。

一方、上記トランジスタQ₃₂のエミツタ電圧−
V₂−V_BEは、基準電圧V_refとして、次段の電源回
路４に供給されるようにされている。

この電源回路４は、差動増幅段４ａとこの差動
増幅段４ａへの負帰還回路によつて構成されてい
る。

そして、上記差動増幅段４ａの一方の差動トラ
ンジスタQ₄₁のベースに上記基準電源回路３から
供給される基準電圧V_ref（＝−V₂−V_BE）が印加
されている。また、差動増幅段４ａの他方の差動
トランジスタQ₄₂のベースには、ノードn₁→トラ
ンジスタQ₄₃→ノードn₂→トランジスタQ₄₄→ノー
ドn₃→トランジスタQ₄₅→ノードn₄の経路で負帰
還がかけられるようにされている。そのため、電
源回路４は、差動トランジスタのQ₄₂のベースす
なわちノードn₄の電位が常に基準電圧V_refと一致
するようになる。

その結果、ノードn₃はノードn₄よりもトランジ
スタQ₄₅のベース・エミツタ間電圧V_BE分低いV_ref
−V_BEにされる。しかして、V_refは前述のごとく、
−V₂−V_BEであるので、ノードn₃は結局−V₂−
2V_BEにされる。この電圧−V₂−2V_BEが電源電圧
V_EEiとして前記ロジツク回路１内のNTL回路の
電源ラインに供給される。

上記電源回路４は、電源電圧V_EEが変動した
り、電源電圧の供給を受けるNTL回路がロジツ
ク動作されて、ノードn₃からトランジスタQ₄₄へ
引き込まれる電流が変動しても、略一定の電圧
V_EEiを供給することができるという特徴を備えて
いる（これについては後に明らかにされる）。

このようにして、電源回路４から一定の電源電
圧V_EEiの供給を受けるNTL回路においては、入
力電圧V_ioのハイレベルまたはロウレベルに応じ
て決定される出力電圧V₀のハイレベルV_OHは−
V_BEにされる。また、出力電圧V₀のロウレベル
V_OLは、NTL回路内部の抵抗R_CとR_Eの抵抗比に
よつて次式のように決定される。

V_OL＝−R_C／R_E（V_OH−V_BE−V_EEi）−V_BE ここで、R_C／R_E＝２とし、V_OH＝−V_BE，V_EEi
＝−V₂−2V_BEとおくと、 V_OL＝−２（−V_BE−V_BE＋V₂＋2V_BE）−V_BE＝−V_BE
−2V₂ となる。従つて、このような振幅範囲で変化され
る出力電圧V₀を入力信号とする出力回路２にお
いては、出力電圧V₀の振幅値（V_OH−V_OL）と、
出力電圧V₀のハイレベル（またはロウレベル）
と基準電圧V_BBTとの差、の比が次式で証明される
ように一定となる。

つまり、 V_OH−V_BBT／V_OH−V_OL＝−V_BE（−V_BE−V₁）／−V
_BE−（−V_BE−2V₂）＝V₁／2V₂＝R₃₁／２（R₃₁＋R₃₂）（
＝一定） である。

すなわち、上記実施例においては、電源電圧の
変動に対する感度の鋭いNTL回路に供給される
電源電圧V_EEiが、基準電源回路３から電源回路４
に供給される基準電圧V_refの揺動によつて多少変
動されたとしても、これと同時に、基準電源回路
３から出力回路２に供給される基準電圧V_BBTも同
じ傾向で変動される。そのため、出力回路２の入
力信号たるNTL回路の出力電圧V₀の振幅値と
（V_OH−V_BBT）の比が常に一定になるようにされ
る。

例えば、R₃₂＝０としてV₁＝V₂とした場合に
は、（V_OH−V_BBT）／（V_OH−V_OL）＝1/2となり、
基準電圧V_BBTは常にNTL回路の出力電圧V₀の振
幅の中心に来るようにされる。

その結果、上記実施例の回路においては、基準
電源回路３が電源変動や温度変動による影響を受
けて、発生される基準電圧V_BBTとV_refが変動され
ても、出力回路２における入力信号に対する相対
的なしきい値が略一定に保たれる。これによつ
て、電源変動や温度変動に対して出力回路２が極
めて安定に動作されるようになる。

次に、前記電源回路４の構成および作用、効果
について詳細に説明しておく。

この電源回路４の差動増幅段４ａは、一対の差
動トランジスタQ₄₁，Q₄₂と、この差動トランジ
スタQ₄₁，Q₄₂のコレクタと電源電圧V_CC（グラン
ドレベル）との間に各々接続された抵抗R₄₁，
R₄₂と、上記差動トランジスタQ₄₁，Q₄₂のエミツ
タと電源電圧V_EEとの間に共通に接続された抵抗
R₄₃とによつて構成されている。

上記差動増幅段４ａの一方の差動トランジスタ
Q₄₁のベースに、基準電圧V_refが印加されている。
そして、この差動トランジスタQ₄₁のコレクタと
上記抵抗R₄₁の接続ノードn₁が、電源電圧V_CCに
コレクタ電極を接続されたトランジスタQ₄₃のベ
ースに接続され、ノードn₁からトランジスタQ₄₃
のベース電流が流されるようにされている。ま
た、上記トランジスタQ₄₃のエミツタと電源電圧
V_EEとの間には、抵抗R₄₄が接続され、トランジ
スタQ₄₃と抵抗R₄₄とによつてエミツタフオロワ
が構成されている。

上記トランジスタQ₄₃と抵抗R₄₄との接続ノー
ドn₂は、エミツタ電極が電源電圧V_EEに接続され
ている電流引込み用のトランジスタQ₄₄のベース
に接続され、ノードn₂からトランジスタQ₄₄のベ
ース電流が流されるようにされている。この電流
引込み用トランジスタQ₄₄のコレクタには、ダイ
オード接続されたトランジスタQ₄₅が接続されて
いる。このトランジスタQ₄₅のコレクタは抵抗
R₄₅を介して電源電圧V_CCに接続されている。

上記回路は、トランジスタQ₄₄とダイオードと
して作用するトランジスタQ₄₅の接続ノードn₃に
出力端子が接続されて、出力電圧V_EEiが取り出さ
れるようにされている。また、上記トランジスタ
Q₄₅と抵抗R₄₅との接続ノードn₄が、前記差動増幅
段４ａの他方の差動トランジスタQ₄₂のベースに
接続され、これによつて差動増幅段４ａに負帰還
がかけられるようにされている。

上記ノードn₄はノードn₃の電位よりも常にトラ
ンジスタQ₄₅のベース・エミツッタ間電圧V_BE分
だけ高い電圧にされ、この電圧が差動トランジス
タQ₄₂のベースに印加されている。

従つて、例えば上記回路の電源電圧V_CCがグラ
ンドレベル（OV）にされ、電源電圧V_EEが−3V
のような電圧にされるとともに、差動トランジス
タQ₄₁のベースに−1.3Vのような基準電圧V_refが
印加されると、差動トランジスタQ₄₁のコレクタ
電圧によつて、トランジスタQ₄₃にベース電流が
流される。また、ノードn₂からトランジスタQ₄₄
にベース電流が流されて、ノードn₂は電源電圧
V_EEよりもベース・エミツタ間電圧V_BE（約0.8V）
分だけ高い−2.2Vのような電位にされる。これ
によつて、トランジスタQ₄₄は定常的にオンされ
て、抵抗R₄₅およびトランジスタQ₄₅を通つてノ
ードn₃に向かつて流れる電流I₁と出力端子からノ
ードn₃に向かつて流れる引込み電流I₀とがトラン
ジスタQ₄₄のコレクタ電流となつて電源電圧V_EE
に向かつて流される。

このとき、ノードn₁→トランジスタQ₄₃→ノー
ドn₂→トランジスタQ₄₄→ノードn₃→トランジス
タQ₄₅→ノードn₄の経路で負帰還がかけられる差
動トランジスタQ₄₂のベース電位が、トランジス
タQ₄₁のベースに印加されている基準電位V_refと
略等しい−1.3Vのような電位にされるように回
路の定数が設定されている。

その結果、ノードn₃の電位すなわち出力電圧
V_putは、ノードn₄の電位（−1.3V）よりもトラン
ジスタQ₄₅のベース・エミツタ間電圧V_BE分だけ
低い電位にされる。

しかも、上記電源回路４は、ダイオードたるト
ランジスタQ₄₅を介して差動増幅段１の差動トラ
ンジスタQ₄₂に負帰還がかけられているため、出
力端子からの引込み電流I₀や電源電圧V_EEが変動
しても出力電圧V_EEiがほぼ一定に維持される。

例えば、上記電源回路４の出力端子に接続され
る複数個のNTL回路がロジツク動作されて、引
込み電流I₀が減少したとする。すると、ノードn₃
の電位は上昇されようとするが、このとき、ノー
ドn₃よりも常に一段分レベルの低いノードn₄の電
位も上昇される。これによつて、差動トランジス
タQ₄₂のコレクタ電流が増加して、エミツタ電圧
が上昇され、差動トランジスタQ₄₁のベース・エ
ミツタ間電圧が減少される。そのため、差動トラ
ンジスタQ₄₁のコレクタ電流が減少されて、抵抗
R₄₁の電圧ドロツプが小さくなつてトランジスタ
Q₄₃のベース電位が上がる。すると、トランジス
タQ₄₃のコレクタ電流が増加されて、エミツタ電
位が上昇し、ノードn₂すなわちトランジスタQ₄₄
のベース電位が上昇される。

その結果、トランジスタQ₄₄のコレクタ電流が
増加されて、抵抗R₄₅に流される電流が多くな
り、抵抗R₄₅の電圧ドロツプが大きくなつてノー
ドn₄およびノードn₃の電位が降下される。

また、同様にして、出力端子からの引込み電流
I₀が多くなつてノードn₃のレベルが下がろうとす
ると、トランジスタQ₄₄のコレクタ電流が減少さ
れる方向に動作されて、抵抗R₄₅を流れる電流が
減少される。その結果、抵抗R₄₅の電圧ドロツプ
が小さくなつて、ノードn₄およびノードn₃のレベ
ルを引き上げる方向に動作される。

このようにして、上記電源回路は、引込み電流
の増減に対し安定して一定の電圧V_EEiを供給する
ことができる。

しかも、上記回路は、ノードn₄のレベルが基準
電圧V_refによつて決まるようにされており、電源
電圧V_EEが多少（±10％程度）変動されても、差
動トランジスタQ₄₁，Q₄₂に流される電流がカツ
トオフされたり、バランスがくずされることがな
い。そのため、電源電圧V_EEが変動してもノード
n₄はほぼ基準電圧V_ref（約−1.3V）に維持され、
また、ノードn₃はそれよりもトランジスタQ₄₅の
ベース・エミツタ間電圧分低い電圧に維持され
る。つまり、上記実施例の回路は電源電圧V_EEの
変動に対しても安定して一定の出力電圧V_EEiを供
給することができる。

なお、上記実施例の電源回路４においては、帰
還回路が設けられているため、位相補償をしてや
らないと、正帰還がかかつて発振してしまうおそ
れがある。そこで、第３図の回路のトランジスタ
Q₄₄のベース・コレクタ間に比較的容量の大きな
位相補償用のコンデンサC₁を設けてやるように
してもよい。このコンデンサC₁としては、例え
ばトランジスタQ₄₄のベース・エミツタ間に存在
する寄生容量を積極的に利用して構成してやるこ
ともできる。

以上説明した如くこの発明は、NTL回路の電
源電圧（ＶEEi）を、ECL回路の基準電圧を発生
する基準電源回路と同一の回路から発生される電
圧に基づいて発生させ、しかもNTL回路の出力
の振幅値とECL回路の基準電圧とが、上記基準
電源回路内の抵抗の比で決まるような一定の関係
を持つようにされているので、電源変動や温度変
動に対して極めて安定に動作するバイポーラLSI
を得ることができるという効果がある。

【図面の簡単な説明】

第１図は従来のバイポーラLSIに使用される
ECL回路の一例を示す回路図、第２図はNTL回
路の一例を示す回路図、第３図は本発明に係る電
源回路の一実施例を示す回路図である。 １……内部ロジツク回路（NTL回路）、２……
出力回路（ECL回路）、３……基準電源回路、４
……電源回路、５……ボルテージフオロア回路。

Claims (1)

1. 【特許請求の範囲】 １ ノン・スレツシヨールド・ロジツク回路と、
   かかる回路の出力が入力されるエミツタ・カツプ
   ルド・ロジツク回路と、上記ノン・スレツシヨー
   ルド・ロジツク回路に供給すべき電源電圧と上記
   エミツタ・カツプルド・ロジツク回路のしきい値
   電圧の決定のための基準電圧とを形成する電源回
   路とを備えてなるバイポーラLSIであつて、 上記電源回路は、複数の抵抗とかかる抵抗に電
   流の供給を行なうトランジスタとを備えかかる複
   数の抵抗に生ずる電圧に基いて抵抗比に比例され
   た値の比較的高電位の上記基準電圧と比較的低電
   位の第１電圧とを形成する基準電源回路と、 差動増幅段とかかる差動増幅段の出力に基いて
   駆動される出力用のトランジスタとを備え上記第
   １電圧を受け上記第１電圧に対しダイオードの順
   方向電圧だけ低下された値の上記電源電圧を形成
   する出力用の電源回路とから構成されてなる、 ことを特徴とするバイパーラLSI。 ２ 上記基準電源回路は、上記基準電圧及び上記
   第１電圧をエミツタフオロワ回路を介して出力す
   るように構成されてなることを特徴とする特許請
   求の範囲第１項記載のバイポーラLSI。 ３ 上記ノン・スレツシヨールド・ロジツク回路
   は、内部ロジツク回路を構成し、上記エミツタ・
   カツプルド・ロジツク回路は、出力回路を構成し
   てなることを特徴とする特許請求の範囲第１項又
   は第２項記載のバイポーラLSI。