JPS6072011A - バイポ−ラｌｓｉにおける電源回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、バイポーラトランジスタによυ構成された
Ｌ８工（大規模集積回路）における電源回路に関する。

従来、例えばマスタスライス法によシ形成される論理Ｌ
ＳＩ（以下マスタスライスＬＳＩと称する）を構成する
基本回路として、ＥＣＬ（エミッタ・カップルド・ロジ
ック）回路や、第１図に示すようなノンースレッシ目−
ルド・ロジック回路（以下ＮＴＬ回路と称する）が知ら
れている。

第１図において、Ｑｌは入力トランジスタで、この入力
トランジスタＱＩのコレクタは抵抗Ｒ。

を介して電源電圧ｖ０゜（グランドレベル）に、また、
入力トランジスタＱ」のエミッタは、抵抗Ｒ２を介して
例えば−２ｖのような電源電圧■□つ□に接続される。

そして、入力トランジスタＱ１０ベースに入力電圧Ｖ　
、ｎが供給されるようにされている。Ｑｌは、上記入力
トランジスタＱ、Ｌのコレクタと抵抗Ｒ，との接続ノー
ドｎｏの電位をベースに受けて動作される出力トランジ
スタである。この出力トランジスタＱ２とこれの工Ｓツ
タ側に接続された抵抗Ｒ３とによってエミッタフォロワ
が構成されている。

上記ＮＴＬ回路は、入力電圧ｖ１ｎが例えば−１，４Ｖ
から−０，８ｖに向かって変化されると、トランジスタ
Ｑ１に流されるコレクタ電流が増加されて、ノードｎ（
１の電位が抵抗Ｒ，の電圧ドロップによシ低下される。

そのため、出力トランジスタＱ２が、そのコレクタ電、
流が減少されるように動作され、出力電圧Ｖ。ｕｔが一
〇、８Ｖから−１，４Ｖに向かって変化される。このと
き、出力電圧■　は入力電圧Ｖ　ｔ　ｎの変化に応答し
て素早くｕｔ 変化させられる。つま９、ＮＴＬ回路は、しきい値電圧
を有しないようにされておυ、これによって、動作速度
がＥＯＬ回路ニジも速くなるようにされている。

なお、図面には、入力トランジスタＱｒが一つのみ示さ
れているが、マスタスライスＬＳＩでは、一般に、上記
抵抗Ｒ，とＲ２との間にトランジスタＱ＋　と並列に、
複数個の入力トランジスタが設けられて、多入力ＮＯＲ
ゲートに構成される。

この発明は、例えば上記のよりなＮＴＬ回路を含むバイ
ポーラＬＳＩにおいて、ＮＴＬ回路の電源電圧（Ｖ□１
）を供給するための電源回路を提供することを目的とす
るもので、比較的簡単な回路構成によって電源電圧（Ｖ
、、）の変動および引き込み電流の変動に対して安定し
た雷、圧（Ｖ□□）を供給できるようにすることを目的
とする。

以下図面を用いてこの発明を説明する。

第２図は本発明に係る電源回路の一実施例を示すもので
ある。この回路は、一対の差動トラフ９１２４日、Ｑ１
２　と、この差動トランジスタＱ＋ｔおよびＱ目のコレ
クタと電源質、圧■。。との間に各々接続された抵抗Ｒ
ＩＬおよびＲＩ２　と、上記差動トラフジ１２９口およ
びＱｔｚ　のエミッタと電源電圧ｖＩｌ、□との間に共
通に接続された抵抗ＲＬＢとからなる差動増幅段１を有
している。

上記差動増幅段１の一方の差動トラフジ１２９口のベー
スには、基準電圧Ｖｒｅ　ｆ　が印加されている。そし
て、この差動トラフジ１２９口のコレクタと上記抵抗Ｒ
目の接続ノードｎｌが、電源電圧Ｖ。０にコレクタ電極
を接続されたトランジスタＱ１．のベースに接続され、
ノードｎｌからトランジスタＱｚｓのベース電流が流さ
れるようにされている。また、上記トランジスタＱ１３
のエミッタと電源電圧ｖＢＥとの間には、抵抗Ｒ１４が
接続され、トランジスタＱｔａと抵抗８口　とによって
工Ｓツタ７オロワ２が構成されている。

上記トランジスタＱＩ３と抵抗Ｒ目　との接続ノードｎ
２は、エミッタ電極が電源電圧ｖＥｌｌ！に接続されて
いるＮＨ引込み用のトランジスタＱＩ４のベースに接続
され、ノードｎ２からトランジスタＱ１４のベース電流
が流されるようにされている。

このｔｌ引込み用トランジスタＱ目のコレクタには、ト
ランジスタＱＩ４に向かって順方向となるようにダイオ
ードＤＩが接続されている。このダイオードＤ、の他方
の端子は抵抗Ｒ１６を弁して電源電圧■。０に接続され
ている。

上記回路は、トランジスタＱ目とダイオードＤ。

の接続ノードｎ３に出力端子３が接続されて、出力電圧
■。ｕｔが取り出されるようにされている。

また、上記ダイオードＤ、　と抵抗Ｒ１５との接続ノー
ドｎ４が、前記差動増幅段１の他方の差動トランジスタ
Ｑｌｌ！のベースに接続され、これによって差動増幅段
１に負帰還がかけられるようにされている。

上記ノードｎ４はノードｎ３の電位よシも常にダイオー
ドＤ、のしきい値電圧（約０．７Ｖ）分だけ高い電圧に
され、この電圧が差動トランジスタＱ１−のベースに印
加されている。

従りて、上記回路の電源電圧Ｖ。０がグランドレベル（
０■）にされ、電源電圧Ｖオが一３ｖのような電圧にさ
れるとともに、差動トラフ９フ２９１口のベースに−１
，３ｖのような基準電圧ｖｒｏｆが印加されると、差動
トラフジ１２９口のコレクタ電圧によって、トランジス
タＱ、１３にベース電流が渡される。また、ノードｎ２
がらトランジスタ能口にベース電流が流されて、ノード
ｎ２は電源電圧Ｖ、よシもベース・エミッタ間型圧■Ｂ
Ｆ。

（約Ｏ，ＳＶ）分だけ高い−２，２■のような電位にさ
れる。これによって、トランジスタＱ目は定常的にオン
されて、抵抗Ｒ１５およびダイオードＤ。

を通りてノードｎ３に向かって流れる電流工１と出力端
子３からノードｎ３に向がって流れる引込み電流工０と
がトランジスタ能口のコレクタ電流となって電源電圧Ｖ
工に向かって流される。

このとき、ノードｎｌ→トランジスタＱＩ３→ノードｎ
２→トランジスタＱ１→ノードｎ３→ダイオードＤ、→
ノードｎ４の経路で負帰還がかけられる差動トランジス
タＱ目のペース電位が、トランジスタＱ口のベースに印
加されている基準電圧■、。ｆと略等しい−１，３ｖの
ような電位にされるように回路の定数が設定されている
。

その結果、ノードｎ３の電位すなわち出力電圧■ｏｕｔ
は、ノードｎ４の電位（−ｉ、ａｖ）ｇもダイオードＤ
、のしきい値電圧（約０．７Ｖ）分たけ低い−２，０■
にされる。

しかも、上記実施例の電、源回路は、ダイオードＤ、を
弁して差動増幅段１の差動トランジスタＱＩ２に負帰還
がかけられているため、出力端子３からの引込み電流工
◎や電源電圧■Ｅ！８が変動しても出力電圧Ｖ。ｕｔが
ほぼ一定（−２，ＯＶ）に維持される。

例えば、上記電源回路の出力端子３に接続される複数個
のＩＪＴＬ回路がロジック動作されて、引込み電流工。

が減少したとする。すると、ノードｎ３の電位は上昇さ
れようとするが、このとき、ノードｎ３よシも常にダイ
オード一段分レベルの低いノードｎ４の電位も上昇され
る。これによって、差動トランジスタＱＩ２のコレクタ
ＮＲが増加して、エミッタ電圧が上昇され、差動トラン
ジスタＱＬｔのペース・エミッタ間電圧が減少される。

そのため、差動トランジスタＱ口のコレクタ電流が減少
されて、抵抗Ｒ口の電圧ドロップが小さくなりてトラン
ジスタＱ＋ａのベース電位が上がる。

すると、トランジスタＱｔａのコレクタ電流が増加され
て、エミッタ電位が上昇し、ノードｎ２すなわちトラン
ジスタＱ目のベース電位が上昇される。

その結果、トランジスタＱ口のコレクタ電流が増加され
て、抵抗Ｒ１１ｉに流される電流が多くなシ、抵抗Ｒ１
１ｌの電圧ドロップにか大きくなってノードｎ４および
ノードｎ３の電位が降下される。

また、同様にして、出力端子３からの引込み電流工０が
多くなってノードｎ３のレベルが下がろうとすると、ト
ランジスタＱ目のコレクター流が減少される方向に動作
されて、抵抗ＲＩｇを流れる電流が減少される。その結
果、抵抗Ｒｔｓの電圧ドロップが小さくなって、ノード
ｎ４およびノードｎ３のレベルを引き上げる方向に動作
される。

このようにして、上記電源回路は、引込み電流の増減に
対して安定して一定の電圧ｖＥＦＩ□（−２、ＯＶ）を
供給することができる。

しかも、上記回路は、ノードｎ４のレベルが基準電圧ｖ
ｒ６ｆによって決まるようにされておシ、電源電圧Ｖオ
が多少（±１０％程度）変動されても、差動トランジス
タＱ目ＩＱ１２　に流される電流がカットカフされたり
、バランスがくずされることがない。そのため、電源電
圧■Ｅｌが変動してもノードｎ４はほぼ基準電圧■ｒ８
ｆ（約−１，３Ｖ）に維持され、また、ノードｎ３はそ
れよりもダイオードＤ良のしきい値電圧分低い電圧（−
２Ｖ）に維持される。つまシ、上記実施例の回路は電源
電圧Ｖ□の変動に対しても安定して一定の出力電圧■Ｅ
］１ｉｉ□を供給することができる。

なお、上記実施例の電源回路においては、帰還回路が設
けられているため、位相補償をしてやらないと、正帰還
がかかって発振してしまうおそれがある。そこで、第２
図に示ず工うに、トランジスタＱ目のベース・コレクタ
間に比較的容量の大きな位相補償用のコンデンザ四が設
けられている。このコンデンサＯＬとしては、例えばト
ランジスタＧＬ１４のペース・コレクタ間に存在する寄
生容量を積極的にオリ用して構成してやることも可能で
ある。

この発明は以上説明したように構成されているので、バ
イポーラＬＳＩにおいて比較的大きな電流を引き込むこ
とができる定電圧重分回路を簡単に構成することができ
、これによって、電源回路の占有面積を／Ｊ”ｖさくす
ることができる。また、電源電圧（Ｖ、、）の変動およ
び引込み電流の変動に対して安定した一；圧（”Ｆ、Ｉ
ｌｌ□）を供給することができるという効果がある。

【図面の簡単な説明】

第１図はバイポーラＬＳＩ將にマスタスライスＬＳＩの
基本回路となるＮＴＬ回路の一例を示す回路図、 第２図は本発明に係る電源回路の一実施例を示すもので
、上記ＮＴＬ回路の電源電圧Ｖｒ＋ｒ、ｉを供給できる
ようにされた電源回路の回路図を示すものである。 １・・・差動増幅段、２・・・エミッタフォロワ、Ｑｕ
。 Ｑ１！・・・差動トランジスタ、Ｑ１０・・・出力トラ
ンジスタ（電流引込み用トランジスタ）、Ｄｌ・・・ダ
イオード、■ｒｅｆ・・・基準電圧。

Claims (1)

【特許請求の範囲】
1. １、一対の差動トランジスタを含む差動増幅段と、上記
   一方の差動トランジスタのコレクタ電圧によって動作さ
   れる工ＳツタフォＵワと、このエミッタフォロワの出力
   電圧によって動作される出力トランジスタと、この出力
   トランジスタのコレクタ側に接続されたダイオードとか
   ら構成され、上記差動増幅段の一方の差動トランジスタ
   のベースには基準電圧が印加され、また、他方の差動ト
   ランジスタのベースには上記ダイオードを介して負帰還
   がかけられるようにされてなることを特徴とするバイポ
   ーラＬＳＩにおける１′源回路。