JP2679644B2 - Ntl論理回路用電源回路 - Google Patents

Ntl論理回路用電源回路

Info

Publication number
JP2679644B2
JP2679644B2 JP6238801A JP23880194A JP2679644B2 JP 2679644 B2 JP2679644 B2 JP 2679644B2 JP 6238801 A JP6238801 A JP 6238801A JP 23880194 A JP23880194 A JP 23880194A JP 2679644 B2 JP2679644 B2 JP 2679644B2
Authority
JP
Japan
Prior art keywords
power supply
circuit
ntl
supply voltage
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP6238801A
Other languages
English (en)
Other versions
JPH08106332A (ja
Inventor
均 岡村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP6238801A priority Critical patent/JP2679644B2/ja
Priority to US08/533,835 priority patent/US5619123A/en
Priority to DE19536829A priority patent/DE19536829C2/de
Publication of JPH08106332A publication Critical patent/JPH08106332A/ja
Application granted granted Critical
Publication of JP2679644B2 publication Critical patent/JP2679644B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Logic Circuits (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Control Of Electrical Variables (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体集積回路装置に関
し、特にNTL(Non Threshold Log
ic)ゲート回路と同一チップ上に構成し、NTLゲー
ト回路を安定に動作させるための電源回路に関する。
【0002】
【従来の技術】従来のNTL論理回路は図6に示すよう
に、電源を外部から供給していた。NTL論理回路の一
部として、NTLゲート回路を2段接続したものを図7
に示す。まず、本NTLゲート回路の動作をインバータ
を例にとって説明する。前段のNTLゲート23にハイ
レベルが入力されると、NPNバイポーラトランジスタ
(以下NPNトランジスタと記す)24がオンし、入力
電位VINから、ベース・エミッタ順方向バイアスVB
Eを差し引いた電圧が抵抗値R1の抵抗25に印加され
るため、 I=(VIN−VBE)/R1 の電流がNPNトランジスタ24に流れる。従って、抵
抗値R2の抵抗26に V=(R2/R1)・(VIN−VBE) の電圧降下が生じる。従ってエミッタフォロア回路27
を通してNTLインバータ回路から、 VOL=VCC−(R2/R1)・(VIN−VBE)−
VBE(VCCは外部供給電圧のうち、高電位側電源電
圧である。) の低レベルが出力される。この出力低レベルが次段のN
TLゲート28に入力され、NPNトランジスタ29が
オフする。従って、次段のNTLゲート28は、エミッ
タフォロア回路30を通じて、 VOH=VCC−VBE の高レベルを出力する。
【0003】次に、NTLゲート23に低レベルが入力
された時について説明する。この時NPNトランジスタ
24がオフするので、前段のNTLゲートはエミッタフ
ォロア回路27を通じて、 VOH=VCC−VBE の高レベルを出力する。この出力高レベルが次段のNT
Lゲート28に入力され、NPNトランジスタ29がオ
ンするが、この時の次段のNTLゲート28の動作は、
先に述べた前段のNTLゲート23にハイレベルが入力
された時の動作と同様である。
【0004】さて、ここでNTLゲートが正常動作をす
る条件について、図6の後段のNTLゲートを用いて説
明する。まず、NTLゲート28の入力端子31に低レ
ベルが入力された時、NPNトランジスタ29が確実に
オフしなければならない。NPNトランジスタ29が確
実にオフしなければ、正しく高レベルが出力されず、論
理振幅が減衰するからである。従って、 VOL=VCC−(R2/R1)・(VOH−VBE)−V
BE<V1<VBE・・・(1) VOH=VCC−VBEより、 VCC−(R2/R2)・(VCC−2VBE)−VB
E≦V1<VBE・・・(2) しかしながら、NTLゲート28の入力低レベルが低す
ぎると、NPNトランジスタ29が次にオンするのが遅
くなり、NTLゲート28の動作速度が劣化する。従っ
て、 0<V2≦VCC−(R2/R1)・(VCC−2VB
E)−VBE・・・(3) 従って、この2つの条件を同時に満たす条件がNTLゲ
ートの正常動作に関する条件である。なお、V1、V2
はNTL論理回路の出力論理低レベルとして適切な、そ
れぞれ上限値と下限値である。
【0005】0<V2≦VCC−(R2/R1)・(V
CC−2VBE)−VBE≦V1<VBE・・・(4) さて、VBEはバイポーラトランジスタの特性より極め
て安定した値であり、R1とR2の比もディジタル抵抗
(ある基本抵抗をもとにして、その抵抗や複数個直列、
並列に接続して基本抵抗値の整数倍または1/(整数
倍)の抵抗値を得られるようにした抵抗のこと。製造プ
ロセスばらつき等によらず一定の抵抗比が得られる。)
等の使用で精度を高くとる事が可能である。従って
(4)式の条件を満たすためにはVCCの制御が極めて
重要である事がわかる。VCCは通常2V程度、VBE
は0.8〜0.9Vであり、V1、V2としては0.6
〜0.7V程度が望ましい。
【0006】
【発明が解決しようとする課題】この従来のNTL論理
ゲート回路では電源電圧をLSI外部から供給している
ので、外部電源電圧の変動によって前述のNTL動作条
件(2)、(3)からはずれてしまうという欠点があ
る。
【0007】NTLの動作マージンは狭く、電源電圧の
変動幅許容値は±0.2V程度以下である。例えばVB
E=0.9V、VCC=2.1V、R2/R1=1.5
を仮定して(2)式を計算すると、VOL=2.1−1.
5×(2.1−0.9−0.9)−0.9=0.75<
VBEとなり、(1)、(2)を満たすが、VCCが
1.8Vに低下すると、VOL=1.8−1.5×(1.
8−0.9−0.9)−0.9=0.9=VBEとなっ
て、(1)式を満たさない。これは、ある段のNTLゲ
ートの論理ローレベルが次段のNTLゲートを完全にオ
フできない状態を示す。さらに言えば、NTLゲートの
論理ハイレベルと論理ローレベルが等しくなってしま
い、論理ゲートとしての動作ができなくなる事を意味す
る。従って、VCCは標準電圧2.1Vより0.3V低
下するとNTL回路は誤動作する。
【0008】
【課題を解決するための手段】本発明のNTL論理回路
用電源回路は、内部に使用するNTLゲート回路と同じ
回路定数を持ったダミーNTLゲート回路と、そのダミ
ーNTLゲート回路にハイレベルを入力する手段と、バ
イアス電流を流したバイポーラトランジスタと、そのバ
イポーラトランジスタのベース・エミッタ間に直列に接
続した2個の抵抗素子と、その2個の抵抗素子の接続点
と、ダミーNTL回路の出力端子にそれぞれの入力端子
を接続した差動演算増幅器と、ダミーNTLゲート回路
の低電位側電源線と、その低電位側電源線より電位の低
い外部供給電源線にソース、ドレインを直列に接続さ
れ、ゲートを差動演算増幅器の出力端子に接続されたM
OSトランジスタを有し、MOSトランジスタのゲート
・ソース間電圧が前記ダミーNTLゲート回路の低電位
側電源線の変動に対し帰還制御される。さらに、NTL
論理回路が、ダミーNTLゲート回路と同じ電源線に接
続されている。
【0009】
【実施例】次に本発明について図面を参照して説明す
る。図1は本発明の一実施例のNTL用電源電圧発生回
路である。
【0010】コレクタを高電位側電源線1に、ベースを
第一の抵抗素子4を介して外部供給高電位側電源線VC
C1に接続し、エミッタを第二の抵抗素子5を介して電
源電圧出力端子3に接続した第一のNPNトランジスタ
6と、コレクタを第三の抵抗素子7を介して高電位側電
源線1に、ベースを第一のNPNトランジスタ6のエミ
ッタに、エミッタを第四の抵抗素子8を介して電源電圧
出力端子3に接続した第二のNPNトランジスタ9と、
コレクタを高電位側電源線1に接続し、ベースを第二の
NPNトランジスタ9のコレクタに接続し、エミッタを
第五の抵抗素子10を介して電源電圧出力端子3に接続
した第三のNPNトランジスタ11と、ベースを、直列
に接続された第六、第七の抵抗素子12、13を介して
電源電圧出力端子3に接続し、コレクタを、ダイオード
14のアノード、及び定電流源15を介して高電位側電
源線1に接続し、ベースをダイオード14のカソードに
接続した第四のNPNトランジスタ16と、電源電圧出
力端子3と外部供給低電位側電源線GND2の間にソー
ス、ドレインを接続したNチャンネルMOSトランジス
タ17と、差動入力端子を第三のNPNトランジスタ1
1のエミッタ及び、第六、第七の抵抗素子12、13の
接続点にそれぞれ接続し、出力端子をNチャンネルMO
Sトランジスタ17のゲートに接続した差動演算増幅器
20を有している。NTL論理回路21は、高電位側電
源線1と、電源電圧出力端子3の間に接続される。
【0011】次に、本発明の第一の実施例のNTL論理
回路用電源電圧発生回路の動作を説明する。
【0012】第一のNPNトランジスタ6、第一の抵抗
素子4、第二の抵抗素子5からなるエミッタフォロア回
路が出力する電位はVCC−VBEに等しく、これが第
二のNPNトランジスタ9に入力される。電源電圧出力
端子3の電位をVEEとすると、R1の抵抗値を持つ第
四の抵抗素子8に、VCC−VBE−VBE−VEEの
電圧が印加される。したがって、R2の抵抗値を持つ第
三の抵抗素子7には、
【0013】
【数1】
【0014】の電圧降下が生じ、第三のNPNトランジ
スタ11、第五の抵抗素子10からなるエミッタフォロ
ア回路の出力端子18の電位は
【0015】
【数2】
【0016】となる。第一、第二、第三のNPNトラン
ジスタ6、9、11、第一、第二、第三、第四、第五の
抵抗素子4、5、7、8、10の回路定数を実際のNT
L論理回路21で使用されているものと同じにすれば、
この電位は、NTL論理回路21内のNTLゲートの出
力低電位に等しい。
【0017】一方、第四のNPNトランジスタ16には
定電流源15で規定されるコレクタ電流が流れる。この
時のVBEの電圧は第六、第七の抵抗素子12、13で
分圧され、VEEとVEE+VBEの中間レベルが端子
19に出力される。第六、第七の抵抗素子12、13の
抵抗値をそれぞれR6、R7とすれば、この端子19に
出力される電位は VEE+VBE・R7/(R6+R7)・・・(7) となる。
【0018】さて、差動演算増幅器20の2つの入力端
子18、19がそれぞれ第三のNPNトランジスタ11
のエミッタと、第六、第七の抵抗12、13の接続点と
接続されているが、外部供給の高電位側又は低電位側電
源VCC,GNDの電位が変動し、その結果電源電圧出
力端子の電位VEEが変動し、設計値より高くなったと
する。すると、第四の抵抗素子8の両端に加わる電圧が
減少するため、第二のNPNトランジスタ9、第三の抵
抗素子7に流れる電流が減少、エミッタフォロア回路の
出力端子18に出力される電位が上昇する。上昇の度合
は、(6)式よりVEEの変化の(R2/R1)倍であ
る。一方、第四のNPNトランジスタ16のVBEの抵
抗分割比で決定される端子19の電位変化分は(7)式
よりVEEの上昇分と等しい。したがって両端子間に電
位差が生じ、その電位差が入力した差動演算増幅器20
の出力が上昇する。すると、NチャンネルMOSトラン
ジスタ17のゲート、ソース間電圧が増加し、Nチャン
ネルMOSトランジスタ17のソース・ドレイン間イン
ピーダンスが減少、VEEを引き下げる。このような負
帰還動作によりVEEは標準値に戻る。VEEが変動し
て低下した時も同様な負帰還動作によってVEEは標準
値に戻る。このようにしてVEEは常に一定値に保たれ
る。VEEが変動する要因としては、負荷として接続さ
れるNTL論理回路21の論理変化による電源電流変
動、外部供給電源1、2の電圧変動等が挙げられる。さ
らに、温度変化でNPNトランジスタ16のVBEが変
動した時も、VBEの変動幅が本発明の電源回路内のN
PNトランジスタ16とNTL論理回路21内のNPN
トランジスタで等しく、また、抵抗比R1/R2は温度
によらず一定であるから(4)式に示される条件を外れ
る事はない。
【0019】図2、図3はそれぞれ、本発明で使用する
一般的なCMOS差動演算増幅器20、定電流源15の
回路図である。図3ではベースに入力された基準電位V
0 によって規定されたバイポーラトランジスタ303の
コレクタ電流をPチャンネルMOSトランジスタ30
1、302によるカレントミラー回路によって折り返
し、定電流源として使用している。定電流源の電流を、
NTL論理回路内のNTLゲート回路のコレクタ電流値
と同じ値にすれば、NPNトランジスタ16のVBEが
NTL論理回路21内で使用しているNTLゲート回路
のVBEと等しくなるので、より精度の高い電源電圧を
発生する事ができる。本発明の第一の実施例において発
生されたVEEの外部供給電圧(VCC)依存性を図4
に示す。なお、本実施例で使用した定電流源15は、抵
抗素子で置き換えても出力電圧精度は落ちるが同様な動
作、効果が得られる。
【0020】次に本発明の第二の実施例について説明す
る。図5に回路図を示す。第二の実施例では、電源電圧
出力端子3と低電位側電源線2間のNチャンネルMOS
トランジスタ17をNPNバイポーラトランジスタ22
に置き換えている。回路動作に関しては、第一の実施例
と全く同様であるが、NPNトランジスタのgm(相互
コンダクタンス)はNチャンネルMOSトランジスタに
比較して大きいため、本構成は第一の実施例より小さい
レイアウト面積で電源回路を実現する事ができる。しか
し、NPNバイポーラトランジスタは、コレクタ、エミ
ッタ間電圧をあまり小さくすると飽和動作をし、著しい
応答速度の劣化、電流増幅率の低下を引き起こすため、
低電位側電源線2と電源電圧出力端子3間の電圧差をあ
まり小さくする事ができない。従って、外部供給電源電
圧が低い時の動作安定性は、第一の実施例に比較して劣
る。
【0021】
【発明の効果】以上説明したように本発明では、本発明
の電源回路が発生したNTL用電源電圧に応じ、出力ダ
ミーのNTL回路が出力した低電位と、本発明の電源回
路が発生したNTL用電源電圧以上で、VBE以下の電
圧とを差動演算増幅器で比較し、NTL論理回路用電源
線と外部より供給された電源線との間に接続されたNチ
ャンネルMOSトランジスタのゲート端子にその演算結
果を出力、NTL論理回路用電源電圧を負帰還制御する
事によって、外部供給電圧の変動によらない安定したN
TL用電源電圧を発生し、安定したNTL論理回路の動
作を得るという効果を有する。
【図面の簡単な説明】
【図1】本発明の一実施例の、NTL論理LSI用電源
発生回路を示す回路図。
【図2】本発明のNTL論理LSI用電源発生回路に用
いる差動演算増幅器の一例を示す回路図。
【図3】本発明のNTL論理LSI用電源発生回路に用
いる定電流源の一例を示す回路図。
【図4】本発明のNTL論理LSI用電源発生回路で発
生される電源電圧(VEE)の外部電源電圧(VCC)
依存性。
【図5】本発明の第二の実施例のNTL論理LSI用電
源発生回路を示す回路図。
【図6】従来のNTL論理回路の構成図。
【図7】NTLインバータを2段接続した様子を示す回
路図。
【符号の説明】
1 外部供給高電位側電源線 2 外部供給低電位側電源線 3 電源電圧出力端子 4、5、7、8、10、12、13、25、26 抵抗
素子 6、9、11、16、22、24、29 NPNバイポ
ーラトランジスタ 14 ダイオード 15 電流源 17 NチャンネルMOSトランジスタ 18、19 端子 20 差動演算増幅器 21 NTL論理回路 23、28 NTLゲート回路 27、30 エミッタフォロア回路 31 入力端子 201、202 入力端子 203 出力端子 205 NチャンネルMOSトランジスタ 207、208、210、301、302 Pチャンネ
ルMOSトランジスタ 303 NPNバイポーラトランジスタ 304 抵抗素子

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】電源電圧出力線に接続され、常に低論理レ
    ベルを出力するNTL回路と、この電源電圧出力線に接
    続され、該電源電圧出力線の電位より高く、NPNバイ
    ポーラトランジスタのベース・エミッタ間電圧よりも低
    い電位を出力する基準電圧発生手段と、この基準電圧発
    生手段の出力と前記NTL回路の出力とを入力とする差
    動演算増幅器と、この差動演算増幅器の出力端子にゲー
    トを接続され、ソース、ドレインを前記電源電圧出力線
    と低電位側電源線の間に接続したMOSトランジスタと
    を備え、前記電源電圧出力線の電位が、前記差動演算増
    幅器によって帰還制御される事を特徴としたNTL論理
    回路用電源回路。
  2. 【請求項2】電源電圧出力線に接続され、常に低論理レ
    ベルを出力するNTL回路と、この電源電圧出力線に接
    続され、該電源電圧出力線の電位より高く、NPNバイ
    ポーラトランジスタのベース・エミッタ間電圧よりも低
    い電位を出力する基準電圧発生手段と、この基準電圧発
    生手段の出力と前記NTL回路の出力とを入力とする差
    動演算増幅器と、この差動演算増幅器の出力端子にベー
    スを接続され、コレクタ、エミッタを前記電源電圧出力
    線と低電位側電源線の間に接続したバイポーラトランジ
    スタとを備え、前記電源電圧出力線の電位が、前記差動
    演算増幅器によって帰還制御される事を特徴としたNT
    L論理回路用電源回路。
  3. 【請求項3】NTL回路が、前記NTL論理回路用電源
    電圧発生回路で電源電圧を供給するNTL論理回路内で
    使用されているNTL回路と、同等の回路定数を持つ事
    を特徴とした請求項1または2のNTL論理回路用電源
    回路。
  4. 【請求項4】基準電圧発生手段が、エミッタを該電源電
    圧発生源に、ベースを2個の直列に接続された抵抗素子
    を介して該電源電圧出力線に、コレクタを電流源を介し
    て高電位側電源線にそれぞれ接続されたNPNバイポー
    ラトランジスタと、該NPNバイポーラトランジスタの
    ベース電流供給手段からなる回路である請求項1、2、
    または3のNTL論理回路用電源回路。
  5. 【請求項5】該電流源が定電流源であり、その電流値
    が、前記NTL論理回路用電源電圧発生回路が電源電圧
    を供給するNTL論理回路内で使用されているNTL回
    路が、低論理レベルを出力している時のNPNバイポー
    ラトランジスタのコレクタ電流と等しい請求項4のNT
    L論理回路用電源回路。
JP6238801A 1994-10-03 1994-10-03 Ntl論理回路用電源回路 Expired - Lifetime JP2679644B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP6238801A JP2679644B2 (ja) 1994-10-03 1994-10-03 Ntl論理回路用電源回路
US08/533,835 US5619123A (en) 1994-10-03 1995-09-25 Power supply circuit for non-threshold logic circuit
DE19536829A DE19536829C2 (de) 1994-10-03 1995-10-02 Versorgungsspannungsschaltung für eine Nicht-Schwellenlogik-Schaltung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6238801A JP2679644B2 (ja) 1994-10-03 1994-10-03 Ntl論理回路用電源回路

Publications (2)

Publication Number Publication Date
JPH08106332A JPH08106332A (ja) 1996-04-23
JP2679644B2 true JP2679644B2 (ja) 1997-11-19

Family

ID=17035499

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6238801A Expired - Lifetime JP2679644B2 (ja) 1994-10-03 1994-10-03 Ntl論理回路用電源回路

Country Status (3)

Country Link
US (1) US5619123A (ja)
JP (1) JP2679644B2 (ja)
DE (1) DE19536829C2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3712083B2 (ja) 1995-11-28 2005-11-02 株式会社ルネサステクノロジ 内部電源電位供給回路及び半導体装置
US7679426B2 (en) * 2005-01-19 2010-03-16 Hewlett-Packard Development Company, L.P. Transistor antifuse device
US8471414B2 (en) * 2005-06-24 2013-06-25 The Flewelling Ford Family Trust Low impedance polarity conversion circuit

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59115618A (ja) * 1982-12-22 1984-07-04 Hitachi Ltd バイポーラlsi
JP2833657B2 (ja) * 1989-07-13 1998-12-09 株式会社日立製作所 半導体集積回路装置
DE4000665A1 (de) * 1990-01-11 1991-07-18 Siemens Ag Integrierbare transistorschaltstufe der logik-familie ntl
JPH0439805A (ja) * 1990-06-04 1992-02-10 Tokyo Electric Co Ltd 昇降装置
JPH0439806A (ja) * 1990-06-04 1992-02-10 Tokyo Electric Co Ltd 昇降装置
JP2861300B2 (ja) * 1990-06-29 1999-02-24 日本電気株式会社 Mntl型半導体集積回路装置
US5089724A (en) * 1990-11-30 1992-02-18 International Business Machines Corporation High-speed low-power ECL/NTL circuits with AC-coupled complementary push-pull output stage
US5341042A (en) * 1992-08-10 1994-08-23 International Business Machines Corporation Low voltage, cascoded NTL based BiCMOS circuit

Also Published As

Publication number Publication date
DE19536829A1 (de) 1996-04-25
DE19536829C2 (de) 1997-01-30
JPH08106332A (ja) 1996-04-23
US5619123A (en) 1997-04-08

Similar Documents

Publication Publication Date Title
US7391276B2 (en) Oscillation apparatus capable of compensating for fluctuation of oscillation frequency
US8786324B1 (en) Mixed voltage driving circuit
US10454466B1 (en) Biasing cascode transistors of an output buffer circuit for operation over a wide range of supply voltages
KR910006696B1 (ko) 출력 인터페이스회로
KR100192628B1 (ko) 온도 보상 회로
JP2724872B2 (ja) 半導体集積回路用入力回路
JP3680122B2 (ja) 基準電圧発生回路
US20060255785A1 (en) Stabilized DC power supply circuit
JP2909382B2 (ja) 集積回路
JP2679644B2 (ja) Ntl論理回路用電源回路
US6285245B1 (en) Constant voltage generating circuit
JPS6070822A (ja) 半導体集積回路
JPH0554673A (ja) 基準電位発生回路
JPH0795045A (ja) 半導体集積回路
JP2754834B2 (ja) バンドギャップ基準電圧発生回路
JPH0439805B2 (ja)
JPH04150316A (ja) 電界効果トランジスタ回路
JP2605626B2 (ja) 定電圧回路
JPH01149520A (ja) 半導体集積回路装置
JP2647208B2 (ja) A級プッシュプル出力回路
JPH01288911A (ja) BiCMOS基準電圧発生器
KR100577552B1 (ko) 반도체 메모리 장치의 내부 전압 변환회로
JPH11355119A (ja) Ecl−cmosレベル変換回路および制御信号発生回路
JP3076101B2 (ja) 半導体集積回路装置
JP2021196806A (ja) バイアス電流発生回路

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970701