JP2754834B2 - バンドギャップ基準電圧発生回路 - Google Patents
バンドギャップ基準電圧発生回路Info
- Publication number
- JP2754834B2 JP2754834B2 JP4014090A JP4014090A JP2754834B2 JP 2754834 B2 JP2754834 B2 JP 2754834B2 JP 4014090 A JP4014090 A JP 4014090A JP 4014090 A JP4014090 A JP 4014090A JP 2754834 B2 JP2754834 B2 JP 2754834B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- voltage
- reference voltage
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はバンドギャップ基準電圧発生回路に関し、特
に演算増幅器を用いたバンドギャップ基準電圧発生回路
に関する。
に演算増幅器を用いたバンドギャップ基準電圧発生回路
に関する。
通常、バイポーラトランジスタで構成された三端子レ
ギュレター等の基準電圧源としては、バンドギャップ基
準電圧発生回路が使用されている。周知のようにバンド
ギャップ基準電圧発生回路は、電源電圧，温度等の変動
に対して安定な高精度の基準電圧が要求される電子回路
に不可欠な回路である。最近のアナログMOS技術の進歩
にともない、アナログ−ディジタル変換器等のMOS集積
回路においてもバンドギャップ基準電圧発生回路が使用
されるようになった。通常のCMOS集積回路製造プロセス
では特性の良いバイポーラトランジスタが得られないた
めに、例えばI EEE Journal of Solid state circuits.
Volsc−8.PP222（1973）に示すような回路が用いられ
る。この回路構成ではバイポーラトランジスタが不要で
あり、ダイオードと抵抗と演算増幅器だけで構成されて
いるために、CMOS集積回路の製造プロセスでも容易にバ
ンドギャップ基準電圧回路を構成することができる。
ギュレター等の基準電圧源としては、バンドギャップ基
準電圧発生回路が使用されている。周知のようにバンド
ギャップ基準電圧発生回路は、電源電圧，温度等の変動
に対して安定な高精度の基準電圧が要求される電子回路
に不可欠な回路である。最近のアナログMOS技術の進歩
にともない、アナログ−ディジタル変換器等のMOS集積
回路においてもバンドギャップ基準電圧発生回路が使用
されるようになった。通常のCMOS集積回路製造プロセス
では特性の良いバイポーラトランジスタが得られないた
めに、例えばI EEE Journal of Solid state circuits.
Volsc−8.PP222（1973）に示すような回路が用いられ
る。この回路構成ではバイポーラトランジスタが不要で
あり、ダイオードと抵抗と演算増幅器だけで構成されて
いるために、CMOS集積回路の製造プロセスでも容易にバ
ンドギャップ基準電圧回路を構成することができる。
次にこの回路について第５図を参照しながら動作を説
明する。
明する。
演算増幅器６の差動入力端子間の電位差は0Vとなるた
めにｎ段直列接続された第１および第２のダイオード5,
4に流れる電流I1,I2の比は（１）式で表わされる。
めにｎ段直列接続された第１および第２のダイオード5,
4に流れる電流I1,I2の比は（１）式で表わされる。
ｎ段直列接続された第１および第２のダイオード4,5の
順方向電圧の差ｎΔVFは、ダイオードの順方向電圧をVF
とすると（２）式で表わされる。
順方向電圧の差ｎΔVFは、ダイオードの順方向電圧をVF
とすると（２）式で表わされる。
ここで であり、ｋはボルツマン定数、Ｔは絶対温度、ｑは電気
素量である。この電位差ｎΔVFは抵抗R3の両端に現れる
ため（３）式が成り立つ。
素量である。この電位差ｎΔVFは抵抗R3の両端に現れる
ため（３）式が成り立つ。
出力電圧VRは第１のダイオード５の電圧降下と抵抗R1
の電圧降下との和であるから（４）式が成り立つ。
の電圧降下との和であるから（４）式が成り立つ。
ここでダイオードの順方向電圧VFの温度係数は−2mV/
℃であり、VTの温度係数は＋0.085mV/℃の場合に、抵抗
R1,R2,R3の値を適当に選べば出力端子９の出力電圧VRの
温度係数を零にすることができる。その時の出力端子VR
はバンドギャップ電圧VBGのｎ倍となり、前述の温度係
数ではR1＝22.2kΩ、R2＝200kΩ、R3＝22.2kΩと選べば
よい。このようなバンドギャップ基準電圧回路の演算増
幅器６を含んで実際の半導体回路で表現した従来例を第
６図（ａ）の回路図に示す。第６図（ａ）において、Nc
hトランジスタ10,16に対するゲートバイアス電圧VRNは
第６図（ｂ）の回路図に示すカレントリファレンス回路
43から供給される。
℃であり、VTの温度係数は＋0.085mV/℃の場合に、抵抗
R1,R2,R3の値を適当に選べば出力端子９の出力電圧VRの
温度係数を零にすることができる。その時の出力端子VR
はバンドギャップ電圧VBGのｎ倍となり、前述の温度係
数ではR1＝22.2kΩ、R2＝200kΩ、R3＝22.2kΩと選べば
よい。このようなバンドギャップ基準電圧回路の演算増
幅器６を含んで実際の半導体回路で表現した従来例を第
６図（ａ）の回路図に示す。第６図（ａ）において、Nc
hトランジスタ10,16に対するゲートバイアス電圧VRNは
第６図（ｂ）の回路図に示すカレントリファレンス回路
43から供給される。
演算増幅器６の入力差動対トランジスタ11,12はNchト
ランジスタを用いて、入力差動対トランジスタのゲート
電圧が電源電圧によらずほぼnVFに固定されるために演
算増幅器６の利得等の特性の電源電圧に対する依存性を
小さくおさえている。
ランジスタを用いて、入力差動対トランジスタのゲート
電圧が電源電圧によらずほぼnVFに固定されるために演
算増幅器６の利得等の特性の電源電圧に対する依存性を
小さくおさえている。
この従来のバンドギャップ基準電圧発生回路は動作点
が２つある。第１の動作点は前述した出力電圧がVR＝nV
BGとなる動作点であり、第２の動作点はVR＝0Vとなる動
作点である。
が２つある。第１の動作点は前述した出力電圧がVR＝nV
BGとなる動作点であり、第２の動作点はVR＝0Vとなる動
作点である。
第２の動作点である出力電圧VRが0Vであると、演算増
幅器６の入力端子の電位は0Vとなる。したがって入力差
動対のトランジスタ11,12はオフとなり、出力段のトラ
ンジスタ15のゲート電圧は電源電圧レベルまで上昇し、
出力段のトランジスタ15はオフとなるので演算増幅器６
の出力VRが0Vのまま安定してしまう。この第２の動作点
から第１の動作点へ移行させるために、通常、スタート
アップ抵抗RS44を電源端子45と出力端子９との間に接続
する。このスタートアップ抵抗RS44の値は抵抗R1,R2,R3
に比べ充分大きくとる必要があり、チップ面積が増大し
ていた。
幅器６の入力端子の電位は0Vとなる。したがって入力差
動対のトランジスタ11,12はオフとなり、出力段のトラ
ンジスタ15のゲート電圧は電源電圧レベルまで上昇し、
出力段のトランジスタ15はオフとなるので演算増幅器６
の出力VRが0Vのまま安定してしまう。この第２の動作点
から第１の動作点へ移行させるために、通常、スタート
アップ抵抗RS44を電源端子45と出力端子９との間に接続
する。このスタートアップ抵抗RS44の値は抵抗R1,R2,R3
に比べ充分大きくとる必要があり、チップ面積が増大し
ていた。
また電源電圧が上昇するとスタートアップ抵抗に流れ
る電流が増大するために第７図の特性図に示すように、
出力電圧VRが電源電圧に依存性を有していた。
る電流が増大するために第７図の特性図に示すように、
出力電圧VRが電源電圧に依存性を有していた。
上述した従来のバンドギャップ基準電圧発生回路は、
スタートアップ抵抗を使用しており、かつ、スタートア
ップ抵抗の抵抗値を大きくしなければならないので、こ
の抵抗のチップ面積が大きくなる欠点がある。また、出
力電圧VRが、電源電圧に連動して変化するので、電圧依
存性がある欠点もある。
スタートアップ抵抗を使用しており、かつ、スタートア
ップ抵抗の抵抗値を大きくしなければならないので、こ
の抵抗のチップ面積が大きくなる欠点がある。また、出
力電圧VRが、電源電圧に連動して変化するので、電圧依
存性がある欠点もある。
本発明の目的は従来例のスタートアップ抵抗をトラン
ジスタ回路により実現することにより、前述のような欠
点のないバンドギャップ基準電圧発生回路を提供するこ
とにある。
ジスタ回路により実現することにより、前述のような欠
点のないバンドギャップ基準電圧発生回路を提供するこ
とにある。
本発明のバッドギャップ基準電圧発生回路は、演算増
幅器と、前記演算増幅器の電源電圧が供給されるスター
トアップ素子と他端から抵抗およびＮ個のダイオードが
直列接続された第１の回路と、前記スタートアップ素子
の他端から第１および第２の抵抗およびＮ個のダイオー
ドが直列接続された第２の回路とを有し、この第１の回
路および第２の回路の差電圧が発生する第２の抵抗の両
端電圧を前記演算増幅器の入力に供給するバンドギャッ
プ基準電圧発生回路において、前記スタートアップ素子
が、トランジスタとレベル検出回路とから構成されてい
る。
幅器と、前記演算増幅器の電源電圧が供給されるスター
トアップ素子と他端から抵抗およびＮ個のダイオードが
直列接続された第１の回路と、前記スタートアップ素子
の他端から第１および第２の抵抗およびＮ個のダイオー
ドが直列接続された第２の回路とを有し、この第１の回
路および第２の回路の差電圧が発生する第２の抵抗の両
端電圧を前記演算増幅器の入力に供給するバンドギャッ
プ基準電圧発生回路において、前記スタートアップ素子
が、トランジスタとレベル検出回路とから構成されてい
る。
次に、本発明について図面を参照して説明する。
第１図は本発明の第１の実施例の回路図である。
従来のバンドギャップ基準電圧発生回路である第６図
（ａ），（ｂ）の回路からスタートアップ抵抗RS44を削
除し、レベル検出回路７とスタートアップ用トランジス
タ８と付加している。
（ａ），（ｂ）の回路からスタートアップ抵抗RS44を削
除し、レベル検出回路７とスタートアップ用トランジス
タ８と付加している。
第２図は第１図の回路をトランジスタレベルで表わし
た回路図である。第２図を参照しながらこの回路のスタ
ートアップ動作を説明する。出力電圧VRがOVの場合に
は、Nchトランジスタ18はオフとなり、Pchトランジスタ
19とNchトランジスタ20とで構成されたCMOSインバータ
の出力はロウレベルとなる。その結果スタートアップ用
トランジスタ8Aはオンとなり、出力電圧VRを上昇させ
る。出力電圧VRが本来の動作点であるVR＝nVBGに移行し
た状態で落ち着くとNchトランジスタ18はオンとなり、P
chトランジスタ19とNchトランジスタ20とで構成されたC
MOSインバータの出力はハイレベルとなる。その結果ス
タートアップ用トランジスタ8Aはオフとなり、スタート
アップ動作を終了する。ここで、演算増幅器６の出力段
はNchトランジスタ16が定電流出力となるためにPchトラ
ンジスタ15のゲート電位は接地電位まで下がるので、出
力段のトランジスタのサイズが小さくても負荷に対して
充分な電流を流すことができる。また、スタートアップ
抵抗RSを使用しないために、出力電圧の電源電圧依存性
も第３図の特性図を示すように良好である。
た回路図である。第２図を参照しながらこの回路のスタ
ートアップ動作を説明する。出力電圧VRがOVの場合に
は、Nchトランジスタ18はオフとなり、Pchトランジスタ
19とNchトランジスタ20とで構成されたCMOSインバータ
の出力はロウレベルとなる。その結果スタートアップ用
トランジスタ8Aはオンとなり、出力電圧VRを上昇させ
る。出力電圧VRが本来の動作点であるVR＝nVBGに移行し
た状態で落ち着くとNchトランジスタ18はオンとなり、P
chトランジスタ19とNchトランジスタ20とで構成されたC
MOSインバータの出力はハイレベルとなる。その結果ス
タートアップ用トランジスタ8Aはオフとなり、スタート
アップ動作を終了する。ここで、演算増幅器６の出力段
はNchトランジスタ16が定電流出力となるためにPchトラ
ンジスタ15のゲート電位は接地電位まで下がるので、出
力段のトランジスタのサイズが小さくても負荷に対して
充分な電流を流すことができる。また、スタートアップ
抵抗RSを使用しないために、出力電圧の電源電圧依存性
も第３図の特性図を示すように良好である。
次に本発明の第２の実施例を第４図の回路図により説
明する。
明する。
第２の実施例では、第１の実施例のスタートアップ回
路を簡略化している。すなわち、第１の実施例（第２
図）では、スタートアップ用トランジスタ8AをPchトラ
ンジスタとしていたが、第２の実施例ではスタートアッ
プ用トランジスタ8BをNchトランジツタとしており、Pch
トランジスタ17とNchトランジスタ18からなるCMOSイン
バータを１段のぞいている。スタートアップ用トランジ
スタ8BをNchトランジスタとしたためにスタートアップ
回路の動作電圧はしきい値電圧VT分上昇するが、CMOSイ
ンバータの素子数を少なくすることができる。
路を簡略化している。すなわち、第１の実施例（第２
図）では、スタートアップ用トランジスタ8AをPchトラ
ンジスタとしていたが、第２の実施例ではスタートアッ
プ用トランジスタ8BをNchトランジツタとしており、Pch
トランジスタ17とNchトランジスタ18からなるCMOSイン
バータを１段のぞいている。スタートアップ用トランジ
スタ8BをNchトランジスタとしたためにスタートアップ
回路の動作電圧はしきい値電圧VT分上昇するが、CMOSイ
ンバータの素子数を少なくすることができる。
以上説明したように本発明は、広いチップ面積を必要
とするスタートアップ抵抗を簡単なスタートアップ回路
に置き替えることにより、スタートアップ抵抗形成に要
していたチップ面積を低減できる効果がある。また、ス
タートアップ抵抗Pchトランジスタとしたことにより、
出力電圧の電源電圧依存性をなくすことができる効果も
ある。さらに、スタートアップ用のPchトランジスタをN
chトランジスタに入れかえることにより、回路がさらに
簡略化することができる。
とするスタートアップ抵抗を簡単なスタートアップ回路
に置き替えることにより、スタートアップ抵抗形成に要
していたチップ面積を低減できる効果がある。また、ス
タートアップ抵抗Pchトランジスタとしたことにより、
出力電圧の電源電圧依存性をなくすことができる効果も
ある。さらに、スタートアップ用のPchトランジスタをN
chトランジスタに入れかえることにより、回路がさらに
簡略化することができる。
第１図および第２図は本発明の第１の実施例の回路図、
第３図は本実施例の特性図、第４図は本発明の第２の実
施例の回路図、第５図は一般的なバンドギャップ基準電
圧発生回路の原理を示す回路図、第６図は従来のバンド
ギャップ基準電圧発生回路の回路図、第７図は従来回路
の出力電圧対電源電圧特性図である。 R1,R2,R3,41……抵抗、4,5……ｎ段直列接続されたダイ
オード、６……演算増幅器、７……レベル検出回路、8,
8A,8B……スタートアップ用トランジスタ、９……基準
電圧出力端子、10,11,12,16,18,20,39……Nchトランジ
スタ、13,14,15,17,19,37,38……Pchトランジスタ、41,
42……バイアス端子、43……カレントリファレンス回
路。
第３図は本実施例の特性図、第４図は本発明の第２の実
施例の回路図、第５図は一般的なバンドギャップ基準電
圧発生回路の原理を示す回路図、第６図は従来のバンド
ギャップ基準電圧発生回路の回路図、第７図は従来回路
の出力電圧対電源電圧特性図である。 R1,R2,R3,41……抵抗、4,5……ｎ段直列接続されたダイ
オード、６……演算増幅器、７……レベル検出回路、8,
8A,8B……スタートアップ用トランジスタ、９……基準
電圧出力端子、10,11,12,16,18,20,39……Nchトランジ
スタ、13,14,15,17,19,37,38……Pchトランジスタ、41,
42……バイアス端子、43……カレントリファレンス回
路。
Claims (3)
- 【請求項１】演算増幅器と、前記演算増幅器の電源電圧
が供給されるスタートアップ素子の他端から抵抗および
Ｎ個のダイオードが直列接続された第１の回路と、前記
スタートアップ素子の他端から第１および第２の抵抗お
よびＮ個のダイオードが直列接続された第２の回路とを
有し、この第１の回路および第２の回路の差電圧が発生
する第２の抵抗の両端電圧を前記演算増幅器の入力に供
給するバンドギャップ基準電圧発生回路において、前記
スタートアップ素子が、トランジスタとレベル検出回路
とから構成されることを特徴とするバンドギャップ基準
電圧発生回路。 - 【請求項２】前記トランジスタがＰチャネルトランジス
タおよびＮチャネルトランジスタのいずれかで構成され
ることを特徴とする請求項１記載のバンドギャップ基準
電圧発生回路。 - 【請求項３】前記トランジスタがＮチャネルトランジス
タで構成された場合に、前記レベル検出回路がＰチャネ
ルトランジスタとＮチャネルトランジスタとが直列接続
された回路で構成されることを特徴とする請求項１およ
び２記載のバンドギャップ基準電圧発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4014090A JP2754834B2 (ja) | 1990-02-20 | 1990-02-20 | バンドギャップ基準電圧発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4014090A JP2754834B2 (ja) | 1990-02-20 | 1990-02-20 | バンドギャップ基準電圧発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03242715A JPH03242715A (ja) | 1991-10-29 |
| JP2754834B2 true JP2754834B2 (ja) | 1998-05-20 |
Family
ID=12572474
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4014090A Expired - Lifetime JP2754834B2 (ja) | 1990-02-20 | 1990-02-20 | バンドギャップ基準電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2754834B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06175740A (ja) * | 1992-07-08 | 1994-06-24 | Etoron Technol Inc | 正温度補償を有する基準電圧回路 |
| JP3185698B2 (ja) * | 1997-02-20 | 2001-07-11 | 日本電気株式会社 | 基準電圧発生回路 |
| JP2008251055A (ja) * | 2008-07-14 | 2008-10-16 | Ricoh Co Ltd | 基準電圧発生回路及びその製造方法、並びにそれを用いた電源装置 |
| US11340647B2 (en) | 2018-02-16 | 2022-05-24 | Sony Semiconductor Solutions Corporation | Reference voltage generation circuit |
-
1990
- 1990-02-20 JP JP4014090A patent/JP2754834B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03242715A (ja) | 1991-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5061862A (en) | Reference voltage generating circuit | |
| US7268529B2 (en) | Reference voltage generating circuit, a semiconductor integrated circuit and a semiconductor integrated circuit apparatus | |
| US5568045A (en) | Reference voltage generator of a band-gap regulator type used in CMOS transistor circuit | |
| KR100339800B1 (ko) | 기준 전압 발생 방법 및 기준 전류 발생 방법 | |
| KR920005257B1 (ko) | 정전류원 회로 | |
| JP4616281B2 (ja) | 低オフセット・バンドギャップ電圧基準 | |
| US4663584A (en) | Intermediate potential generation circuit | |
| US7755344B2 (en) | Ultra low-voltage sub-bandgap voltage reference generator | |
| JP3808867B2 (ja) | 基準電源回路 | |
| US6958643B2 (en) | Folded cascode bandgap reference voltage circuit | |
| JPH05173659A (ja) | バンドギャップ参照回路装置 | |
| JP2008108009A (ja) | 基準電圧発生回路 | |
| US6774711B2 (en) | Low power bandgap voltage reference circuit | |
| US6614209B1 (en) | Multi stage circuits for providing a bandgap voltage reference less dependent on or independent of a resistor ratio | |
| JP2001510609A (ja) | 温度補償された出力基準電圧を有する基準電圧源 | |
| US7944272B2 (en) | Constant current circuit | |
| JP2754834B2 (ja) | バンドギャップ基準電圧発生回路 | |
| US6605987B2 (en) | Circuit for generating a reference voltage based on two partial currents with opposite temperature dependence | |
| CN115617115A (zh) | 基准电压产生电路、芯片及电子设备 | |
| JPH08339232A (ja) | 基準電圧回路 | |
| US20120153997A1 (en) | Circuit for Generating a Reference Voltage Under a Low Power Supply Voltage | |
| JP3324160B2 (ja) | 基準電圧発生回路 | |
| EP0367578A1 (en) | CMOS compatible bandgap voltage reference | |
| JPH03139873A (ja) | 温度検出回路 | |
| JP2679644B2 (ja) | Ｎｔｌ論理回路用電源回路 |