JPS62212713A - Ｍｉｓ電圧安定化装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ＭＩＳトランジスタを集積し、アナログ及び
ディジタルの信号を同一基板上で扱うＭＩＳ集積回路に
係り、特に供給電位の変動に対して極めて安定で、また
極めて高速なセトリング特性を有する安定化電位の発生
手段に関する。

〔従来の技術〕

ＭＩＳ集積回路（ＭＩＳ−ＬＳＩ）はディジタル、アナ
ログの両信号を同一基板上で取扱うことができ、かつ高
集積であることから、極めて多機能な装置を提供しうる
ちのである。ディジタル、アナログの両回路を混載する
場合、アナログ回路で必要とされる電位安定化回路が極
めて重要な回路要素となる０例えば基準電圧に対して入
力されたアナログ信号電圧の大小を判定器により比較す
る比較型のＡＤ（アナログ−ディジタル）変換器を例に
とると、アナログの基準電位が毎回変動していると雨現
性良く正確な判定を行うことができない、特にＭＩＳ−
ＬＳ　Ｉでは１枚のボード上に複数のディジタルＬＳＩ
などと供に実装されることが多く、その場合、他のＬＳ
Ｉが動作したときに生じる電源電圧の変動に対してもチ
ップ内部では安定な電圧を維持する必要がある。

第２図は、安定化電圧を発生させる回路の従来例である
。図中、１は基準電圧源、６はＮチャネルのＭＩＳトラ
ンジスタ、２は安定化電圧を供給する負荷回路である。

また、４はＰチャネルのＭＩＳトランジスタ、５はＮチ
ャネルのＭ工ｓトランジスタ３は負荷容量である。一般
的に、低電力で、かつ負荷駆動能力の大きい基準電圧源
を単独で構成するのは難しい、そこで、ここでは負荷駆
動はＭＩＳトランジスタのソースフォロク回路で行って
いる。この場合、負荷に供給される安定化電圧は基準電
圧をＶ＋ｔ、ＭＩＳｈランジスタのしきい値電圧をＶＴ
ＨとするとＶ　Ｒ−Ｖ　ＴＨとなる。

また、電源電圧除去比ＰＳＲＲ（パワーサプライ、・リ
ジェクション・レシオ（Ｐｏｗｅｒ　５ｕｐｐｌｙＲｅ
ｊｅｃｔｉｏｎ　Ｒａｔｉｏ）は Ｐ　Ｖｃｃ　　　　　Ｐ　Ｖｃｃ と表され、はぼ、しきい値電圧のドレイン−ソース間電
圧依存性に等しい値となる。これを１％以下にすること
は、チャネル長を大きく選ぶことにより容易に行える１
、シたがってＰＳＲＲの点で第２図の回路は、好ましい
ものであるが、一方、出方電圧のセトリング特性には問
題がある。

〔発明が解決しようとする問題点〕

第３図は、負荷回路が動作したときの各部の動作波形を
示しである。一般に、ＭＩＳ−ＬＳＩの内部の負荷は、
容量性の場合が多く、第２図に示した負荷容量と、１対
のＮおよびＰチャネルのＭＩＳトランジスタよりなるＣ
−ＭＩＳコンプリメンタリ（Ｃｏ＋ｎｐｌｅｎ＋ｅｎｔ
ａｒｙ　Ｍ　Ｉ　Ｓ　）インバータの組合せにより一般
的な負荷回路を模凝することができる。クロックφが低
（Ｌｏｗ）　　（低電圧＝例えば接地電圧Ｖ　ｓ　ｓ　
）のときには負荷容量には安定化電圧が供給され、一方
、φが高（Ｈｉｇｈ）　（高電圧＝例えば電源電圧Ｖｃ
ε）のときには負荷容量は放電され、接地電圧に引落さ
れる。

セトリング特性とは、φが時刻ｔｚでＬｏｗになった後
、最終的に安定化電圧に等しくなるのに要する時間であ
る０時刻１工を過ぎると最初端子■の電圧は急激に増加
するが、トランジスタ６のゲート・ソース間電圧がしき
い低電圧ＶＴＨに近い値になると、電圧の増加は極めて
ゆっくりとなり、なかなか安定化電圧に到達しない。こ
れは、ＭＩＳ）−ランジスタのサブストレツショルド特
性により、ドレイン電流がゲートソース間電圧に対して
指数関数的に変化するようになるためである。

負荷が漏れ電流のない理想的な容量の場合、セトリング
時間は無限大となる。また、例えば、負荷容量の値が１
０　ｐ　Ｆ、漏れ電流が１Ｏ−１４Ａ　あった場合、最
終的な安定化電圧の±１ｍＶ以内に入るまでには２００
秒を要する。したがって、高速性を要求されるＭＩ　５
−ＬＳ　Ｉにおいては、このような回路では、要求され
る性能を満たすことができない。

高速なセトリング特性を得るためには、例えば第４図に
示すように、増幅器を用いて帰還型の電圧安定化回路を
構成する方法も考えられる６図中、３０は増幅器、３４
はＰチャネルのＭＩＳトランジスタよりなるスイッチン
グ・ゲートである。また３１は差動増幅器、３２と３３
にてＣ−ＭＩＳインバータ・を構成ルでいる。これによ
り差動増幅器の反転入力と非反転入力に印加される信号
電圧の大小をＣ−ＭＩＳインバータの出力Ｏにて電源電
圧と接地電圧の間の振幅を有する信号に増幅し、スイッ
チングゲートのオン／オフを制御している。

第５図はこの回路の動作波形図である０時刻ｔｏにて負
荷容量が放電される。時刻ｔｚにてクロックφがＬｏｗ
になったときスイッチング・ゲートは非導通であるため
０点の電圧は下降する。時刻ｔ２にて増幅器の出力が反
転し０点の電圧が下がり、スイッチング・ゲートが導通
しの点の電圧が上昇する。０点の電圧が基準電圧を越え
たところで再び０点の電圧が上昇し、スイッチング・ゲ
ートが非導通となっての点の電圧上昇が止まる。

このように、この回路では、１回のスイッチング動作の
後、負荷端の電圧が基準電圧よりも大きな電圧となる（
すなわちオーバーシュートがある）こと、および、その
オーバーシュート量が負荷容量の大きさや増幅器の動作
速度に影響されるため、再現性良く、安定化電圧を発生
させることができない。また、０点の電圧が上昇したと
きには、それを引き落とす手段がないため、集積回路の
内部で発生する雑音に対しても弱い。以上の点から、こ
のようなスイッチング動作を伴う電圧安定化回路もＭＩ
Ｓ−ＬＳＩにおいては必須の容量性負荷の駆動には適し
ていない。

本発明の目的は、上記問題点を解消し、特にＭＩＳ−Ｌ
ＳＩにおいて必要とされる容量性負荷の駆動能力が高く
、かつ低電力の新規な電位安定化回路を提供することに
ある。

〔問題点を解決するための手段〕

上記目的を達成するために本発明では、負荷を駆動する
電流バッファと同種の電流バッファと分圧器により負帰
還回路を構成し、これと差動増幅器とにより、差動増幅
器の非反転入力に印加する第１の基準電圧に比例する安
定化電圧を負荷に供給するようにし、かつ差動増幅器の
出力に平滑溶量を接続することにより容量性負荷に対す
る駆動能力を高め、必要最小限の消費電・力で動作する
安定化電圧発生手段を実現するものである。

〔作用〕

上述の如き構成において、電流バッファを構成する電圧
源の電圧値をＮチャネルとＰチャネルＭＩＳトランジス
タのゲートしきい電圧の和よりも大きく選び、プッシュ
プル回路に常時電流を流すようにする。これにより、電
流バッファの入力（端子◎とする）の電圧からＮチャネ
ルＭＩＳトランジスタのしきい値電圧ＶＴＨを差引いた
値が電流バッファの出力端（端子◎とする）に出力され
る９分圧器の分圧比を１／ｎ　（ｎ＞１）　、基準電圧
をＶＲとすると、端子◎の電圧ｖＯおよび端子◎の電圧
ｖＯはそれぞれ ｖＱ　＝　ｎ　Ｘ　Ｖ　ｔ＋ Ｖ■＝　　ｎ　　Ｘ　ＶＲ＋　ＶＴＲ と表わせる。従がって、負荷を駆動する電流バッファと
、もう一方の電塵バッファとに同種のものを用いること
により、負荷への供給電圧（Ｖ＾とする）を Ｖ＾＝＝ｎＸＶ＋ｔと、基準電圧に比例した値にするこ
とができる。

また、負荷を駆動する電流バッファのトランジスタのゲ
イン定数をβゲート・ソース間容量をＣａｓ、平滑容量
の容量をＣＲとすると、電位安定化回路の出力電圧の応
答を示する時定数τは、と表せる。したがって、ＣＲは
Ｃｏｓに比べ十分に大きな値にすることにより、高速な
応答を確保することができる＊Ｃａｓは、トランジスタ
のゲート容量ＣＯの約１／３程度であるので、ＣＲのＧ
ｏに対する比ＣＲ／ＣＧは０．３　　よりも大きな値に
する必要がある。

〔発明の実施例〕

以下、本発明を実施例により説明する。以下の実施例の
図中、ＭＩＳトランジスタのソースに矢印を付しである
のはＰチャネルのＭＩＳ）−ランジスタを、またそれ以
外はＮチャネルのＭＩＳシランジスタを示しである。

第１図は本発明になる一実施例の回路構成図、第６図は
第１図に示す回路の動作波形図である。

第１図において、５０は基準電圧源、５１は差動増幅器
、５２は平滑容量、５４．５５は電流バッファ、５６は
分圧器であり、さらに電流バッファは、例えば、５７の
ＮチャネルＭＩＳトランジスタと５８のＰチャネルＭＩ
Ｓトランジスタよりなるプッシュプル回路と、バイアス
手段として５９の電圧源とから構成されている。さらに
分圧器は、例えば、抵抗（ＭＩＳトランジスタなどの負
荷素子６０．６１により構成されている。

電流バッファを構成する電圧源５９の電圧値をＮチャネ
ルとＰチャネルＭＩＳトランジスタのゲートしきい値電
圧の和よりも大きく選び、プッシュプル回路に常時電流
を流すようにする。これにより電流バッファの入力（端
子０）の電圧からＮチャネルＭＩＳトランジスタ５７の
しきい値電圧ＶＴＭを差引いた値が端子◎に出力されて
いる０分圧器５６の分圧比を１／ｎ（ｎ＞１）基準電圧
値をＶＲとすると、端子■および端子０の電圧は、それ
ぞれ ｖＱ　＝　ｎ　ｘ　Ｖ　Ｒ Ｖ■＝　ｎ　Ｘ　ＶＦｌ＋　ＶＴＲ と表わせる。したがって、負荷を駆動する電流バッファ
５５として、５４と同種のものを用いることにより端子
■に出力される負荷り供電電圧をＶ■＝＝ｎＸＶ＊ と、基準電圧に比例した値にすることができる。

第６図は負荷回路が動作したときの各部の動作波形図で
ある。時刻ｔｏにてクロックφがＨｉｇｈになると負荷
容量の電圧が接地電圧となる３時刻ｔ１にてクロックφ
がＬｏｗになると負荷容量はトランジスタ４を通して充
電される。このときの負荷容量端■の電圧の立ち上り特
性は、トランジスタ６２の電流特性により支配される。

一般に、トランジスタに流す電流値が同じであるならば
、トランジスタをサブスレッショルド領域で動作させた
ときに、トランジスタの伝達コンダクタンスは最大とな
り、大きな負荷駆動能力を得ることができる。したがっ
て、トランジスタ６２や６３のチャネル幅をある程度大
きくとり、設定したバイアス電流ではサブスレッショル
ド領域で動作するようにする。

まず、はじめに、トランジスタ６２のゲート・ソース間
の容量結合による端子Ｃでの電圧変動を無視した場合の
回路の応答特性について述べる。

このときのセトリング時間ｔ　ｓｐＴは、負荷容量の値
をＣＬ直流バイアス電流を工として。

Ｌ ｔｓ＋：ｙ　　０．ＩＸ　− ■ と算出できる。ここに、セトリング時間を電圧が最終的
な安定化電圧の±１ｍＶ以内に入るまでの時間と定義し
ている。また、トランジスタのサブストレツショルド係
数α（トランジスタに流れる電流を１桁変化させるのに
要するゲート・ソース間に加える電圧振幅）をＯ、ｌ　
Ｖ　／　ｄｅｃａｄｅと仮定している０例えば、負荷容
量の値として１０　ｐ　Ｆ　＋バイアス電流の値として
１０μＡを与えた場合には、セトリング時間ｔｓｇｔ４
１００ｎｓと極めて高速に応答する。低い消費電力で高
速な応答をねらう場合チップ上の他の回路との整合性を
考え、Ｉ／Ｃ１，の値は５Ｘ１０１１〜５　Ｘ　１０７
とするのが現実的である。

また、電流バッファとしてプッシュプル回路を用いてい
るために、上記した負方向の電圧変動に対するのと同様
に正方向の電圧変動に対しても、高速に応答し、安定化
電圧に収束させることができる。したがって、耐雑音性
という面からも優れたものと言うことができる。

さて、負荷容量を充電する際に、電圧安定化回路の出力
（端子■）の電圧は過渡的に減少するが、これに伴って
、トランジスタ６２のゲート・ソース間の容量結合によ
り、端子０の電圧も過渡的に減少する。基準電圧源５１
の電流供給能力は小さいために、０点の電圧は、再び容
量結合により、０点の電圧の上昇に伴って回復する。Ｉ
ｔ流バッファを高速に動作させるためにはトランジスタ
６２のゲート・ソース間電圧（端子◎と■の電圧差）を
なるべく大きくすることが望ましく、そのためには、端
子＠の過渡的な電圧の変動をなるべく小さくすることが
必要である。本発明では、平滑容量５２を設けることに
より、それを実現している。

トランジスタ６２のゲイン定数をβゲート・ソース間容
量をＣａｓ平滑容量をＣＲとすると、電圧安定化回路の
出力電圧の応答を示す時定数τはと表せる。したがって
、ＣＲをＣａｓに比べ十分に大きな値にすることにより
、高速な応答を確保することができる。　ＣＧＩＩはト
ランジスタ６２のゲート容量Ｇｏの約１／３程度である
ので、ＣＲのＣ０に対する比ＣＲ／ＣＯは０．３　　よ
りも大きな値にする必要がある。電圧安定化回路に占め
る平滑容量部分の占める割合を考えるとＣＦＩ／ＣＧの
値は０．５〜５０とするのが現実的である。

また、このように端子０に平滑容量を設けて電圧変動を
小さくすることにより、１つの基準電圧源に複数の電流
バッファを設けて複数の負荷を駆動することも可能とな
る。すなわち、１つの負荷を充電する際に、他の負荷の
電圧が同時に低下するのを防ぐことができる。

第７図は第１図に示した本発明の一実施例のより具体的
な回路模式図である。

図中、５１は差動増幅器７５，７６．７７は電流バッフ
ァ、７８．７９は負荷、８５は平滑容量である。

電流バッファは、ＮチャネルのＭＩＳ）−ランジスタ８
０とＰチャネルのＭＩＳトランジスタ８１よりなるプッ
シュプル回路と、ＭＩＳ）−ランジスタ８２．８３と定
電流源８４よりなるバイアス手段とにより構成している
。プッシュプル回路に直流のバイアス電流を流すために
は、トランジスタ８０と８１のゲートの間にそれぞれの
しきい値電圧の絶対値の和に等しい電圧を印加する必要
がある０本発明では、トランジスタ８２によるソースフ
ォロワ回路を用い、その負荷をダイオード接続（ゲート
とドレインを接続）されたＰチャネルＭＩＳシランジス
タにすることにより、トランジスタ８１のゲートに所定
の電圧を印加するようにしている。トランジスタ８０と
８２のチャネル長が等しく、そのチャネル幅の比がｎで
あり、同様にトランジスタ８１と８３のチャネル長が等
しく、そのチャネル幅の比がｎであるとする。また定電
流源８４の電流値をＩｎ　とすると、プッシュプル回路
に流れる直流バイアス電流工は Ｉ’＝ｎＸＩｑ となる。したがって、駆動する負荷容量の値に対して、
このｎの値を適当に選ぶことにより、必要な速度性能を
得ることができる。

また、この発明では、平滑容量としてＭＩＳトランジス
タのゲート容量を用いている。これにより、少ない面積
で大きな容量を効率よく得ることができる。

一方、第７図中、基準電圧源１００はバンドギャップ基
準電圧発生器である。また、差動増幅器において、９１
は定電流源９２は非反転入力。

９３は反転入力である。

一般に、ＭＩＳ集積回路あるいはバイポーラ集積回路を
問わず、最も温度安定性の優れた基＄電圧発生器は、バ
ンドギャップ基準電圧発生器である。その安定化電圧は
室温（２５℃＝２９８Ｋ）において約１．２６Ｖ　ある
０本例では、この基準電圧発生器を用い、また、１／３
の分圧器を用いて、電流バッファの出力に、バンドギャ
ップ基準電圧１．２６Ｖの３倍、すなわち３．７８Ｖの
電圧を得ている。ＭＩＳ−ＬＳＩにおいて、もつともよ
く用いられる電源電圧５ｖ以内の電圧でなるべく高い安
定化電圧として、４ｖ前後の値が、回路動作上、都合が
良い０分圧比としては、ここに示した１／３以外にも、
例えば拡散層抵抗等を用いることにより、任意の値を得
ることができる。ただ、例えば拡散層の層抵抗は一般に
低く高い抵抗値を得るためには大きな面積を占めてしま
う。したがって、本例のように整数分の１の比の場合に
は、ＭＩＳトランジスタを用いるのが面積効率の点で好
ましい、というのも、ＭＩＳトランジスタのチャネル抵
抗は高いからである。同じゲート長、ゲート幅を有する
ＭＩＳトランジ・スタを用いれば整数分の１の分圧比を
容易に得ることができる。

また、その場合１本例のように、分圧器を構成する各ト
ランジスタの基板を分離し、ソースに接続することで基
板バイアス効果の影響を受けずに。

より正確な分圧比を得ることができる。このような基板
の分離は、ＮウェルのＣ−ＭＩＳ＄積回路にて、ウェル
を分離してＰチャネルのＭＩＳトランジスタを構成すれ
な良い、また同様に、ＰウェルのＣ−ＭＩＳ集積回路で
は、分圧器をＮチャネルのＭＩＳトランジスタで構成す
れば良い。

電流バッファ７５と７６．７７の特性がそろっていれば
、負荷７８．７９には、３．７８Ｖ　が供給される。

また、本発明では、接地電圧の配線を、定常電流のみを
流す７２とスイッチング時に電流を流す７３とに分けて
いる。これにより、負荷のスイッチング動作に伴って、
接地配線に電流が流れ、接地配線の電圧が上昇するため
に安定化電圧が変動するという現像を防止することがで
きる。

第８図は、第７図中に用いたバンドギャップ基準電圧発
生器の具体的な回路構成図である。

図中、１００がバンドキャップ基準電圧発生器。

１０２が第７図中の定電流源を構成するための補助回路
である。

バンドギャップ基準電圧発生器は、１０１で示した定電
流発生部と、その他の部分よりなっている。定電流発生
部では、トランジスタ１０３と１０４および１０５と１
０６によりミラー回路を構成し、バイポーラトランジス
タ１０７と１０８に流れる電流Ｉｙ＋を等しくしている
。また同等に、トランジスタ１０５と１０６のソースの
電圧を等しくしている。バイポーラトランジスタ１０７
と１０８に対するエミッタの面積比をｎｅ　とし、抵抗
１０９の値をＲ工とするとＩＲは、 ｚ　　　ｑ と表せる。ここにｋはボルツアン定数、Ｔは絶対温度、
ｑは電荷製量である。

定電流発生部においてＭＩＳトランジスタ１１０と１１
１は平滑容量であり、それぞれＭＩＳトランジスタ１０
３，１０４および１０５，１０６のゲート・ソース間電
圧をクランプし、それぞれに流れる電流を安定化してい
る。これにより、電源電圧が変動した時の定電流発生源
の電流値の温度変動を極めて小さくすることができる。

一方、トランジスタ１１２は１０３とミラー回路を構成
しているので、バイポーラトランジスタ１１３にも電流
ＩＦＩが流れる。したがって抵抗１１４の値をＲ２とす
ると、バンドギャップ基準電圧の値ＶＲとして となる。ここにＶｂｅは１１３のベース・エミッタ間電
圧である。したがって、Ｒ１，Ｒｚ、Ｎｅの値を適当に
選べば、室温付近でＶＦＩの温度依存性を極めて小さく
することができる。そのときのＶＲの値は約１．２６Ｖ
である。

また、この回路で得られる定電流を、補助回路１０２を
用いることにより、他の回路でも用いることができる。

すなわち、トランジスタ１０３と１１６にてミラー回路
を、また同様に１１７と１１８にてミラー回路を構成し
、負荷１１９に定電流を流す、このようにトランジスタ
１１７とミラー接続するトランジスタを設けてやること
により、いくつづでも定電流源を得ることができる。

また、第９図には、バイポーラ・トランジスタの断面構
造図を示す。Ｃ−ＭＩＳ集積回路では、半導体基板中に
基板と異なる導電形を有する島状の拡散領域（ウェル）
を形成する。

図中、１３０はＰ形の半導体基板、１３１はＮ形のウェ
ル、１３２はウェルに電位を与えるためのＮ十拡散層、
１３３はウェル中に形成されたＰ十拡散層である。この
ようにＮウェル構造のＣ−ＭＩＳ−ＬＳＩでは容易にＰ
ＮＰ　トランジスタを、これと同様にＰウェル構造のＣ
−ＭＩＳ・ＬＳＩでは容易にＮＰＮトランジスタを同時
に形成することができる。したがって、この場合には。

Ｎウェルを接地し、１３３をエミッタとすることにより
、第８図中１０７，１０８，１１３などのバイポーラ・
トランジスタを得ることができる。

以上、述べたごとく、本発明になるＭＩＳ型電圧安定化
回絡は（、−ＭＩＳ−ＬＳＩと構造上、整合性が良く、
高集積であり、かつ、負荷駆動能力に優れている。

したがって、例えばこれを、１つのメモリセル当り複数
のビットを記憶する多値記憶メモリなどに適用すること
ができる。具体的には、ワード線に印加する階段波電圧
の基準電圧や、電荷転送型増幅器の転送ゲートを駆動す
る電源などである。

これにより、多値記憶メモリの動作安定性を高いものに
し、特性を飛躍的に向上させることができる。

〔発明の効果〕

以上説明した如く、本発明によれば、アナログ。

ディジタルの両信号を扱うＭＩＳ−ＬＳＩにおいて、集
積度が高く、高速セトリングの電圧安定化回路を容易に
構成でき、こねにより、従来の比べて、アナログ回路部
の特性を飛躍的に向上させ、アナログ、ディジタルのバ
ランスをとることにより、ＭＩＳ−ＬＳＩの本来の長所
である多機能性を生かした装置を提供することができる
。

【図面の簡単な説明】

第１図は本発明の実施例を示す回路構成図、第２図、第
３図は従来の電圧安定化回路の構成図と動作波形図、第
４図、第５図は他の従来の電圧安定化回路の構成図と動
作波形図、第６図は第１図の回路の動作波形図、第７図
は第１図の回路の具体的な実施例を示す回路図、第８図
は本発明の基準電圧発生部の実施例を示す部分回路図、
第９図は第８図の実施例中で用いたバイポーラ・トラン
ジスタの断面構造図である。 １・・・基準電圧源、２・・・負荷回路、３・・・負荷
容量、３０・・・増幅器、３１・・・差動増幅器、３４
・・・スイツング・ゲート、５２・・・平滑容量、５４
．５５・・・電流バッファ、５９．６４・・・バイアス
手段、７５゜７６．７７・・・電流バッファ、７８・・
・負荷容量、７９・・・負荷回路、８４・・・定電流源
、５１・・・差動増幅器、５６・・・分圧器、１００・
・・バンドギャップ基準電圧発生器、１０１・・・定電
流発生回路、１０７゜１０８．１１３・・・バイポーラ
・トランジスタ。 １１０．１１１−・・平滑容量、１０９，１１４−・・
抵抗、１３０．・・・半導一体基板（Ｐ型）、１３１・
・・Ｎつ早　ｌ　国 奉　６　目 １０１゜ 早　２　目 早　３　口 １ｏ１゜ 早　ヰ　の 第　！；　口

Claims (1)

1. 【特許請求の範囲】 １、第１の基準電圧を発生する基準電圧源と、第１の基
   準電圧を非反転入力とし、出力から反転入力には第１の
   電流バッファと分圧器により構成される帰還回路により
   負帰還を施した差動増幅器と、差動増幅器の出力に接続
   され負荷回路を駆動するべく設けられ、かつ第１の電流
   バッファと同種の電流バッファとを少なくとも１つ有し
   、負帰回路には第１の基準電圧に比例する第３の基準電
   圧を供給するようにし、上記差動増幅器の出力と接地電
   位の間には平滑容量が接続されてなることを特徴とする
   ＭＩＳ電圧安定化装置。 ２、特許請求の範囲第１項記載の装置において、上記電
   流バッファは少なくとも１つずつのＮチャネルとＰチャ
   ネルのＭＩＳトランジスタによつて構成されるプッシュ
   プル回路と、該プッシュプル回路に直流バイアス電流を
   流すべく設けられたバイアス手段とを、それぞれ少なく
   とも有することを特徴とするＭＩＳ電圧安定化装置。 ３、特許請求の範囲第１項記載の装置において、上記バ
   イアス手段が、基準電圧を入力とするＮチャネルまたは
   ＰチャネルのＭＩＳトランジスタのソースフォロワによ
   り構成され、かつ該ソースフォロワの負荷が、ゲートと
   ドレインを接続されたＰチャネルまたはＮチャネルのＭ
   ＩＳトランジスタと定電流源の直列接続により構成され
   てなることを特徴とするＭＩＳ電圧安定化装置。 ４、特許請求の範囲第１項記載の装置において、電流バ
   ッファの駆動する負荷の容量値Ｃ＿Ｌと、該電流バッフ
   ァのプッシュプル回路に流れる直流バイアス電流値Ｉの
   間に ５×１０＾７≧Ｉ／Ｃ＿Ｌ≧５×１０＾５ なる関係が成り立つことを特徴とするＭＩＳ電圧安定化
   装置。 ５、特許請求の範囲第１項記載の装置において、上記平
   滑容量値Ｇ＿Ｒと上記電流バッファのプッシュプル回路
   を構成するＮチャネルまたはＰチャネルのＭＩＳトラン
   ジスタのうち、ゲート面積が最大なもののゲート容量値
   Ｃ＿Ｇとの間に５０≧Ｇ＿Ｒ／Ｃ＿Ｇ≧０．５なる関係
   が成り立つことを特徴とするＭＩＳ電圧安定化装置。 ６、特許請求の範囲第１項記載の装置において、上記基
   準電圧発生手段が、差動増幅手段と、該差動増幅手段の
   非反転入力に接続された基準電圧源と、該差動増幅手段
   の出力に接続された電流バッファと、該電流バッファの
   出力と上記差動増幅手段の反転入力にともに接続された
   分圧手段とから、それぞれ少なくとも構成されてなるこ
   とを特徴とするＭＩＳ電圧安定化装置。 ７、特許請求の範囲第５項記載の装置において、上記基
   準電圧源の発生する電圧Ｖ＿Ｒ＿１が１．３Ｖ≧Ｖ＿Ｒ
   ＿１≧１．２Ｖ なる関係にあることを特徴とするＭＩＳ電圧安定化装置
   。 ８、特許請求の範囲第５項記載の装置において、上記分
   圧手段は、上記電流バッファの出力電圧の１／３の値を
   上記差動増幅手段の反転入力に印加することを特徴とす
   るＭＩＳ電圧安定化装置。 ９、特許請求の範囲第５項記載の装置において、上記分
   圧手段が複数のウェル内に形成された複数のＭＩＳトラ
   ンジスタよりなることを特徴とするＭＩＳ電圧安定化装
   置。