JPH0424813A - 定電圧回路 - Google Patents
定電圧回路Info
- Publication number
- JPH0424813A JPH0424813A JP13077590A JP13077590A JPH0424813A JP H0424813 A JPH0424813 A JP H0424813A JP 13077590 A JP13077590 A JP 13077590A JP 13077590 A JP13077590 A JP 13077590A JP H0424813 A JPH0424813 A JP H0424813A
- Authority
- JP
- Japan
- Prior art keywords
- conductive element
- constant
- series
- source
- voltage circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 abstract description 27
- 238000010586 diagram Methods 0.000 description 6
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、各種電子機器に用いられる定電圧回路に関す
る。
る。
［従来の技術１
従来の定電圧回路は、第３図に示すよ狽こ基準電圧源５
の電圧を、そのまま定電圧回路比カフｉこ出力していた
。すなわち、演算増幅器１の反転入力に基準電圧源５の
電圧を入力し、非反転入力（こは演算増幅器の出力をＰ
ＭＯＳ ｌ−ランジスタ３を介し帰還させることで、基
準電圧源５の電圧を定電圧回路比カフに出力していた。
の電圧を、そのまま定電圧回路比カフｉこ出力していた
。すなわち、演算増幅器１の反転入力に基準電圧源５の
電圧を入力し、非反転入力（こは演算増幅器の出力をＰ
ＭＯＳ ｌ−ランジスタ３を介し帰還させることで、基
準電圧源５の電圧を定電圧回路比カフに出力していた。
［発明が解決しようとする課Ｂ］
従来の定電圧回路は、出力電圧値のばらつきカＳ少ない
という長所を持っている。
という長所を持っている。
しかし、従来の定電圧回路では発振特性の【ｆらつきを
抑えることができない。すなわち、時計用のように消費
電流が非常に少ない集積回路では、消費電流を抑えるた
め、発振回路を内蔵の定電圧回路の出力電圧により駆動
している。また、発振特性（発振開始電圧・発振停止電
圧・発振電流）は、発振インバータのトランジスタサイ
ズでは（ｆ決まり、そのショート電流に大きく依存する
。そのため第５図に示すように、従来の定電圧回路では
、発振インバータを構成するトランジスタのしきい値電
圧の和に対し、発振特性が大きく変化していた。
抑えることができない。すなわち、時計用のように消費
電流が非常に少ない集積回路では、消費電流を抑えるた
め、発振回路を内蔵の定電圧回路の出力電圧により駆動
している。また、発振特性（発振開始電圧・発振停止電
圧・発振電流）は、発振インバータのトランジスタサイ
ズでは（ｆ決まり、そのショート電流に大きく依存する
。そのため第５図に示すように、従来の定電圧回路では
、発振インバータを構成するトランジスタのしきい値電
圧の和に対し、発振特性が大きく変化していた。
そこで、本発明の定電圧回路はこのような問題点を解決
するもので、その目的とするところは、トランジスタの
しきい値電圧のばらつきに対し、発振特性のばらつきを
抑えることにある。
するもので、その目的とするところは、トランジスタの
しきい値電圧のばらつきに対し、発振特性のばらつきを
抑えることにある。
［課題を解決するための手段１
本発明の定電圧回路は、
ａ）回路の駆動力となる電源電圧源と、ｂ）一定電流を
流す定電流源と、 Ｃ）二つの入力電圧を比較する演算増幅器と、ｄ）前記
演算増幅器の出力に応じてスイッチング動作を行い、前
記電源電圧源に接続される第１導電素子と、 ｅ）抵抗の役割をし、前記第１導電素子に直列に接続さ
れる第２導電素子と、 ｆ）抵抗の役割をし、前記第２導電素子に直列に接続さ
れる第３導電素子とからなる定電圧回路。
流す定電流源と、 Ｃ）二つの入力電圧を比較する演算増幅器と、ｄ）前記
演算増幅器の出力に応じてスイッチング動作を行い、前
記電源電圧源に接続される第１導電素子と、 ｅ）抵抗の役割をし、前記第１導電素子に直列に接続さ
れる第２導電素子と、 ｆ）抵抗の役割をし、前記第２導電素子に直列に接続さ
れる第３導電素子とからなる定電圧回路。
［実 施 例］
以下、本発明を実施例に基づいて詳細に説明する。
第１図は、本実施例の定電圧回路である。ｌは２つの入
力端子の電位を比較出力する演算増幅器である。２は回
路の駆動源となる１ｔＨ電圧源である。３は第１導電素
子であるＰチャンネルＭＯＳトランジスタである。４は
一定電流を流す定電流源である。５は基準電位をつくる
基準電圧源である。６は負荷である。７は定電圧回路の
出力である。８は第２導電素子であるＰＭＯＳトランジ
スタである。９は第３導電素子であるＮＭＯＳトランジ
スタである。
力端子の電位を比較出力する演算増幅器である。２は回
路の駆動源となる１ｔＨ電圧源である。３は第１導電素
子であるＰチャンネルＭＯＳトランジスタである。４は
一定電流を流す定電流源である。５は基準電位をつくる
基準電圧源である。６は負荷である。７は定電圧回路の
出力である。８は第２導電素子であるＰＭＯＳトランジ
スタである。９は第３導電素子であるＮＭＯＳトランジ
スタである。
演算増幅器ｌは、基準電圧源５の電位ＶｒｅｆとＮＭＯ
Ｓトランジスタ９の電位Ｖｌを比較するものである。Ｖ
ｒｅｆ＞Ｖｌの場合、演算増幅器１の出力は負となり、
ＰＭＯＳトランジスタ３はオン状態となる。その結果Ｖ
ｌの電位は上がる方向に働＜、Ｖｒｅｆ＜Ｖｌの場合、
演算増幅器１の出力は正となり、ＰＭＯＳトランジスタ
３はオフ状態となる。その結果■１の電位は下がる方向
に働く。よって、演算増幅器１はＶｒｅｆと■１を同電
位にする働きがある。
Ｓトランジスタ９の電位Ｖｌを比較するものである。Ｖ
ｒｅｆ＞Ｖｌの場合、演算増幅器１の出力は負となり、
ＰＭＯＳトランジスタ３はオン状態となる。その結果Ｖ
ｌの電位は上がる方向に働＜、Ｖｒｅｆ＜Ｖｌの場合、
演算増幅器１の出力は正となり、ＰＭＯＳトランジスタ
３はオフ状態となる。その結果■１の電位は下がる方向
に働く。よって、演算増幅器１はＶｒｅｆと■１を同電
位にする働きがある。
Ｖｒｅｆ＝Ｖ１ ・・・・・・・・・０次に負荷６
にかかる電圧、すなわち定電圧回路比カフの電位をＶｒ
ｅｇとし、定電流Ｈ４に流れる電流をＩＩ ＰＭＯＳト
ランジスタ８およびＮＭＯＳトランジスタ９のドレイン
の電位を■２、ＰＭＯＳトランジスタ８の利得係数をβ
Ｐｌ、しきい値電圧をｖｔｐ １、ＮＭＯＳトランジス
タ９の利得係数をβＮ１、しきい値電圧をＶｔｎ ｌと
すると、ＰＭＯＳトランジスタ８に流れる電流ＩＰおよ
びＮＭＯＳトランジスタ９に流れる電流ＩＮは、以下の
ようになる。
にかかる電圧、すなわち定電圧回路比カフの電位をＶｒ
ｅｇとし、定電流Ｈ４に流れる電流をＩＩ ＰＭＯＳト
ランジスタ８およびＮＭＯＳトランジスタ９のドレイン
の電位を■２、ＰＭＯＳトランジスタ８の利得係数をβ
Ｐｌ、しきい値電圧をｖｔｐ １、ＮＭＯＳトランジス
タ９の利得係数をβＮ１、しきい値電圧をＶｔｎ ｌと
すると、ＰＭＯＳトランジスタ８に流れる電流ＩＰおよ
びＮＭＯＳトランジスタ９に流れる電流ＩＮは、以下の
ようになる。
ＩＰ＝βＰｌ （Ｖｒｅｇ−Ｖ２−ＶＴＰＩＩ ” ／
２ −− ・・■ＩＮ＝ １３Ｎ１ （Ｖ２−Ｖｌ−Ｖ
ＴＮＩＩ ” ／２ ・−・−■また、ＩＰおよび
ＩＮの電流は、定電流源４の電流工１で制限されるため
、１１＝ＩＰ＝ＩＮとなる。
２ −− ・・■ＩＮ＝ １３Ｎ１ （Ｖ２−Ｖｌ−Ｖ
ＴＮＩＩ ” ／２ ・−・−■また、ＩＰおよび
ＩＮの電流は、定電流源４の電流工１で制限されるため
、１１＝ＩＰ＝ＩＮとなる。
よって■、■、■式より、
Ｖｒｅｇ＝Ｖｒｅｆ＋ＶＴＰ１＋ＶＴＮ１＋ ａ （定
数）・・・■ａ＝Ｊ（２Ｉｌ／βｐＨ＋ｆ ｔ２１１
／βＮｌｌ となる。
数）・・・■ａ＝Ｊ（２Ｉｌ／βｐＨ＋ｆ ｔ２１１
／βＮｌｌ となる。
次に発振インバータについて検討する。第２図に本実施
例の発振インバータを示す、１１は発振インバータのＰ
ＭＯ５）ランジスタである。１２は発振インバータのＮ
ＭＯＳトランジスタである。１３は定電圧回路源である
。
例の発振インバータを示す、１１は発振インバータのＰ
ＭＯ５）ランジスタである。１２は発振インバータのＮ
ＭＯＳトランジスタである。１３は定電圧回路源である
。
発振インバータのＰＭＯＳトランジスタ１１の利得係数
をβＰ２、しきい値電圧をＶＴＰ２とし、ＮＭＯ３）−
ランジスタ１２の利得係数をβＮ２、しきい値電圧をＶ
ＴＮ２とする。
をβＰ２、しきい値電圧をＶＴＰ２とし、ＮＭＯ３）−
ランジスタ１２の利得係数をβＮ２、しきい値電圧をＶ
ＴＮ２とする。
発振インバータのショート電流（Ｉ Ｓ）は、ＩＳ＝
ｂ （Ｖｒｅｇ−ＶＴＮ２−ＶＴＰ２１” ／ ２
・・・■ｂ＝βＰ２・βＮ２／ ＩＪβＰ２＋Ｊβ
Ｎ２）２また、定電圧回路および発振インバータを同種
のトランジスタで構成、すると、そのしきい値電圧はほ
ぼ等しいと考えられる。
ｂ （Ｖｒｅｇ−ＶＴＮ２−ＶＴＰ２１” ／ ２
・・・■ｂ＝βＰ２・βＮ２／ ＩＪβＰ２＋Ｊβ
Ｎ２）２また、定電圧回路および発振インバータを同種
のトランジスタで構成、すると、そのしきい値電圧はほ
ぼ等しいと考えられる。
ＶＴＰ１＝ＶＴＰ２ ＶＴＮｌ＝ＶＴＮ２ − ・
−・−・・■よって、■、■、■式よりＩＳは、 ｌ５＝ｂ （Ｖｒｅｆ＋ａ）’ ／２ − −
− − − − −■ａ ＝ Ｉ （２１１／βＰｉ
） ＋ｆ（２１１／ βＮｉ１ｂ：βＰ２・ βＮ
２／（−ｒＢＰｚ＋ＩＢＮｚ）”■式の結果より、ＩＳ
はトランジスタのしきい値電圧に影響されない。つまり
、第４図に示すように発振インバータを構成するトラン
ジスタのしきい値電圧の和に対し、発振特性を安定させ
ることができる。
−・−・・■よって、■、■、■式よりＩＳは、 ｌ５＝ｂ （Ｖｒｅｆ＋ａ）’ ／２ − −
− − − − −■ａ ＝ Ｉ （２１１／βＰｉ
） ＋ｆ（２１１／ βＮｉ１ｂ：βＰ２・ βＮ
２／（−ｒＢＰｚ＋ＩＢＮｚ）”■式の結果より、ＩＳ
はトランジスタのしきい値電圧に影響されない。つまり
、第４図に示すように発振インバータを構成するトラン
ジスタのしきい値電圧の和に対し、発振特性を安定させ
ることができる。
以上の結果より、本発明の定電圧回路で発振インバータ
を駆動した場合、発振インバータのしきい値電圧がばら
ついても、発振特性は一定とすることができる。
を駆動した場合、発振インバータのしきい値電圧がばら
ついても、発振特性は一定とすることができる。
尚、ここに挙げた実施例はあくまでも一実施例に過ぎな
い。
い。
［発明の効果１
以上に述べたように、本発明の定電圧回路はトランジス
タのしきい値電圧のばらつきに関係なく、発振特性を一
定にできるという効果を有する。
タのしきい値電圧のばらつきに関係なく、発振特性を一
定にできるという効果を有する。
第１図は本実施例の定電圧回路の構成図、第２図は本実
施例の発振インバータの構成図、第３図は従来の定電圧
回路の構成図、第４図は本発明の定電圧回路を用いた場
合の発振特性を表わす図、第５図は従来の定電圧回路を
用いた場合の発振特性を表わす図である。 演算増幅器 電源電圧源 ＰＭＯＳトランジスタ 定電流源 基準電圧源 負荷 定電圧回路出力 ＰＭＯＳトランジスタ ＮＭＯＳトランジスタ ＰＭＯＳトランジスタ ＮＭＯＳトランジスタ 定電圧源 希 図 栄 図 弼、！；区
施例の発振インバータの構成図、第３図は従来の定電圧
回路の構成図、第４図は本発明の定電圧回路を用いた場
合の発振特性を表わす図、第５図は従来の定電圧回路を
用いた場合の発振特性を表わす図である。 演算増幅器 電源電圧源 ＰＭＯＳトランジスタ 定電流源 基準電圧源 負荷 定電圧回路出力 ＰＭＯＳトランジスタ ＮＭＯＳトランジスタ ＰＭＯＳトランジスタ ＮＭＯＳトランジスタ 定電圧源 希 図 栄 図 弼、！；区
Claims (1)
- 【特許請求の範囲】 ａ）回路の駆動力となる電源電圧源と、 ｂ）一定電流を流す定電流源と、 ｃ）二つの入力電圧を比較する演算増幅器と、ｄ）前記
演算増幅器の出力に応じてスイッチング動作を行い、前
記電源電圧源に接続される第１導電素子と、 ｅ）抵抗の役割をし、前記第１導電素子に直列に接続さ
れる第２導電素子と、 ｆ）抵抗の役割をし、前記第２導電素子に直列に接続さ
れる第３導電素子とからなることを特徴とする定電圧回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13077590A JPH0424813A (ja) | 1990-05-21 | 1990-05-21 | 定電圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13077590A JPH0424813A (ja) | 1990-05-21 | 1990-05-21 | 定電圧回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0424813A true JPH0424813A (ja) | 1992-01-28 |
Family
ID=15042376
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13077590A Pending JPH0424813A (ja) | 1990-05-21 | 1990-05-21 | 定電圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0424813A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007288392A (ja) * | 2006-04-14 | 2007-11-01 | Nec Electronics Corp | リミッタ回路 |
| JP2008052546A (ja) * | 2006-08-25 | 2008-03-06 | Seiko Instruments Inc | 定電圧回路及びそれを用いた水晶発振回路 |
| US7919726B2 (en) * | 2002-11-29 | 2011-04-05 | Semiconductor Energy Laboratory Co., Ltd. | Laser irradiation apparatus, laser irradiation method, and method for manufacturing a semiconductor device |
-
1990
- 1990-05-21 JP JP13077590A patent/JPH0424813A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7919726B2 (en) * | 2002-11-29 | 2011-04-05 | Semiconductor Energy Laboratory Co., Ltd. | Laser irradiation apparatus, laser irradiation method, and method for manufacturing a semiconductor device |
| JP2007288392A (ja) * | 2006-04-14 | 2007-11-01 | Nec Electronics Corp | リミッタ回路 |
| JP4717692B2 (ja) * | 2006-04-14 | 2011-07-06 | ルネサスエレクトロニクス株式会社 | リミッタ回路 |
| JP2008052546A (ja) * | 2006-08-25 | 2008-03-06 | Seiko Instruments Inc | 定電圧回路及びそれを用いた水晶発振回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4663584A (en) | Intermediate potential generation circuit | |
| US5525897A (en) | Transistor circuit for use in a voltage to current converter circuit | |
| US6329871B2 (en) | Reference voltage generation circuit using source followers | |
| US6177785B1 (en) | Programmable voltage regulator circuit with low power consumption feature | |
| KR920001634B1 (ko) | 중간전위 발생회로 | |
| JP2525346B2 (ja) | 定電流源回路を有する差動増幅回路 | |
| JP3575453B2 (ja) | 基準電圧発生回路 | |
| US5266887A (en) | Bidirectional voltage to current converter | |
| JP3556328B2 (ja) | 内部電源回路 | |
| KR101248338B1 (ko) | 전압 조정기 | |
| US8786324B1 (en) | Mixed voltage driving circuit | |
| JP3335183B2 (ja) | バッファ回路 | |
| US5021730A (en) | Voltage to current converter with extended dynamic range | |
| US5712556A (en) | Intermediate potential generating circuit having output stabilizing circuit | |
| US6897714B2 (en) | Reference voltage generating circuit | |
| KR0126911B1 (ko) | 기준전압 발생회로 및 발생방법 | |
| JP3357689B2 (ja) | 定電圧出力回路 | |
| KR960003087A (ko) | 수정발진회로 | |
| US4068140A (en) | MOS source follower circuit | |
| JP4315724B2 (ja) | バンドギャップ型基準電圧回路のスタートアップ回路 | |
| EP0496424A2 (en) | Constant-voltage generating circuit | |
| JPH07113862B2 (ja) | 基準電圧発生回路 | |
| KR100363139B1 (ko) | 버퍼회로및바이어스회로 | |
| JPH0424813A (ja) | 定電圧回路 | |
| US6975168B2 (en) | Drive circuit |