JP2008052546A - 定電圧回路及びそれを用いた水晶発振回路 - Google Patents

Abstract

【課題】 発振起動時のβUPにおける出力電圧の微調整が容易に行え、かつプロセスにてＭＯＳトランジスタの閾値電圧の制御を行う必要がない定電圧回路を提供する。
【解決手段】 本発明の定電圧回路は、定電力出力部が、ソースが電源に接続され、ゲートに差動増幅回路の出力が入力され、定電圧を出力する第1Ｐチャネル型ＭＯＳトランジスタと、第1Ｐチャネル型ＭＯＳトランジスタのドレインにソースが接続され、ゲートがドレインに接続された第2Ｐチャネル型ＭＯＳトランジスタとからなり、該定電圧出力部の電圧を調整するリファレンス電流を流す、前記第2Ｐチャネル型ＭＯＳトランジスタに接続された第1の定電流回路と、第1定電流回路に並列に接続され、制御信号が入力されることにより所定の電流を流す第2定電流回路と、定電圧の帰還成分及びリファレンス電圧を比較し、定電圧出力部が出力する定電圧を調整する差動増幅回路とを有する。
【選択図】 図１

Description

本発明は、定電圧を生成して出力する定電圧回路に係わり、特に水晶発振回路を安定的に発振させる電圧を供給する定電圧回路に関する。

水晶発振回路（図１参照）の発振に用いるインバータ（以下、発振インバータ）ＩＮＶを駆動する電源部として、発振周波数を安定化させるため、ＭＯＳトランジスタを用いた、定電圧を出力する定電圧回路が用いられている（例えば、特許文献１参照）。
特に、上記定電圧回路においては、安定的に電圧を発生させるため、Ｐチャネル型ＭＯＳトランジスタ及びＮチャネル型ＭＯＳトランジスタを直列に接続し、それぞれの閾値電圧ＶTPと、閾値電圧ＶTNとを加算して、定電圧を発生する構成が用いられている。

また、水晶発振回路は、発振起動時において、発振起動が確実に行い、かつ発振周波数が安定するまでの時間を短縮させるため、定電圧回路の出力電圧を高くし、発振が安定化した後に、消費電力を低く抑えるため、定電圧回路の出力電圧を所定の駆動電圧に保つように調整されている。
この発振起動時における定電圧回路の出力する定電圧を、発振が安定している際の電圧値に比較して高く制御する処理はβUPと呼ばれ、通常、図３に示すように、直列に接続されるＭＯＳトランジスタを１個追加することにより、追加したＭＯＳトランジスタの閾値電圧ＶT分を出力電圧に上乗せすることにより行われている。

すなわち、図３に示す上記定電圧回路は、βUPのためのＰチャネル型ＭＯＳトランジスタＭＰ４が、発信安定時の電圧を生成するＰチャネルＭＯＳトランジスタ型ＭＰ１に対して、Ｐチャネル型ＭＯＳトランジスタＭＰ２及びＮチャネル型ＭＯＳトランジスタＭＮ１とともに直列に接続され、Ｐチャネル型ＭＯＳトランジスタＭＰ２に対して並列に半導体スイッチＳＷが接続された構成となっている。
そして、発振起動時に、半導体スイッチＳＷをオフ状態とし、Ｐチャネル型ＭＯＳトランジスタＭＰ２の閾値電圧ＶTを出力電圧に上乗せしてβUPを行い、安定発信時に、半導体スイッチＳＷをオン状態とし、所定の駆動電圧の定電圧ＶREGとしている。
ＷＯ９８／３９６９３

一方、発振起動時における必要な電圧とするためにβUPを行うのであるが、水晶発振回路の低消費電力を実現するためには、発振起動時に必要な最小限の定電圧ＶREGの増加が必要となる。
しかしながら、上述した従来の定電圧回路にあっては、βUPにおける出力電圧の制御において、追加するＰチャネル型ＭＯＳトランジスタＭＰ４の閾値電圧ＶT分の調整しかできない。

このため、水晶発振回路を安定的に発振起動させる際、定電圧ＶREGを閾値電圧ＶT以下の電圧だけ増加させることが必要となる場合がある。
この場合に、Ｐチャネル型ＭＯＳトランジスタの閾値電圧ＶTを低下させる必要があり、他のＰチャネル型ＭＯＳトランジスタ（例えば、Ｐチャネル型ＭＯＳトランジスタＭＰ１）に対し、プロセスにおいて異なった閾値制御を行うことで閾値電圧ＶTを調整する必要がある。

しかしながら、定電圧回路の出力電圧である定電圧ＶREGの電圧値の制御として、Ｎチャネル型ＭＯＳトランジスタＭＰ２の閾値電圧ＶTを調整する場合、プロセスにおける閾値電圧調整のためのマスク工程が必要となり、製造コストが上昇してしまう問題がある。
本発明は、このような事情に鑑みてなされたもので、発振起動時のβUPにおける出力電圧の微調整が容易に行え、かつプロセスにてＭＯＳトランジスタの閾値電圧の制御を行う必要がない定電圧回路を提供することを目的とする。

本発明の定電圧回路は、定電力出力部が、ソースが電源に接続され、ゲートに定電圧制御信号が入力され、定電圧を出力する第１のＰチャネル型ＭＯＳトランジスタ（例えば、実施形態におけるＰチャネル型ＭＯＳトランジスタＭＰ１）と、該第１のＰチャネル型ＭＯＳトランジスタのドレインにソースが接続され、ゲートがドレインに接続された第２のＰチャネル型ＭＯＳトランジスタ（例えば、実施形態におけるＰチャネル型ＭＯＳトランジスタＭＰ２）とからなり、該定電圧出力部の電圧を調整するリファレンス電流を流す、前記第２のＰチャネル型ＭＯＳトランジスタに接続された第１の定電流回路（例えば、実施形態におけるＮチャネル型ＭＯＳトランジスタＭＮ１）と、該第１の定電流回路に並列に接続され、制御信号が入力されることにより所定の電流を流す第２の定電流回路（例えば、実施形態におけるＮチャネル型ＭＯＳトランジスタＭＮ２及びＭＮ３）と、前記定電圧の帰還成分及びリファレンス電圧を比較し、前記定電圧出力部が出力する定電圧を調整する前記定電圧制御信号を生成する差動増幅回路（例えば、実施形態における差動増幅回路ＯＰ）とを有することを特徴とする。

本発明の定電圧回路は、前記第１の定電流回路が、ドレインが前記定電圧出力部に接続され、ゲートにリファレンス電圧が印加され、ソースが接地された第１のＮチャネル型ＭＯＳトランジスタからなり、前記第２の定電流回路が、ドレインが前記定電圧出力部に接続され、ゲートにリファレンス電圧が印加された第２のＮチャネル型ＭＯＳトランジスタと、該第２のＮチャネル型ＭＯＳトランジスタのソースにドレインが接続され、ゲートに前記リファレンス電圧が印加され、ソースが接地された第３のＮチャネル型ＭＯＳトランジスタとからなることを特徴とする。

本発明の水晶発振回路は、水晶振動子と、該水晶振動子に並列に接続された発振インバータと、前記水晶振動子の各々の端子及び接地間に介挿されたコンデンサと、前記発振インバータに駆動電圧として定電圧を供給する上記定電圧回路のいずれかを有することを特徴とする。

本発明の水晶発振回路は、発振起動時に前記制御信号により第２の定電流回路に電流を流し、定電圧出力部の出力する定電圧の電圧値を、発振が安定している安定発振時に比較して上昇させることを特徴とする。

以上説明したように、本発明の定電圧回路によれば、発振起動時のβUPにおいて、従来のＭＯＳトランジスタの閾値によって定電圧をβUPする構成と異なり、半導体装置のプロセス工程を増加させずに、定電圧の上昇幅をＭＯＳトランジスタの閾値電圧以下に調整することができ、製造コストを増加させることなく、かつ使用する水晶発振回路に対応したβUPの際の定電圧に制御させることができ、従来のような発振起動時の余分な消費電力を抑制することができる。

以下、本発明の一実施形態による定電圧回路を図面を参照して説明する。図１は同実施形態による定電圧回路を用いる水晶発振回路の構成例を示すブロック図である。
この図１において、水晶発振回路は、水晶振動子１と、発振インバータ２と、帰還抵抗３と、コンデンサ４，５と、定電圧回路６とから構成されている。
水晶振動子１，発振インバータ２及び帰還抵抗３は並列に接続され、各素子の接続点Ａがコンデンサ４を介して接地され、接続点Ｂがコンデンサ５を介して接地されている。また、定電圧回路６は、上記発振インバータ２を安定して駆動させる電圧として定電圧を供給する。

図２を参照して、本実施形態の上記定電圧回路６を説明する。図２は本実施形態による定電圧回路６の構成例を示すブロック図である。
定電圧回路６は、Ｐチャネル型ＭＯＳトランジスタＭＰ１，ＭＰ２と、Ｎチャネル型ＭＯＳトランジスタＭＮ１，ＭＮ２，ＭＮ３と、差動増幅回路ＯＰと、リファレンス電圧ＶREFを出力する定電圧源１１と、端子電圧の安定化の容量としてのコンデンサ１２とから構成されている。

Ｐチャネル型ＭＯＳトランジスタＭＰ１は、ソースが電源に接続され、ゲートが差動増幅器ＯＰの出力端子に接続され、ドレインが定電圧回路６における定電圧の出力端子ＴVREGに接続されている。
Ｐチャネル型ＭＯＳトランジスタＭＰ２は、ソースが上記Ｐ型チャネルＭＯＳトランジスタＭＰ１のドレインに接続され、ゲートが自身のドレインに接続され、サブストレート（すなわち、Ｐチャネル型トランジスタＭＰ２が形成されているＮ型のウエル）が自身のソースに接続されている。
Ｎチャネル型ＭＯＳトランジスタＭＮ１は、上記Ｐチャネル型ＭＯＳトランジスタＭＰ２のドレインに対してドレインが接続され、ゲートに上記リファレンス電圧ＶREFが印加されており、ソースが接地されている。すなわち、Ｐチャネル型ＭＯＳトランジスタＭＰ１，ＭＰ２及びＮチャネル型ＭＯＳトランジスタＭＮ１は、電源及び接地間において直列に接続されている。

コンデンサ１２は、Ｐチャネル型ＭＯＳトランジスタＭＰ１のゲートとドレイン間に接続されている。
Ｎチャネル型ＭＯＳトランジスタＭＮ２は、Ｐチャネル型ＭＯＳトランジスタＭＰ２のドレインと、Ｎチャネル型ＭＯＳトランジスタＭＮ１のドレインとの接続点Ｃに対してドレインが接続され、ゲートにリファレンス電圧ＶREFが印加されている。
Ｎチャネル型ＭＯＳトランジスタＭＮ３は、ドレインが上記Ｎチャネル型ＭＯＳトランジスタＭＮ２のソースに接続され、ゲートに制御信号としてのβUP信号の信号線に接続され、ソースが接地されている。すなわち、Ｎチャネル型ＭＯＳトランジスタＭＮ２及びＮチャネル型ＭＯＳトランジスタＭＮ３は、接続点Ｃ及び接地間において直列に接続されている。

差動増幅回路ＯＰは、反転入力端子にリファレンス電圧ＶREFが入力され、非反転入力端子に定電圧ＶREGの帰還成分、すなわち接続点Ｃの電圧が入力されており、Ｐチャネル型ＭＯＳトランジスタＭＰ１及びＭＰ２からなる定電圧出力部が水晶発振回路の発信インバータ２へ供給する定電圧ＶREGの電圧値を制御する定電圧制御信号を生成する。
すなわち、上記差動増幅回路ＯＰは、上記帰還成分とリファレンス電圧ＶREFとを比較し、帰還成分の電圧がリファレンス電圧ＶREFとなるよう、Ｐチャネル型ＭＯＳトランジスタＭＰ１のゲート電圧を前記定電圧制御信号により制御し、定電圧出力部の出力電圧が予め設定された定電圧となるように制御する。

ここで、Ｎチャネル型ＭＯＳトランジスタＭＮ１には、定電流回路を構成し、ゲートに印加されているリファレンス電圧ＶREFに対応したリファレンス電流ＩREFが流れる。
すなわち、電源及び接地の間において直列に接続されたＰチャネル型ＭＯＳトランジスタＭＰ１，ＭＰ２及びＮチャネル型ＭＯＳトランジスタＭＮ１にリファレンス電流ＩREFが流れ、各ＭＯＳトランジスタにより電源の電圧が分圧され、接続点Ｃの電圧を定電圧ＶREGの帰還成分としている。このリファレンス電圧ＶREFは、帰還成分が同様の電圧値であると、定電圧出力部から出力される定電圧ＶREGが、安定発信時における発振インバータ２の駆動電圧となるように設定されている。

本実施形態においては、上記接続点Ｃ及び接地間に、Ｎチャネル型ＭＯＳトランジスタＭＮ２とＮチャネル型ＭＯＳトランジスタＭＮ３とが直接接続され、他の定電流回路として付加されている。
この他の定電流回路において、Ｎチャネル型ＭＯＳトランジスタＭＮ２はゲートにリファレンス電圧ＶREFが印加された定電流ＩβUPを流す。また、Ｎチャネル型ＭＯＳトランジスタＭＮ３は、βUP信号が入力された場合にオン状態となり、上記定電流ＩβUPを流し、入力されていない場合にオフ状態となり、上記定電流ＩβUPを流さない。

ここで、Ｎチャネル型ＭＯＳトランジスタＭＮ３がゲートにＨレベルのβUP信号が印加されてオン状態となると、上記定電流ＩβUPが流れることにより、接続点Ｃの電位が低下する。これにより、差動増幅回路ＯＰは、接続点Ｃの電位とリファレンス電圧ＶREFとの電圧が異なる電圧値となるため、ｐチャネル型ＭＯＳトランジスタＭＰ１のゲート電圧を低下させ、接続点Ｃの電位がリファレンス電圧ＶREFと同様となるように、Ｐチャネル型ＭＯＳトランジスタＭＰ１の出力する定電圧ＶREGの電圧値を制御する。この結果、定電圧ＶREGの電圧値は、Ｎチャネル型ＭＯＳトランジスタＭＮ３がオン状態の際、Ｎチャネル型ＭＯＳトランジスタＭＮ２に流れる定電流ＩβUPにより低下する接続点Ｃの電圧値分、定電圧ＶREGの電圧値が増加することとなる。

すなわち、本実施形態においては、発振を開始させる発振起動時に、βUP信号をＨレベルにてＮチャネル型ＭＯＳトランジスタＭＮ３のゲートに印加することにより、定電圧ＶREGの電圧値を発振安定時に比較して高い値に設定し、上記発振起動後に安定した発振を行う状態となった際、βUP信号をＬレベル、すなわちβUP信号をＮチャネル型ＭＯＳトランジスタＭＮ３のゲートに印加させずに、発振が持続させるために最低限必要な駆動電圧を発振インバータ２に供給する。

ここで、発振起動時における定電圧ＶREGの発振安定時における定電圧ＶREGに対する電圧値の増加分は、安定して発振の起動が行われ、かつ発振が安定する発振安定時間が必要な範囲に押さえられる電圧値を実験により決定し、使用する水晶発振回路毎に予め設定する。
したがって、Ｎチャネル型ＭＯＳトランジスタＭＮ２は、接続点Ｃの電圧値を、上記発振起動時における定電圧ＶREGの増加分に対応する電圧値に低下させる定電流ＩβUPを流すよう、チャネル幅及びチャネル長のトランジスタサイズが設計されている。

従来の構成の定電圧回路は、すでに述べたように、定電圧ＶREGの電圧値の増加を、Ｐチャネル型ＭＯＳトランジスタＭＰ４の閾値電圧以下に設定することができなかった。
一方、上述した本実施形態の構成による定電圧回路によれば、発振起動時における定電圧ＶREGの増加分を、Ｎチャネル型ＭＯＳトランジスタＭＮ２のトランジスタサイズを調整することにより、ＭＯＳトランジスタの閾値電圧以下の電圧値においても調整することが可能となる。
これにより、本実施形態の定電圧回路は、発振起動時の定電圧ＶREGを増加させる電圧値を適宜調整することができ、従来例に比較して低消費電力化を図ることができる。

本発明の一実施形態による定電圧回路を用いた水晶発振回路の構成例を示すブロック図である。 本発明の一実施形態による定電圧回路の構成例を示すブロック図である。 従来の定電圧回路の構成を示すブロック図である。

符号の説明

１…水晶振動子
２…発振インバータ
３…帰還抵抗
４，５…コンデンサ
６…定電圧回路
１１…定電圧源
ＭＰ１，ＭＰ２…Ｐチャネル型ＭＯＳトランジスタ
ＭＮ１，ＭＮ２，ＭＮ３…Ｎチャネル型ＭＯＳトランジスタ
ＯＰ…差動増幅回路

Claims (4)

1. 定電力出力部が、
   ソースが電源に接続され、ゲートに定電圧制御信号が入力され、定電圧を出力する第１のＰチャネル型ＭＯＳトランジスタと、
   該第１のＰチャネル型ＭＯＳトランジスタのドレインにソースが接続され、ゲートがドレインに接続された第２のＰチャネル型ＭＯＳトランジスタと
   からなり、
   該定電圧出力部の電圧を調整するリファレンス電流を流す、前記第２のＰチャネル型ＭＯＳトランジスタに接続された第１の定電流回路と、
   該第１の定電流回路に並列に接続され、制御信号が入力されることにより所定の電流を流す第２の定電流回路と、
   前記定電圧の帰還成分及びリファレンス電圧を比較し、前記定電圧出力部が出力する定電圧を調整する前記定電圧制御信号を生成する差動増幅回路と
   を有することを特徴とする定電圧回路。
2. 前記第１の定電流回路が、
   ドレインが前記定電圧出力部に接続され、ゲートにリファレンス電圧が印加され、ソースが接地された第１のＮチャネル型ＭＯＳトランジスタからなり、
   前記第２の定電流回路が、
   ドレインが前記定電圧出力部に接続され、ゲートにリファレンス電圧が印加された第２のＮチャネル型ＭＯＳトランジスタと、
   該第２のＮチャネル型ＭＯＳトランジスタのソースにドレインが接続され、ゲートに前記リファレンス電圧が印加され、ソースが接地された第３のＮチャネル型ＭＯＳトランジスタと
   からなることを特徴とする請求項１に記載の定電圧回路。
3. 水晶振動子と、
   該水晶振動子に並列に接続された発振インバータと、
   前記水晶振動子の各々の端子及び接地間に介挿されたコンデンサと、
   前記発振インバータに駆動電圧として定電圧を供給する請求項１または請求項２に記載の定電圧回路と
   を有することを特徴とする水晶発振回路。
4. 発振起動時に前記制御信号により第２の定電流回路に電流を流し、定電圧出力部の出力する定電圧の電圧値を、発振が安定している安定発振時に比較して上昇させることを特徴とする請求項３に記載の水晶発振回路。
   

Images