JP7314042B2 - 定電流回路 - Google Patents

定電流回路 Download PDF

Info

Publication number
JP7314042B2
JP7314042B2 JP2019226155A JP2019226155A JP7314042B2 JP 7314042 B2 JP7314042 B2 JP 7314042B2 JP 2019226155 A JP2019226155 A JP 2019226155A JP 2019226155 A JP2019226155 A JP 2019226155A JP 7314042 B2 JP7314042 B2 JP 7314042B2
Authority
JP
Japan
Prior art keywords
transistor
drain
gate
source
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019226155A
Other languages
English (en)
Other versions
JP2021096554A (ja
Inventor
一之 宮島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nisshinbo Micro Devices Inc
Original Assignee
Nisshinbo Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nisshinbo Micro Devices Inc filed Critical Nisshinbo Micro Devices Inc
Priority to JP2019226155A priority Critical patent/JP7314042B2/ja
Publication of JP2021096554A publication Critical patent/JP2021096554A/ja
Application granted granted Critical
Publication of JP7314042B2 publication Critical patent/JP7314042B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Continuous-Control Power Sources That Use Transistors (AREA)

Description

本発明はLED等の負荷に一定の電流を供給する定電流回路に関する。
従来の定電流回路は、図8に示すように、センス抵抗RSで電流/電圧変換された電圧が基準電圧VREFと等しくなるように、差動アンプAMP3を用いてNMOSの制御トランジスタM1のゲートを制御することで、負荷RLに供給される電流を基準電圧VREFで決まる一定値に制御している(例えば特許文献1の図6)。図8において、VDD1は負荷RL用の電源電圧、VDD2は差動アンプAMP3用の電源電圧である。
特許第5939899号公報
この定電流回路の問題点として、制御トランジスタM1のドレイン電圧が0Vから立ち上がった場合や、図9に示すように、電源電圧VDD1の低下により制御トランジスタM1のドレイン電圧が一時的に下がった場合に、差動アンプAMP3は抵抗RSに流れる電流が一定値になるように制御トランジスタM1を制御するため、その差動アンプAMP3の出力電圧、つまり制御トランジスタM1のゲート電圧が上昇する。その後、制御トランジスタM1のドレイン電圧が正常値に急激に回復すると、差動アンプAMP3は制御トランジスタM1のゲート電圧を下げるように動作するが、差動アンプAMP3の内部の位相補償動作等の影響でその応答に遅れが生じる。
結果として、制御トランジスタM1のドレイン電圧が急激に上昇すると、図9に示すように、制御トランジスタM1のドレイン電流にオーバーシュートが発生して、制御の目標とする電流よりも多くの電流が一時的に流れる。
特に、制御トランジスタM1のドレイン電圧が基準電圧VREF以下にまで低下すると、制御トランジスタM1のゲート電圧をいくら上げても抵抗RSで発生する電圧は基準電圧VREFに達しないため、差動アンプAMP3の出力電圧は電源電圧VDD2まで上昇し、制御トランジスタM1のドレイン電圧が正常値に復帰する際には、きわめて大きなオーバーシュート電流が発生することになる。
こうしたオーバーシュート電流は、LEDを負荷RLに使用した場合、LEDの劣化や破壊を引き起こす可能性があり、対策が必要となる。
本発明の目的は、起動時や電源電圧の低下に伴う制御トランジスタのドレイン電圧の一時的な低下とその後の復帰の際にも負荷に対して過大な電流が流れないようにした定電流回路を提供することである。
上記目的を達成するために、請求項1にかかる発明は、ドレインが負荷を介して電源端子に接続され、ソースがセンス抵抗を介して接地に接続された第1導電型の第1トランジスタと、前記センス抵抗に発生する電圧と基準電圧との差分に応じて前記第1トランジスタのゲートを制御する第1差動アンプとを備え、該第1差動アンプは前記センス抵抗に発生する電圧が前記基準電圧に一致するように前記第1トランジスタを制御することで前記負荷に一定電流を供給する定電流回路において、前記第1トランジスタのドレイン・ソース間の電位差が所定電圧以下に低下すると前記第1トランジスタのドレイン電流を減少させる第2差動アンプをさらに備えることを特徴とする。
請求項2にかかる発明は、請求項1に記載の定電流回路において、前記第2差動アンプは、前記第1トランジスタのドレイン電圧がゲートに入力する第2導電型の第2トランジスタと、該第2トランジスタに差動接続され前記第1トランジスタのソース電圧に前記所定電圧を加えた電圧がゲートに入力する第2導電型の第3トランジスタと、前記第2トランジスタと前記第3トランジスタに動作電流を供給する第1電流源と、前記第2トランジスタのゲート電圧と前記第3トランジスタのゲート電圧の差分が前記所定電圧より小さくなると前記第1トランジスタのゲート電圧を減少させ、前記第1トランジスタのドレイン電流を減少させる第1カレントミラー回路と、を有することを特徴とする。
請求項3にかかる発明は、請求項2に記載の定電流回路において、前記所定電圧は、ソースが前記第3トランジスタのゲートに接続されゲートとドレインが第3電流源に接続された第1導電型の第8トランジスタと、ドレインが前記第3トランジスタのゲートに接続されゲートが前記第3電流源に接続されソースに前記第1トランジスタのソース電圧に対応する電圧が印加する第1導電型の第9トランジスタと、によって設定されていることを特徴とする。
請求項4にかかる発明は、請求項3に記載の定電流回路において、ゲートが前記第1トランジスタのドレインに接続されソースが前記第2トランジスタのゲートに接続されドレインが接地に接続された第2導電型の第6トランジスタと、ゲートが前記第1トランジスタのソースに接続されソースが前記第9トランジスタのソースに接続されドレインが接地に接続された第2導電型の第7トランジスタと、前記第6トランジスタに動作電流を与える第2電流源とを備え、前記第7、第8、第9トランジスタには前記第3電流源により動作電流が与えられることを特徴とする。
請求項5にかかる発明は、請求項2、3又は4に記載の定電流回路において、前記第1カレントミラー回路は、ゲートとドレインが前記第2トランジスタのドレインに接続されソースが接地された第1導電型の第4トランジスタと、ゲートが前記第4トランジスタのゲートとドレインに接続されソースが接地され、ドレインが前記第1トランジスタのゲートに接続された第1導電型の第5トランジスタと、で構成されていることを特徴とする。
請求項6にかかる発明は、請求項2、3又は4に記載の定電流回路において、前記第1差動アンプは、非反転入力端子に前記基準電圧が第2抵抗を介して接続され、前記第1カレントミラー回路は、ゲートとドレインが前記第2トランジスタのドレインに接続されソースが接地された第1導電型の第4トランジスタと、ゲートが前記第4トランジスタのゲートとドレインに接続されソースが接地され、ドレインが前記第1差動アンプの前記非反転入力端子に接続された第1導電型の第5トランジスタとで構成されていることを特徴とする。
請求項7にかかる発明は、請求項4に記載の定電流回路において、前記第2電流源と前記第3電流源は、前記基準電圧に比例した電流を流すことを特徴とする。
請求項8にかかる発明は、請求項1乃至7のいずれか1つに記載の定電流回路において、前記第1差動アンプはトランスコンダクタンスアンプで構成されていることを特徴とする。
本発明によれば、制御トランジスタとしての第1トランジスタのドレイン電圧が低下すると第1トランジスタのドレイン電流を減少させる第2差動アンプを備えたので、起動時や電源電圧が低下しても、第1トランジスタのドレイン・ソース間の電位差が所定電圧以下に低下することを回避することができ、電源電圧回復時に負荷に対して過大な電流が流れないようにすることができる。
本発明の第1実施例の定電流回路の回路図である。 図1の定電流回路の具体的な回路図である。 図2の定電流回路の更に具体的な回路図である。 本発明の第2実施例の定電流回路の回路図である。 図4の定電流回路の具体的な回路図である。 図5の定電流回路の更に具体的な回路図である。 トランスコンダクタンスアンプの一例の回路図である。 従来の定電流回路の回路図である。 図8の従来技術による定電流回路において、制御トランジスタM1のドレイン電圧が一時的に低下した場合の制御トランジスタM1のゲート電圧とドレイン電流の波形図である。 本発明による定電流回路において、制御トランジスタM1のドレイン電圧が一時的に低下した場合の制御トランジスタM1のゲート電圧とドレイン電流の波形図である。
<第1実施例>
図1~図3に本発明の第1実施例の定電流回路を示す。図1において、M1はLED等の負荷RLに電流を供給するNMOSの制御トランジスタ、RSは制御トランジスタM1のドレイン電流を検出して電流/電圧変換するセンス抵抗、AMP1は非反転入力端子に入力する基準電圧VREFと反転入力端子に入力するセンス抵抗RSに発生する電圧を比較して、その差分に応じて制御トランジスタM1のゲートを制御する第1差動アンプ、VDD1は負荷RL用の電源電圧、VDD2は差動アンプAMP1用の電源電圧である。C1は制御トランジスタ1のゲート電圧を安定化させるためのキャパシタである。本実施例では、第1差動アンプAMP1として、例えば図7に示すようなトランスコンダクタンスアンプを使用する。
このトランスコンダクタンスアンプは、ソースが電流源I4に共通接続された差動対のPMOSトランジスタM21,M22と、トランジスタM21のドレイン電流をミラーするNMOSトランジスタM23,M24からなるカレントミラー回路と、トランジスタM22のドレイン電流をミラーするNMOSトランジスタM25,M26からなるカレントミラー回路と、トランジスタM26のドレイン電流をミラーするPMOSトランジスタM27,M28からなるカレントミラー回路を備える。そして、トランジスタM21のゲートに基準電圧VREFが入力し、トランジスタM22のゲートにセンス抵抗RSに発生する電圧が入力し、トランジスタM24,M28の共通接続されたドレインが、差動アンプAMP1の出力端子として制御トランジスタM1のゲートに接続される。
この第1差動アンプAMP1では、センス抵抗RSで発生する電圧が基準電圧VREFよりも低下すると、トランジスタM22,M25,M26,M27のドレイン電流が増大して、トランジスタM28のドレイン電流がトランジスタM24のドレイン電流よりも大きくなり、制御トランジスタM1のゲート電圧を引き上げ、制御トランジスタM1のドレイン電流を大きくしてセンス抵抗RSに発生する電圧を高くする。差動アンプAMP1の出力端子(トランジスタM24,M28の共通接続されたドレイン)のソース電流及びシンク電流は、カレントミラー回路を構成する制御トランジスタM23とM24、M25とM26、M27とM28のアスペクト比が同一であれば、電流源I4の電流値で制限される。
図1において、AMP2は本実施例で追加した第2差動アンプである。この差動アンプAMP2は、電流源I1にソースが共通接続された差動対のPMOSトランジスタM2,M3と、トランジスタM2のドレイン電流をミラーするNMOSトランジスタM4,M5からなるカレントミラー回路(第1カレントミラー回路)と、トランジスタM3のゲートと制御トランジスタM1のソースの間に挿入された電圧源VOFとを備える。トランジスタM5は、そのドレインが制御トランジスタM1のゲートに接続され、制御トランジスタM1のドレイン・ソース間の電位差が所定値よりも低下したとき流れるトランジスタM2のドレイン電流を、制御トランジスタM1のゲートからシンクする。
さて、電源電圧VDD1に十分に高い電圧が供給されていて、制御トランジスタM1のドレイン・ソース間の電位差が十分な値になっている状態では、制御トランジスタM1は、センス抵抗RSに発生する電圧が基準電圧VREFと等しくなるように、差動アンプAMP1によって制御されている。また、この状態では、トランジスタM2のゲート電圧はトランジスタM3のゲート電圧よりも高くなっており、トランジスタM2はOFF状態になっている。
VREFを基準電圧VREFの電圧、VOFを電圧源VOFの電圧とすると、この後、制御トランジスタM1のドレイン電圧が、「VREF+VOF」付近まで低下すると、トランジスタM2がドレイン電流を流し始め、トランジスタM4,M5からなるカレントミラー回路を経由して制御トランジスタM1のゲート電圧を引き下げるように動作する。この結果、制御トランジスタM1のドレイン電流が減少してソース電圧も低下する。
図1の電流源I1の電流値が、図7で説明したトランスコンダクタンスアンプとしての差動アンプAMP1の電流源I4の電流値の2倍である場合、制御トランジスタM1のドレイン電圧が基準電圧VREF以下の状態では、トランジスタM2とM3のゲート電圧は等しくなるように制御される。このとき、制御トランジスタM1のドレイン・ソース間電位差(=Vdsm1)は電圧VOFと等しくなる。この状態では、制御トランジスタM1のドレイン電流Idm1は、制御トランジスタM1のドレイン電圧Vdm1と関連して、以下の式(1)のように制御される。
このような動作により、図1の定電流回路においては、制御トランジスタM1のドレイン電圧が低下しても、そのゲート電圧は差動アンプAMP1の電源電圧VDD2まで上昇することはない。また、この状態で制御トランジスタM1のドレイン電圧が急激に上昇しても、そのゲート電圧は差動アンプAMP1のソース電流により一定のスルーレートで増加していくため、図10で表しているように、制御トランジスタM1のドレイン電流にオーバーシュートを発生しないようにできる。
このように、制御トランジスタM1のドレイン電流にオーバーシュートが発生しないようにするためには、制御トランジスタM1が常に飽和領域で動作する必要があり、この場合に必要な制御トランジスタM1の飽和電圧Vsatm1は、制御トランジスタM1のドレイン電流をIdm1とすると、一般に以下の式(2)で表される。
ここで、βm1は制御トランジスタM1のトランスコンダクタンス係数である。
この式(2)のように、飽和電圧Vsatm1は制御トランジスタM1のドレイン電流Idm1とトランスコンダクタンス係数βm1により決まる。βm1の値は製造ばらつきや温度により変動するため、電圧VOFも制御トランジスタM1の特性変動に合わせて変動する事が望ましい。
図2は、こうした点を考慮した図1の定電流回路の具体例である。図2における差動アンプAMP2は、図1の差動対のトランジスタM2のゲートとM3のゲートに、レベルシフト回路として、PMOSトランジスタM6からなるソースフォロアとPMOSトランジスタM7からなるソースフォロアが追加されている。これらのトランジスタM6とM7は、それぞれ電流源I2とI3により一定の電流でバイアスされている。トランジスタM6はトランジスタM1のドレイン電圧をトランジスタM6のゲート・ソース間電圧だけ高くしてトランジスタM2のゲートに印加し、トランジスタM7はトランジスタM1のソース電圧をトランジスタM7のゲート・ソース間電圧だけ高くしてトランジスタM3のゲートに印加することで、トランジスタM1のドレイン電圧が接地電圧近くまで低下した場合でも回路全体を動作可能にしている。
また、トランジスタM7のソースにはNMOSトランジスタM9のソースが接続されている。また、トランジスタM9のドレインはNMOSトランジスタM8のソースとトランジスタM3のゲートに接続されている。さらに、このトランジスタM9のゲートとトランジスタM8のゲートとドレインは電流源I3に接続されている。
このトランジスタM9のドレイン・ソース間の電位差Vdsm9によって、図1の電圧VOFを生成している。トランジスタM8とM9のトランスコンダクタンス係数をそれぞれβm8とβm9とする。ここで例として、βm8=4×βm9となるように設定すると、トランジスタM9のドレイン・ソース間の電位差Vdsm9は以下の式(3)ように表される。
ここで、I3は電流源I3の電流値である。
式(3)の電位差Vdsm9が式(2)の飽和電圧Vsatm1に等しくなる電流源I3の電流値I3を求めると、式(4)のようになる。

トランジスタM1とM8は同じ極性のNMOSトランジスタで構成されており、式(4)は以下のようになる。
ここで、W1は制御トランジスタM1のゲート幅、L1は制御トランジスタM1のゲート長、W8はトランジスタM8のゲート幅、L8はトランジスタM8のゲート長である。
このように、制御トランジスタM1を飽和領域で動作させるために必要な電流源I3の電流値I3とドレイン電流Idm1の関係は、トランジスタM1とM8のゲート長とゲート幅といった形状的なパラメータで決まり、温度等の影響は受けない。電流源I2の電流値I2は電流値I3と同じ値に設定される。
結果として、定電流回路の出力電流である制御トランジスタM1のドレイン電流と電流源I2及びI3の電流値を上記のようにして設定することにより、図2の定電流回路においては、制御トランジスタM1の特性変動に関係なく、制御トランジスタM1のドレイン電圧が低下した状態においても、制御トランジスタM1を常に飽和領域で動作させることが可能となる。
式(5)より、制御トランジスタM1を常に飽和領域で動作させるために必要な電流源I3の電流値は、定電流回路の出力電流の設定値(=Idm1)に合わせて変化させることが望ましい。
図3はこの点を考慮した具体的回路である。定電流回路の出力電流である制御トランジスタM1のドレイン電流の値は、基準電圧VREFの値に比例して変化している。そこで図3においては、ゲートが電圧源VREFに接続されソースが抵抗R1を介して接地に接続されたNMOSトランジスタM10のドレイン電流が、PMOSトランジスタM11,M12,M13からなるカレントミラー回路に供給されている。トランジスタM12は電流源I3として、トランジスタM13は電流源I2として働く。
基準電圧VREFの値を高くすると、飽和領域で動作している際の制御トランジスタM1のドレイン電流も増加するが、基準電圧VREFの増大に比例して抵抗R1の電流も増加し、これが制御トランジスタM11,M12,M13のカレントミラー回路により折り返される。これにより、トランジスタM8,M9に流れる電流も増加する。
このように動作することにより、基準電圧VREFの値を変化させることで、制御トランジスタM1のドレイン電流、つまり定電流回路の出力電流を変化させると、それに応じて図2の電流源I3の電流に相当する電流が変化し、VOFを変化させることが出来る。
<第2実施例>
図4~図6に本発明の第2実施例の定電流回路を示す。本実施例では、基準電圧VREFと第1差動アンプAMP1の非反転入力端子の間に分離用の抵抗R2を接続し、その抵抗R2と第1差動アンプAMP1の非反転入力端子の間にトランジスタM5のドレインを接続している。つまり、第2差動アンプAMP2で検出した制御トランジスタM1のドレイン・ソース間電圧Vdsm1の検出信号を、制御トランジスタM1のゲートではなく、第1差動アンプAMP1の非反転入力端子に入力している。第1差動アンプAMP1の非反転入力端子の電圧の変化は制御トランジスタM1のゲート電圧に同相の変化として現れるので、第2実施例でも、前記した第1実施例と同様の制御が行われ、制御トランジスタM1のドレイン電流のオーバーシュートを防止することができる。図5は図2に対応する具体化回路、図6は図3に対応する具体化回路であり、それぞれ図2、図3の回路と同様に動作するので、動作の詳細説明は省略する。
AMP1:第1差動アンプ
AMP2:第2差動アンプ
M1,M4,M5,M8,M9,M10:NMOSトランジスタ
M2,M3,M6,M7,M11,M12,M13:PMOSトランジスタ

Claims (8)

  1. ドレインが負荷を介して電源端子に接続され、ソースがセンス抵抗を介して接地に接続された第1導電型の第1トランジスタと、前記センス抵抗に発生する電圧と基準電圧との差分に応じて前記第1トランジスタのゲートを制御する第1差動アンプとを備え、該第1差動アンプは前記センス抵抗に発生する電圧が前記基準電圧に一致するように前記第1トランジスタを制御することで前記負荷に一定電流を供給する定電流回路において、
    前記第1トランジスタのドレイン・ソース間の電位差が所定電圧以下に低下すると前記第1トランジスタのドレイン電流を減少させる第2差動アンプをさらに備えることを特徴とする定電流回路。
  2. 請求項1に記載の定電流回路において、
    前記第2差動アンプは、前記第1トランジスタのドレイン電圧がゲートに入力する第2導電型の第2トランジスタと、該第2トランジスタに差動接続され前記第1トランジスタのソース電圧に前記所定電圧を加えた電圧がゲートに入力する第2導電型の第3トランジスタと、前記第2トランジスタと前記第3トランジスタに動作電流を供給する第1電流源と、前記第2トランジスタのゲート電圧と前記第3トランジスタのゲート電圧の差分が前記所定電圧より小さくなると前記第1トランジスタのゲート電圧を減少させ、前記第1トランジスタのドレイン電流を減少させる第1カレントミラー回路と、を有することを特徴とする定電流回路。
  3. 請求項2に記載の定電流回路において、
    前記所定電圧は、ソースが前記第3トランジスタのゲートに接続されゲートとドレインが第3電流源に接続された第1導電型の第8トランジスタと、ドレインが前記第3トランジスタのゲートに接続されゲートが前記第3電流源に接続されソースに前記第1トランジスタのソース電圧に対応する電圧が印加する第1導電型の第9トランジスタと、によって設定されていることを特徴とする定電流回路。
  4. 請求項3に記載の定電流回路において、
    ゲートが前記第1トランジスタのドレインに接続されソースが前記第2トランジスタのゲートに接続されドレインが接地に接続された第2導電型の第6トランジスタと、ゲートが前記第1トランジスタのソースに接続されソースが前記第9トランジスタのソースに接続されドレインが接地に接続された第2導電型の第7トランジスタと、前記第6トランジスタに動作電流を与える第2電流源とを備え、前記第7、第8、第9トランジスタには前記第3電流源により動作電流が与えられることを特徴とする定電流回路。
  5. 請求項2、3又は4に記載の定電流回路において、
    前記第1カレントミラー回路は、ゲートとドレインが前記第2トランジスタのドレインに接続されソースが接地された第1導電型の第4トランジスタと、ゲートが前記第4トランジスタのゲートとドレインに接続されソースが接地され、ドレインが前記第1トランジスタのゲートに接続された第1導電型の第5トランジスタと、で構成されていることを特徴とする定電流回路。
  6. 請求項2、3又は4に記載の定電流回路において、
    前記第1差動アンプは、非反転入力端子に前記基準電圧が第2抵抗を介して接続され、
    前記第1カレントミラー回路は、ゲートとドレインが前記第2トランジスタのドレインに接続されソースが接地された第1導電型の第4トランジスタと、ゲートが前記第4トランジスタのゲートとドレインに接続されソースが接地され、ドレインが前記第1差動アンプの前記非反転入力端子に接続された第1導電型の第5トランジスタとで構成されていることを特徴とする定電流回路。
  7. 請求項4に記載の定電流回路において、
    前記第2電流源と前記第3電流源は、前記基準電圧に比例した電流を流すことを特徴とする定電流回路。
  8. 請求項1乃至7のいずれか1つに記載の定電流回路において、
    前記第1差動アンプはトランスコンダクタンスアンプで構成されていることを特徴とする定電流回路。
JP2019226155A 2019-12-16 2019-12-16 定電流回路 Active JP7314042B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019226155A JP7314042B2 (ja) 2019-12-16 2019-12-16 定電流回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019226155A JP7314042B2 (ja) 2019-12-16 2019-12-16 定電流回路

Publications (2)

Publication Number Publication Date
JP2021096554A JP2021096554A (ja) 2021-06-24
JP7314042B2 true JP7314042B2 (ja) 2023-07-25

Family

ID=76431755

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019226155A Active JP7314042B2 (ja) 2019-12-16 2019-12-16 定電流回路

Country Status (1)

Country Link
JP (1) JP7314042B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115617115B (zh) * 2022-10-31 2023-04-21 北京智芯微电子科技有限公司 基准电压产生电路、芯片及电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013258070A (ja) 2012-06-13 2013-12-26 New Japan Radio Co Ltd 負荷駆動回路
US20140085945A1 (en) 2012-09-27 2014-03-27 Chengdu Monolithic Power Systems Co., Ltd. Power supply system, associated current ripple suppression circuit and method
JP2019023814A (ja) 2017-07-24 2019-02-14 リコー電子デバイス株式会社 定電圧回路
JP2019029615A (ja) 2017-08-03 2019-02-21 ローム株式会社 発光素子駆動装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013258070A (ja) 2012-06-13 2013-12-26 New Japan Radio Co Ltd 負荷駆動回路
US20140085945A1 (en) 2012-09-27 2014-03-27 Chengdu Monolithic Power Systems Co., Ltd. Power supply system, associated current ripple suppression circuit and method
JP2019023814A (ja) 2017-07-24 2019-02-14 リコー電子デバイス株式会社 定電圧回路
JP2019029615A (ja) 2017-08-03 2019-02-21 ローム株式会社 発光素子駆動装置

Also Published As

Publication number Publication date
JP2021096554A (ja) 2021-06-24

Similar Documents

Publication Publication Date Title
US6998902B2 (en) Bandgap reference voltage circuit
US8232783B2 (en) Constant-voltage power supply circuit
US7893766B1 (en) Adaptive common mode bias for differential amplifier input circuits
TWI480714B (zh) Voltage regulator
US9812958B2 (en) Voltage regulator with improved overshoot and undershoot voltage compensation
US6998826B2 (en) Voltage regulator
JP3144700B2 (ja) リング発振器,リング発振器の補償回路及びリング発振器の補償方法
JP5008472B2 (ja) ボルテージレギュレータ
JP2008015925A (ja) 基準電圧発生回路
TWI628889B (zh) 電壓調節器
JP2010218543A (ja) ボルテージレギュレータ
US7821324B2 (en) Reference current generating circuit using on-chip constant resistor
JP2006285854A (ja) 定電圧回路
TWI780282B (zh) 過電流限制電路、過電流限制方法及電源電路
JPH0623938B2 (ja) 電流安定器
JP2009266225A (ja) 分圧回路
JP2004234619A (ja) 定電圧回路
TWI629581B (zh) 電壓調節器
JP7314042B2 (ja) 定電流回路
JP6912350B2 (ja) ボルテージレギュレータ
JP2000114891A (ja) 電流源回路
US8089326B2 (en) PVT-independent current-controlled oscillator
JP6549008B2 (ja) ボルテージレギュレータ
JP2006067185A (ja) クロックバッファ回路
US20060267568A1 (en) Voltage regulating circuit and method thereof

Legal Events

Date Code Title Description
RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20200220

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20200408

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221012

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230529

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230620

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230712

R150 Certificate of patent or registration of utility model

Ref document number: 7314042

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150