JP7314042B2 - 定電流回路 - Google Patents
定電流回路 Download PDFInfo
- Publication number
- JP7314042B2 JP7314042B2 JP2019226155A JP2019226155A JP7314042B2 JP 7314042 B2 JP7314042 B2 JP 7314042B2 JP 2019226155 A JP2019226155 A JP 2019226155A JP 2019226155 A JP2019226155 A JP 2019226155A JP 7314042 B2 JP7314042 B2 JP 7314042B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- drain
- gate
- source
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
図1~図3に本発明の第1実施例の定電流回路を示す。図1において、M1はLED等の負荷RLに電流を供給するNMOSの制御トランジスタ、RSは制御トランジスタM1のドレイン電流を検出して電流/電圧変換するセンス抵抗、AMP1は非反転入力端子に入力する基準電圧VREFと反転入力端子に入力するセンス抵抗RSに発生する電圧を比較して、その差分に応じて制御トランジスタM1のゲートを制御する第1差動アンプ、VDD1は負荷RL用の電源電圧、VDD2は差動アンプAMP1用の電源電圧である。C1は制御トランジスタ1のゲート電圧を安定化させるためのキャパシタである。本実施例では、第1差動アンプAMP1として、例えば図7に示すようなトランスコンダクタンスアンプを使用する。
ここで、βm1は制御トランジスタM1のトランスコンダクタンス係数である。
ここで、I3は電流源I3の電流値である。
トランジスタM1とM8は同じ極性のNMOSトランジスタで構成されており、式(4)は以下のようになる。
ここで、W1は制御トランジスタM1のゲート幅、L1は制御トランジスタM1のゲート長、W8はトランジスタM8のゲート幅、L8はトランジスタM8のゲート長である。
図4~図6に本発明の第2実施例の定電流回路を示す。本実施例では、基準電圧VREFと第1差動アンプAMP1の非反転入力端子の間に分離用の抵抗R2を接続し、その抵抗R2と第1差動アンプAMP1の非反転入力端子の間にトランジスタM5のドレインを接続している。つまり、第2差動アンプAMP2で検出した制御トランジスタM1のドレイン・ソース間電圧Vdsm1の検出信号を、制御トランジスタM1のゲートではなく、第1差動アンプAMP1の非反転入力端子に入力している。第1差動アンプAMP1の非反転入力端子の電圧の変化は制御トランジスタM1のゲート電圧に同相の変化として現れるので、第2実施例でも、前記した第1実施例と同様の制御が行われ、制御トランジスタM1のドレイン電流のオーバーシュートを防止することができる。図5は図2に対応する具体化回路、図6は図3に対応する具体化回路であり、それぞれ図2、図3の回路と同様に動作するので、動作の詳細説明は省略する。
AMP2:第2差動アンプ
M1,M4,M5,M8,M9,M10:NMOSトランジスタ
M2,M3,M6,M7,M11,M12,M13:PMOSトランジスタ
Claims (8)
- ドレインが負荷を介して電源端子に接続され、ソースがセンス抵抗を介して接地に接続された第1導電型の第1トランジスタと、前記センス抵抗に発生する電圧と基準電圧との差分に応じて前記第1トランジスタのゲートを制御する第1差動アンプとを備え、該第1差動アンプは前記センス抵抗に発生する電圧が前記基準電圧に一致するように前記第1トランジスタを制御することで前記負荷に一定電流を供給する定電流回路において、
前記第1トランジスタのドレイン・ソース間の電位差が所定電圧以下に低下すると前記第1トランジスタのドレイン電流を減少させる第2差動アンプをさらに備えることを特徴とする定電流回路。 - 請求項1に記載の定電流回路において、
前記第2差動アンプは、前記第1トランジスタのドレイン電圧がゲートに入力する第2導電型の第2トランジスタと、該第2トランジスタに差動接続され前記第1トランジスタのソース電圧に前記所定電圧を加えた電圧がゲートに入力する第2導電型の第3トランジスタと、前記第2トランジスタと前記第3トランジスタに動作電流を供給する第1電流源と、前記第2トランジスタのゲート電圧と前記第3トランジスタのゲート電圧の差分が前記所定電圧より小さくなると前記第1トランジスタのゲート電圧を減少させ、前記第1トランジスタのドレイン電流を減少させる第1カレントミラー回路と、を有することを特徴とする定電流回路。 - 請求項2に記載の定電流回路において、
前記所定電圧は、ソースが前記第3トランジスタのゲートに接続されゲートとドレインが第3電流源に接続された第1導電型の第8トランジスタと、ドレインが前記第3トランジスタのゲートに接続されゲートが前記第3電流源に接続されソースに前記第1トランジスタのソース電圧に対応する電圧が印加する第1導電型の第9トランジスタと、によって設定されていることを特徴とする定電流回路。 - 請求項3に記載の定電流回路において、
ゲートが前記第1トランジスタのドレインに接続されソースが前記第2トランジスタのゲートに接続されドレインが接地に接続された第2導電型の第6トランジスタと、ゲートが前記第1トランジスタのソースに接続されソースが前記第9トランジスタのソースに接続されドレインが接地に接続された第2導電型の第7トランジスタと、前記第6トランジスタに動作電流を与える第2電流源とを備え、前記第7、第8、第9トランジスタには前記第3電流源により動作電流が与えられることを特徴とする定電流回路。 - 請求項2、3又は4に記載の定電流回路において、
前記第1カレントミラー回路は、ゲートとドレインが前記第2トランジスタのドレインに接続されソースが接地された第1導電型の第4トランジスタと、ゲートが前記第4トランジスタのゲートとドレインに接続されソースが接地され、ドレインが前記第1トランジスタのゲートに接続された第1導電型の第5トランジスタと、で構成されていることを特徴とする定電流回路。 - 請求項2、3又は4に記載の定電流回路において、
前記第1差動アンプは、非反転入力端子に前記基準電圧が第2抵抗を介して接続され、
前記第1カレントミラー回路は、ゲートとドレインが前記第2トランジスタのドレインに接続されソースが接地された第1導電型の第4トランジスタと、ゲートが前記第4トランジスタのゲートとドレインに接続されソースが接地され、ドレインが前記第1差動アンプの前記非反転入力端子に接続された第1導電型の第5トランジスタとで構成されていることを特徴とする定電流回路。 - 請求項4に記載の定電流回路において、
前記第2電流源と前記第3電流源は、前記基準電圧に比例した電流を流すことを特徴とする定電流回路。 - 請求項1乃至7のいずれか1つに記載の定電流回路において、
前記第1差動アンプはトランスコンダクタンスアンプで構成されていることを特徴とする定電流回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019226155A JP7314042B2 (ja) | 2019-12-16 | 2019-12-16 | 定電流回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019226155A JP7314042B2 (ja) | 2019-12-16 | 2019-12-16 | 定電流回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021096554A JP2021096554A (ja) | 2021-06-24 |
JP7314042B2 true JP7314042B2 (ja) | 2023-07-25 |
Family
ID=76431755
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019226155A Active JP7314042B2 (ja) | 2019-12-16 | 2019-12-16 | 定電流回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7314042B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115617115B (zh) * | 2022-10-31 | 2023-04-21 | 北京智芯微电子科技有限公司 | 基准电压产生电路、芯片及电子设备 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013258070A (ja) | 2012-06-13 | 2013-12-26 | New Japan Radio Co Ltd | 負荷駆動回路 |
US20140085945A1 (en) | 2012-09-27 | 2014-03-27 | Chengdu Monolithic Power Systems Co., Ltd. | Power supply system, associated current ripple suppression circuit and method |
JP2019023814A (ja) | 2017-07-24 | 2019-02-14 | リコー電子デバイス株式会社 | 定電圧回路 |
JP2019029615A (ja) | 2017-08-03 | 2019-02-21 | ローム株式会社 | 発光素子駆動装置 |
-
2019
- 2019-12-16 JP JP2019226155A patent/JP7314042B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013258070A (ja) | 2012-06-13 | 2013-12-26 | New Japan Radio Co Ltd | 負荷駆動回路 |
US20140085945A1 (en) | 2012-09-27 | 2014-03-27 | Chengdu Monolithic Power Systems Co., Ltd. | Power supply system, associated current ripple suppression circuit and method |
JP2019023814A (ja) | 2017-07-24 | 2019-02-14 | リコー電子デバイス株式会社 | 定電圧回路 |
JP2019029615A (ja) | 2017-08-03 | 2019-02-21 | ローム株式会社 | 発光素子駆動装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2021096554A (ja) | 2021-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6998902B2 (en) | Bandgap reference voltage circuit | |
US8232783B2 (en) | Constant-voltage power supply circuit | |
US7893766B1 (en) | Adaptive common mode bias for differential amplifier input circuits | |
TWI480714B (zh) | Voltage regulator | |
US9812958B2 (en) | Voltage regulator with improved overshoot and undershoot voltage compensation | |
US6998826B2 (en) | Voltage regulator | |
JP3144700B2 (ja) | リング発振器,リング発振器の補償回路及びリング発振器の補償方法 | |
JP5008472B2 (ja) | ボルテージレギュレータ | |
JP2008015925A (ja) | 基準電圧発生回路 | |
TWI628889B (zh) | 電壓調節器 | |
JP2010218543A (ja) | ボルテージレギュレータ | |
US7821324B2 (en) | Reference current generating circuit using on-chip constant resistor | |
JP2006285854A (ja) | 定電圧回路 | |
TWI780282B (zh) | 過電流限制電路、過電流限制方法及電源電路 | |
JPH0623938B2 (ja) | 電流安定器 | |
JP2009266225A (ja) | 分圧回路 | |
JP2004234619A (ja) | 定電圧回路 | |
TWI629581B (zh) | 電壓調節器 | |
JP7314042B2 (ja) | 定電流回路 | |
JP6912350B2 (ja) | ボルテージレギュレータ | |
JP2000114891A (ja) | 電流源回路 | |
US8089326B2 (en) | PVT-independent current-controlled oscillator | |
JP6549008B2 (ja) | ボルテージレギュレータ | |
JP2006067185A (ja) | クロックバッファ回路 | |
US20060267568A1 (en) | Voltage regulating circuit and method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20200220 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20200408 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221012 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230529 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230620 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230712 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7314042 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |