JP2019023814A - 定電圧回路 - Google Patents
定電圧回路 Download PDFInfo
- Publication number
- JP2019023814A JP2019023814A JP2017142876A JP2017142876A JP2019023814A JP 2019023814 A JP2019023814 A JP 2019023814A JP 2017142876 A JP2017142876 A JP 2017142876A JP 2017142876 A JP2017142876 A JP 2017142876A JP 2019023814 A JP2019023814 A JP 2019023814A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- amplifier circuit
- output terminal
- constant voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 43
- 230000015556 catabolic process Effects 0.000 claims description 15
- 238000010586 diagram Methods 0.000 description 18
- 101710170231 Antimicrobial peptide 2 Proteins 0.000 description 17
- 101710170230 Antimicrobial peptide 1 Proteins 0.000 description 16
- 239000000758 substrate Substances 0.000 description 9
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000006378 damage Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Images
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
Description
前記第1の増幅回路部の出力端子と、前記第2の増幅回路部の出力端子との間に接続された位相補償回路とを備えた定電圧回路であって、
前記位相補償回路は、少なくとも前記演算増幅回路を構成するトランジスタの耐圧よりも低い耐圧を有する容量を含み、
前記定電圧回路は、
前記位相補償回路の両端の電圧が所定の電圧以上にならないように電圧を制御する電圧制限回路であって、前記第1の増幅回路部の出力端子と電源との間と、前記第2の増幅回路部の出力端子と電源との間とにそれぞれ設けられた2個の電圧制限回路を備えたことを特徴とする。
図1は実施形態1にかかる定電圧回路1の構成例を示す回路図である。図1において、実施形態1にかかる定電圧回路1は、図5の比較例にかかる定電圧回路1Dに比較して以下の点が異なる。
(1)ダイオードD11、D12に代えて、ツェナーダイオードD1にてなる電圧クランプ回路5、及びツェナーダイオードD2にてなる電圧クランプ回路6を備える。
(2)キャパシタC1は例えば、図6のキャパシタ回路71で構成される。
その他の構成は、図5と同様であり、詳細説明を省略する。
図2は実施形態2にかかる定電圧回路1Aの構成例を示す回路図である。図1の実施形態1にかかる定電圧回路1では、入力される電源電圧Vddは正電圧であり、定電圧回路1は正電圧の出力電圧Voutを生成して出力する場合を示した。しかし、本発明はこれに限定するものではなく、負の入力電圧−Vddから負の定電圧を生成して出力する定電圧回路においても適用することができる。この場合を実施形態2にかかる定電圧回路1A(図2)に示す。
(2)入力される電源電圧Vddを負の入力電圧−Vddとし、基準電圧Vref及び分圧電圧Vfbをそれぞれ負電圧とした。
(3)ダイオードD1のカソードが差動増幅回路AMP1の出力端子に、ダイオードD2のアノードが増幅回路AMP2の出力端子にそれぞれ接続され、ダイオードD1及びD2の各カソードがそれぞれ負の入力電圧−Vddに接続された。
図3は実施形態3にかかる定電圧回路1Bの構成例を示す回路図である。図3において、実施形態3にかかる定電圧回路1Bは、図1の実施形態1にかかる定電圧回路1に比較して以下の点が異なる。
(1)演算増幅回路3に代えて、公知のトランスコンダクタンスアンプ(以下、OTAという)4で構成した。ここで、OTA4は、MOSトランジスタM11〜M18と、定電流源11とを備えて構成される。
図4は実施形態4にかかる定電圧回路1Cの構成例を示す回路図である。図4において、実施形態4にかかる定電圧回路1Cは、図2の実施形態2にかかる定電圧回路1Aに比較して以下の点が異なる。
(1)演算増幅回路3Aに代えて、公知のOTA4Aで構成した。ここで、OTA4Aは、MOSトランジスタM21〜M28と、定電流源21とを備えて構成される。
図8は図1〜図4の各ツェナーダイオードD1,D2に代わる、少なくとも複数個のダイオードD21〜D23が互いに同一の方向で接続されて構成された変形例3にかかる回路の構成例を示す回路図である。図1〜図4の各ツェナーダイオードD1,D2は公知の逆方向降伏電圧を利用する。これに代えて、少なくとも1つのダイオードD21〜図23(図8)を用いて構成してもいい。もしくは、図8では、少なくとも複数個のダイオードD21〜D23を用いて順方向電圧でクランプすることで耐電圧を増大させることができる。
特許文献1には、定電圧回路において、チップ面積を削減することを目的で、単位面積当たりの容量値が大きい、ゲート酸化膜厚が薄い容量を使用すると同時に、容量両端に破壊耐圧以上にならないような構成が開示されている。
(1)入力された2個の入力電圧の電圧差を増幅して出力する差動増幅回路を含む第1の増幅回路部と、前記差分増幅回路の後段に設けられた第2の増幅回路部とを含む演算増幅回路と、
(2)前記第1の増幅回路部の出力端子と、前記第2の増幅回路部の出力端子との間に接続された位相補償回路とを備えた定電圧回路であって、
(3)前記位相補償回路は、少なくとも前記演算増幅回路を構成するトランジスタの耐圧よりも低い耐圧を有する容量を含み、
(4)前記定電圧回路は、前記位相補償回路の両端の電圧が所定の電圧以上にならないように電圧を制御する電圧制限回路であって、前記第1の増幅回路部の出力端子と電源との間と、前記第2の増幅回路部の出力端子と電源との間とにそれぞれ設けられた2個の電圧制限回路を備えた
ことを特徴とする。
2…定電圧源、
3…演算増幅回路、
4,4A…トランスコンダクタンスアンプ(OTA)、
5,6…電圧クランプ回路、
7…位相補償回路、
10…負荷、
11,12,21,22…定電流源、
AMP1,AMP1A…差分増幅回路、
AMP2,AMP2A…増幅回路、
C1…キャパシタ、
D1,D2…ツェナーダイオード、
D11,D12,D21〜D23…ダイオード、
M1〜M33…MOSトランジスタ、
R1,R2…分圧抵抗、
R3,R4…抵抗、
T1…入力端子、
T2…出力端子。
Claims (6)
- 入力された2個の入力電圧の電圧差を増幅して出力する差動増幅回路を含む第1の増幅回路部と、前記第1の増幅回路部の後段に設けられた第2の増幅回路部とを含む演算増幅回路と、
前記第1の増幅回路部の出力端子と、前記第2の増幅回路部の出力端子との間に接続された位相補償回路とを備えた定電圧回路であって、
前記位相補償回路は、少なくとも前記演算増幅回路を構成するトランジスタの耐圧よりも低い耐圧を有する容量を含み、
前記定電圧回路は、
前記位相補償回路の両端の電圧が所定の電圧以上にならないように電圧を制御する電圧制限回路であって、前記第1の増幅回路部の出力端子と電源との間と、前記第2の増幅回路部の出力端子と電源との間とにそれぞれ設けられた2個の電圧制限回路を備えたことを特徴とする定電圧回路。 - 前記演算増幅回路に代えて、差分増幅回路と、入力段の電流対と、出力段の電流対とを含むトランスコンダクタンスアンプを備え、
前記2個の電圧制限回路は、前記トランスコンダクタンスアンプの差分増幅回路の出力端子と電源との間と、前記トランスコンダクタンスアンプの出力段の電流対の出力端子と電源との間とにそれぞれ設けられたことを特徴とする請求項1記載の定電圧回路。 - 前記各電圧制限回路は、ツェナーダイオードを含むことを特徴とする請求項1又は2記載の定電圧回路。
- 前記各電圧制限回路は、少なくとも1つのダイオードを含むことを特徴とする請求項1又は2記載の定電圧回路。
- 前記各電圧制限回路は、複数のダイオードが互いに同一の方向で直列に接続されて構成されたことを特徴とする請求項4記載の定電圧回路。
- 前記各ダイオードは、ゲートとドレインが接続されたトランジスタであることを特徴とする請求項4又は5記載の定電圧回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017142876A JP6344583B1 (ja) | 2017-07-24 | 2017-07-24 | 定電圧回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017142876A JP6344583B1 (ja) | 2017-07-24 | 2017-07-24 | 定電圧回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6344583B1 JP6344583B1 (ja) | 2018-06-20 |
JP2019023814A true JP2019023814A (ja) | 2019-02-14 |
Family
ID=62635666
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017142876A Active JP6344583B1 (ja) | 2017-07-24 | 2017-07-24 | 定電圧回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6344583B1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021096554A (ja) * | 2019-12-16 | 2021-06-24 | 新日本無線株式会社 | 定電流回路 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002343874A (ja) * | 2001-05-17 | 2002-11-29 | Nippon Telegr & Teleph Corp <Ntt> | シリーズレギュレータ回路 |
JP2004222015A (ja) * | 2003-01-16 | 2004-08-05 | Fuji Electric Device Technology Co Ltd | 増幅回路 |
JP2007036653A (ja) * | 2005-07-27 | 2007-02-08 | Oki Electric Ind Co Ltd | 演算増幅器及びそれを用いた定電流発生回路 |
JP2009037303A (ja) * | 2007-07-31 | 2009-02-19 | Ricoh Co Ltd | 演算増幅回路、その演算増幅回路を使用した定電圧回路及びその定電圧回路を使用した機器 |
JP2009296643A (ja) * | 2002-12-03 | 2009-12-17 | Semiconductor Energy Lab Co Ltd | 半導体装置、表示装置、及び電子機器 |
JP2011151637A (ja) * | 2010-01-22 | 2011-08-04 | New Japan Radio Co Ltd | エラーアンプの位相補償回路 |
JP2015005054A (ja) * | 2013-06-19 | 2015-01-08 | セイコーインスツル株式会社 | ボルテージレギュレータ |
-
2017
- 2017-07-24 JP JP2017142876A patent/JP6344583B1/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002343874A (ja) * | 2001-05-17 | 2002-11-29 | Nippon Telegr & Teleph Corp <Ntt> | シリーズレギュレータ回路 |
JP2009296643A (ja) * | 2002-12-03 | 2009-12-17 | Semiconductor Energy Lab Co Ltd | 半導体装置、表示装置、及び電子機器 |
JP2004222015A (ja) * | 2003-01-16 | 2004-08-05 | Fuji Electric Device Technology Co Ltd | 増幅回路 |
JP2007036653A (ja) * | 2005-07-27 | 2007-02-08 | Oki Electric Ind Co Ltd | 演算増幅器及びそれを用いた定電流発生回路 |
JP2009037303A (ja) * | 2007-07-31 | 2009-02-19 | Ricoh Co Ltd | 演算増幅回路、その演算増幅回路を使用した定電圧回路及びその定電圧回路を使用した機器 |
JP2011151637A (ja) * | 2010-01-22 | 2011-08-04 | New Japan Radio Co Ltd | エラーアンプの位相補償回路 |
JP2015005054A (ja) * | 2013-06-19 | 2015-01-08 | セイコーインスツル株式会社 | ボルテージレギュレータ |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021096554A (ja) * | 2019-12-16 | 2021-06-24 | 新日本無線株式会社 | 定電流回路 |
JP7314042B2 (ja) | 2019-12-16 | 2023-07-25 | 日清紡マイクロデバイス株式会社 | 定電流回路 |
Also Published As
Publication number | Publication date |
---|---|
JP6344583B1 (ja) | 2018-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4965375B2 (ja) | 演算増幅回路、その演算増幅回路を使用した定電圧回路及びその定電圧回路を使用した機器 | |
US7453318B2 (en) | Operational amplifier for outputting high voltage output signal | |
US9740222B2 (en) | Overcurrent protection circuit for controlling a gate of an output transistor based on an output current | |
US7317358B2 (en) | Differential amplifier circuit | |
US20150207497A1 (en) | Low-offset bandgap circuit and offset-cancelling circuit therein | |
CN114341764B (zh) | 集成电路 | |
KR20190113551A (ko) | 볼티지 레귤레이터 | |
US10558232B2 (en) | Regulator circuit and control method | |
JP2008252029A (ja) | 半導体装置 | |
US10007283B2 (en) | Voltage regulator | |
JP6344583B1 (ja) | 定電圧回路 | |
WO2015178271A1 (ja) | 擬似抵抗回路及び電荷検出回路 | |
KR20150136401A (ko) | 밴드 갭 기준 전압 회로 | |
US10613560B2 (en) | Buffer stage and control circuit | |
US6686795B2 (en) | Compact self-biasing reference current generator | |
TWI643051B (zh) | 電壓調節器 | |
JP2003007837A (ja) | 基準電圧回路 | |
JP5008846B2 (ja) | 電子回路 | |
TW202046045A (zh) | 基準電壓產生電路 | |
US8791750B2 (en) | Constant voltage constant current generation circuit | |
JP2021096554A (ja) | 定電流回路 | |
JP2020022103A (ja) | 差動増幅回路を備える装置 | |
JP2015204491A (ja) | 電圧電流変換回路および電源回路 | |
US20180167036A1 (en) | Source follower | |
US11709516B2 (en) | Power supply circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180403 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180417 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180508 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6344583 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |