TWI643051B - 電壓調節器 - Google Patents

Abstract

提供即使在輸出電晶體流通洩漏電流，亦可以防止輸出電壓增大的電壓調節器。

具備洩漏電流控制電路，其係防止當在輸出端子連接NMOS電晶體，由於輸出電晶體之洩漏電流而使得輸出電壓上升時，在NMOS電晶體流通洩漏電流，而導致輸出電壓增大之情形。

Description

電壓調節器

本發明係關於具備防止由於輸出電晶體之洩漏電流而導致輸出電壓增大之洩漏電流控制電路的電壓調節器。

圖7為表示以往之電壓調節器的電路圖。

以往之電壓調節器具備有PMOS電晶體103、104、106、108、111、121，和NMOS電晶體105、107、109、114、122，和電阻112、113，和電容801、802，和基準電壓電路131，和定電流電路110，和接地端子100，和電源端子101，和輸出端子102。

以PMOS電晶體103、104、106、108，和NMOS電晶體105、107、109、114，和定電流電路110構成誤差放大電路。

電容801係將輸出端子102之輸出電壓Vout直接反饋至誤差放大電路之內部。當構成如此時，在電壓調節器之頻率特性中，於高頻區域被追加零點fzcp。因 此，因可以在低頻側設定零點fzfb，故即使三段放大方式之電壓調節器亦可以取得充分之相位餘量。再者，藉由在低頻側設定零點fzfb，亦可提升PSRR特性。當將三段放大方式之電壓調節器構成如此之時，輸出電容可使用低ERS之陶瓷電容器，可以取得漣波小的輸出電壓Vout(例如，參照專利文獻1之圖10)。

[先行技術文獻] [專利文獻]

[專利文獻1]日本特開2006-127225號公報

但是，以往之電壓調節器在高溫下被連接於輸出端子102之負載小的輕負載時，有由於來自PMOS電晶體111之洩漏電流Ileak而使得輸出電壓Vout增大之課題。

本發明係鑒於上述課題而創作出，提供可以防止於輕負載時由於洩漏電流Ileak而使得輸出電Vout增大的電壓調節器。

為了解決以往之課題，本發明之電壓調節器 構成如下述般。

具備洩漏電流控制電路，其係可以防止在電壓調節器之輸出端子連接NMOS電晶體，由於輸出電晶體之洩漏電流而使得輸出電壓上升時，在NMOS電晶體流通洩漏電流，而導致輸出電壓增大之情形。

本發明之電壓調節器可以防止當在輸出端子連接電晶體，於輕負載時由於洩漏電流而使得輸出電壓上升時，在電晶體流通洩漏電流，而導致輸出電壓增大的情形。

100‧‧‧接地端子

101‧‧‧電源端子

102‧‧‧輸出端子

131、511‧‧‧基準電壓電路

110、301、512、601‧‧‧定電流電路

圖1為表示第一實施型態之電壓調節器之構成的電路圖。

圖2為表示第一實施型態之電壓調節器之其他例的電路圖。

圖3為表示第一實施型態之電壓調節器之其他例的電路圖。

圖4為表示第二實施型態之電壓調節器之構成的電路圖。

圖5為表示第二實施型態之電壓調節器之其他例的電路圖。

圖6為表示第二實施型態之電壓調節器之其他例的電路圖。

圖7為表示以往之電壓調節器之構成的電路圖。

以下，針對本發明之實施形態參照圖面予以說明。

[第一實施型態]

圖1為表示第一實施型態之電壓調節器的電路圖。

第一實施型態之電壓調節器具備有PMOS電晶體103、104、106、108、121、111，和NMOS電晶體105、107、109、114、122、123，和電阻112、113，和基準電壓電路131，和定電流電路110、接地端子100、電源端子101和輸出端子102。以PMOS電晶體103、104、106、108，和NMOS電晶體105、107、109、114，和定電流電路110構成誤差放大電路。以PMOS電晶體121、NMOS電晶體123、122構成洩漏電流控制電路。

接著，針對第一實施型態之電壓調節器之連接予以說明。基準電壓電路131係正極被連接於NMOS電晶體105之閘極，負極被連接於接地端子100。NMOS電晶體105係源極被連接NMOS電晶體107之源極，汲極被連接於PMOS電晶體104之閘極及汲極。PMOS電晶體104之源極被連接於電源端子101。定電流電路110係一 方之端子被連接於NMOS電晶體105之源極，另一方之端子被連接於接地端子100。PMOS電晶體103係閘極被連接於PMOS電晶體104之閘極及汲極，汲極被連接於NMOS電晶體114之閘極及汲極，源極被連接於電源端子101。NMOS電晶體114之源極被連接於接地端子100。NMOS電晶體109係閘極被連接於NMOS電晶體114之閘極及汲極，汲極被連接於PMOS電晶體108之汲極，源極被連接於接地端子100。PMOS電晶體108係閘極被連接於PMOS電晶體106之閘極及汲極，源極連接於電源端子101。PMOS電晶體106之源極被連接於電源端子101。NMOS電晶體107係閘極被連接電阻113之一方之端子和電阻112之一方之端子的連接點，汲極被連接於PMOS電晶體106之閘極及汲極。電阻113之另一方之端子被連接於輸出端子102，電阻112之另一方之端子連接於接地端子100。PMOS電晶體121係閘極被連接於PMOS電晶體108之閘極，汲極被連接於NMOS電晶體122之汲極，源極被連接於電源端子101。NMOS電晶體122係閘極被連接於NMOS電晶體109之閘極，源極被連接於接地端子100。NMOS電晶體123係閘極連接於NMOS電晶體122之汲極，汲極連被接於輸出端子102，源極連接於接地端子100。PMOS電晶體111係閘極被連接於PMOS電晶體108之汲極，汲極被連接於輸出端子102，源極被連接於電源端子101。

接著，針對第一實施型態之電壓調節器之動 作予以說明。當電源端子101被輸入電源電壓VDD時，電壓調節器從輸出端子102輸出輸出電壓Vout。電阻112和113係分壓輸出電壓Vout，輸出反饋電壓Vfb。誤差放大電路係比較基準電壓電路131之基準電壓Vref和反饋電壓Vfb，以輸出電壓Vout成為一定之方式控制當作輸出電晶體動作之PMOS電晶體111之閘極電壓。

當輸出電壓Vout高於特定電壓時，反饋電壓Vfb則高於基準電壓Vref。因此，誤差放大電路之輸出訊號(PMOS電晶體111之閘極電壓)變高，因PMOS電晶體111斷開，故輸出電壓Vout變低。再者，當輸出電壓Vout低於特定電壓時，則執行與上述相反之動作，輸出電壓Vout變高。如此一來，電壓調節器以輸出電壓Vout成為一定之方式進行動作。

將流通於PMOS電晶體121之電流設為I2，將流通於NMOS電晶體122之電流設為I1，將流通於NMOS電晶體123之電流設為I3。當輸出電壓Vout以成為一定之方式動作時，成立Vref≒Vfb，在NMOS電晶體105和NMOS電晶體107流通的電流成為相等。使NMOS電晶體105和NMOS電晶體107之電流折返而取得的電流I2、I1被設定為I1>I2的關係，NMOS電晶體123之閘極成為接地位準。因此，NMOS電晶體123斷開不流通電流。

在此，設想在高溫且在輸出端子102連接小的負載之輕負載時。將電阻113之電阻值設為RF，將電 阻112之電阻值設為RS，將連接於輸出端子102之負載(無圖示)之電阻值設為RL。當成為高溫狀態，從PMOS電晶體111產生洩漏電流Ileak時，其洩漏電流Ileak在電阻112、113及負載流動，產生電壓。該電壓以Ileak×RL×(RF+RS)/(RL+RF+RS)表示。

當反饋電壓Vfb高於基準電壓Vref時，誤差放大電路提高PMOS電晶體111之閘極電壓，減少輸出電流。並且，當反饋電壓Vfb高於基準電壓Vref時，誤差放大電路使PMOS電晶體111斷開。但是，在高溫狀態且洩漏電流Ileak大時，Ileak×RL×(RF+RS)/(RL+RF+RS)高於期待之輸出電壓Vout。在該狀態下，誤差放大電路無法控制輸出電壓Vout，輸出電壓Vout高於期待之電壓。

在此，當PMOS電晶體111之洩漏電流Ileak上升，反饋電壓Vfb高於基準電壓Vref時，流入NMOS電晶體105之電流減少，流入NMOS電晶體107之電流增加。因此，當電流I1減少電流I2增加時，NMOS電晶體123之閘極電壓上升，NMOS電晶體123流通電流I3。PMOS電晶體111之洩漏電流Ileak當作該電流I3從輸出端子102被除去。因此，洩漏電流Ileak不會流至電阻112、113及負載，可以抑制輸出電壓Vout上升。

並且，當輸出電壓Vout上升時，因構成NMOS電晶體123之閘極電壓更上升之負反饋電路，故由於高溫、輕負載時之洩漏電流控制之動作，輸出電壓 Vout被輸出比目標值稍微高的電壓。

再者，雖然以高溫時說明本實施型態，但是若為在輸出電晶體產生洩漏電流Ileak之狀態時，因可以使洩漏電流控制電路動作，故即使在高溫時以外亦可以抑制輸出電壓Vout上升。

如上述說明般，第一實施型態之電壓調節器可以防止在輸出端子102連接MOS電晶體123，由於PMOS電晶體111之洩漏電流Ileak而使得輸出電壓Vout上升時，在NMOS電晶體123流通洩漏電流Ileak而導致輸出電壓Vout增大之情形。

圖2為表示第一實施型態之電壓調節器之其他例的電路圖。與圖1不同的係在NMOS電晶體123之源極追加定電流電路301之點。藉由形成如此之構成，降低負反饋電路之增益，可以防止負反饋電路振盪之情形。因此，可以構成更穩定之電壓調節器。

圖3為表示第一實施型態之電壓調節器之其他例的電路圖。如此一來，即使在NMOS電晶體123之源極追加電阻401，亦可以取得相同之效果。

[第二實施型態]

圖4為表示第二實施型態之電壓調節器的電路圖。與第一實施型態不同的係誤差放大電路之輸入段使用PMOS電晶體之點。第二實施型態之電壓調節器具備有PMOS電晶體501、502、505、508、121、111，和NMOS電晶體 503、504、506、507、122、123，和電阻112、113，和基準電壓電路511，和定電流電路512、接地端子100、電源端子101和輸出端子102。以PMOS電晶體501、502、505、508，和NMOS電晶體503、504、506、507，和定電流電路512構成誤差放大電路。以PMOS電晶體121、NMOS電晶體123、122構成洩漏電流控制電路。

接著，針對第二實施型態之電壓調節器之連接予以說明。基準電壓電路511係正極被連接於PMOS電晶體502之閘極，負極被連接於接地端子100。PMOS電晶體502係源極被連接PMOS電晶體505之源極，汲極被連接於NMOS電晶體504之閘極及汲極。NMOS電晶體504之源極被連接於接地端子100。定電流電路512係一方之端子被連接於PMOS電晶體505之源極，另一方之端子被連接於電源端子101。NMOS電晶體503係閘極被連接於NMOS電晶體504之閘極及汲極，汲極被連接於PMOS電晶體501之閘極及汲極，源極被連接於接地端子100。PMOS電晶體501之源極被連接於電源端子101。PMOS電晶體508係閘極被連接於PMOS電晶體501之閘極及汲極，汲極被連接於NMOS電晶體507之汲極，源極被連接於電源端子101。NMOS電晶體507係閘極被連接於NMOS電晶體506之閘極及汲極，源極被連接於接地端子100。NMOS電晶體506之源極被連接於接地端子100。PMOS電晶體505係閘極被連接電阻113之一方之端子和電阻112之一方之端子的連接點，汲極被連接於 NMOS電晶體506之閘極及汲極。電阻113之另一方之端子被連接於輸出端子102，電阻112之另一方之端子連接於接地端子100。PMOS電晶體121係閘極被連接於PMOS電晶體501之閘極及汲極，汲極被連接於NMOS電晶體122之汲極，源極被連接於電源端子101。NMOS電晶體122係閘極被連接於NMOS電晶體507之閘極，源極被連接於接地端子100。NMOS電晶體123係閘極連接於NMOS電晶體122之汲極，汲極連被接於輸出端子102，源極連接於接地端子100。PMOS電晶體111係閘極被連接於PMOS電晶體508之汲極，汲極被連接於輸出端子102，源極被連接於電源端子101。

接著，針對第二實施型態之電壓調節器之動作予以說明。當電源端子101被輸入電源電壓VDD時，電壓調節器從輸出端子102輸出輸出電壓Vout。電阻112和113係分壓輸出電壓Vout，輸出反饋電壓Vfb。誤差放大電路係比較基準電壓電路511之基準電壓Vref和反饋電壓Vfb，以輸出電壓Vout成為一定之方式控制當作輸出電晶體動作之PMOS電晶體111之閘極電壓。

當輸出電壓Vout高於特定電壓時，反饋電壓Vfb則高於基準電壓Vref。因此，誤差放大電路之輸出訊號(PMOS電晶體111之閘極電壓)變高，因PMOS電晶體111斷開，故輸出電壓Vout變低。再者，當輸出電壓Vout低於特定電壓時，則執行與上述相反之動作，輸出電壓Vout變高。如此一來，電壓調節器以輸出電壓Vout 成為一定之方式進行動作。

將流通於PMOS電晶體121之電流設為I2，將流通於NMOS電晶體122之電流設為I1，將流通於NMOS電晶體123之電流設為I3。當輸出電壓Vout以成為一定之方式動作時，成立Vref≒Vfb，在PMOS電晶體502和PMOS電晶體505流通的電流成為相等。使PMOS電晶體502和PMOS電晶體505之電流折返而取得的電流I2、I1被設定為I1>I2的關係，NMOS電晶體123之閘極成為接地位準。因此，NMOS電晶體123斷開不流通電流。

在此，設想在高溫且在輸出端子102連接小的負載之輕負載時。將電阻113之電阻值設為RF，將電阻112之電阻值設為RS，將連接於輸出端子102之小負載(無圖示)之電阻值設為RL。當成為高溫狀態，從PMOS電晶體111產生洩漏電流Ileak時，其洩漏電流Ileak在電阻112、113及負載流動，產生電壓。該電壓以Ileak×RL×(RF+RS)/(RL+RF+RS)表示。

當反饋電壓Vfb高於基準電壓Vref時，誤差放大電路提高PMOS電晶體111之閘極電壓，減少輸出電流。並且，當反饋電壓Vfb高於基準電壓Vref時，誤差放大電路使PMOS電晶體111斷開。但是，在高溫狀態且洩漏電流Ileak大時，Ileak×RL×(RF+RS)/(RL+RF+RS)高於期待之輸出電壓Vout。在該狀態下，誤差放大電路無法控制輸出電壓Vout，輸出電壓Vout高 於期待之電壓。在此，當PMOS電晶體111之洩漏電流Ileak上升，反饋電壓Vfb高於基準電壓Vref時，流入NMOS電晶體105之電流減少，流入NMOS電晶體107之電流增加。因此，當電流I1減少電流I2增加時，NMOS電晶體123之閘極電壓上升，NMOS電晶體123流通電流I3。PMOS電晶體111之洩漏電流Ileak當作該電流I3從輸出端子102被除去。因此，洩漏電流Ileak不會流至電阻112、113及負載，可以抑制輸出電壓Vout上升。

並且，當輸出電壓Vout上升時，因構成NMOS電晶體123之閘極電壓更上升之負反饋電路，故由於高溫、輕負載時之洩漏電流控制之動作，輸出電壓Vout被輸出比目標值稍微高的電壓。

再者，雖然以高溫時說明本實施型態，但是若為在輸出電晶體產生洩漏電流Ileak之狀態時，因可以使洩漏電流控制電路動作，故即使在高溫時以外亦可以抑制輸出電壓Vout上升。

如上述說明般，第二實施型態之電壓調節器可以防止在輸出端子102連接NMOS電晶體123，由於PMOS電晶體111之洩漏電流Ileak使得輸出電壓Vout上升時，在NMOS電晶體123流通洩漏電流Ileak而導致輸出電壓Vout增大之情形。

圖5為表示第二實施型態之電壓調節器之其他例的電路圖。與圖4不同的係在NMOS電晶體123之源極追加定電流電路601之點。藉由形成如此之構成，降低 負反饋電路之增益，可以防止負反饋電路振盪之情形。因此，可以構成更穩定之電壓調節器。

圖6為表示第二實施型態之電壓調節器之其他例的電路圖。如此一來，即使在NMOS電晶體123之源極追加電阻701，亦可以取得相同之效果。

Claims (5)

1. 一種電壓調節器，其特徵在於：具備誤差放大電路，其係放大並輸出將輸出電晶體輸出之輸出電壓進行分壓後的分壓電壓和基準電壓之差，並控制上述輸出電晶體之閘極；和洩漏電流控制電路，其係輸入端子被連接於上述誤差放大電路，輸出端子被連接於上述輸出電晶體之汲極，由於產生在上述輸出電晶體之洩漏電流使得上述輸出電壓上升時，藉由除去上述洩漏電流，防止上述輸出電壓之上升，上述洩漏電流控制電路具備：第一電晶體，其係閘極被連接於上述誤差放大電路，檢測出上述洩漏電流之增加；第二電晶體，其係閘極被連接於上述誤差放大電路，汲極被連接於上述第一電晶體之汲極，檢測出上述洩漏電流之增加；及第三電晶體，其係閘極被連接於上述第一電晶體之汲極，汲極被連接於上述輸出電晶體之汲極，流通上述洩漏電流。
2. 如請求項1所記載之電壓調節器，其中上述洩漏電流控制電路又具備被連接於上述第三電晶體之源極的第一定電流電路。
3. 如請求項1所記載之電壓調節器，其中上述洩漏電流控制電路又具備被連接於上述第三電晶 體之源極的電阻。
4. 如請求項1至3中之任一項所記載之電壓調節器，其中上述誤差放大電路具備：第一NMOS電晶體，其閘極被輸入上述基準電壓；第一PMOS電晶體，其閘極和汲極被連接於上述第一NMOS電晶體之汲極，源極連接於電源端子；第二PMOS電晶體，其閘極被連接於上述第一PMOS電晶體之閘極及汲極，源極連接於電源端子；第二NMOS電晶體，其閘極和汲極被連接於上述第二PMOS電晶體之汲極，源極連接於接地端子；第三NMOS電晶體，其閘極被連接於上述第二NMOS電晶體之閘極及汲極和上述第一電晶體之閘極，源極被連接於接地端子；第三PMOS電晶體，其汲極被連接於上述第三NMOS電晶體之汲極和上述輸出電晶體之閘極，源極連接於電源端子；第四PMOS電晶體，其閘極及汲極被連接於上述第三PMOS電晶體之閘極和上述第二電晶體之閘極，源極被連接於電源端子；第四NMOS電晶體，其閘極被輸入上述分壓電壓，汲極被連接於上述第四PMOS電晶體之閘極及汲極；及第二定電流電路，其係被連接於上述第一NMOS電晶體之源極和上述第四NMOS電晶體之源極。
5. 如請求項1至3中之任一項所記載之電壓調節器，其中上述誤差放大電路具備：第一PMOS電晶體，其閘極被輸入上述基準電壓；第一NMOS電晶體，其閘極和汲極被連接於上述第一PMOS電晶體之汲極，源極連接於接地端子；第二NMOS電晶體，其閘極被連接於上述第一NMOS電晶體之閘極及汲極，源極連接於接地端子；第二PMOS電晶體，其閘極和汲極被連接於上述第二NMOS電晶體之汲極，源極連接於電源端子；第三PMOS電晶體，其閘極被連接於上述第二PMOS電晶體之閘極及汲極和上述第二電晶體之閘極，源極被連接於電源端子；第三NMOS電晶體，其汲極被連接於上述第三PMOS電晶體之汲極和上述輸出電晶體之閘極，源極連接於電源端子；第四NMOS電晶體，其閘極及汲極被連接於上述第三NMOS電晶體之閘極和上述第一電晶體之閘極，源極被連接於接地端子；第四PMOS電晶體，其閘極被輸入上述分壓電壓，汲極被連接於上述第四NMOS電晶體之閘極及汲極；及第二定電流電路，其係被連接於上述第一PMOS電晶體之源極和上述第四PMOS電晶體之源極。