CN104731149A - 稳压器 - Google Patents

Abstract

本发明提供即使在输出晶体管中流动泄漏电流也能防止输出电压增大的稳压器。本发明的稳压器具备泄漏电流控制电路，其输出端子连接NMOS晶体管，并且在因输出晶体管的泄漏电流而输出电压上升时，使得NMOS晶体管中流动泄漏电流，从而防止输出电压增大。

Description

稳压器

技术领域

本发明涉及具备防止输出晶体管的泄漏电流造成的输出电压的增大的泄漏电流控制电路的稳压器。

背景技术

图7是示出现有的稳压器的电路图。

现有的稳压器具备：PMOS晶体管103、104、106、108、111、121；NMOS晶体管105、107、109、114、122；电阻112、113；电容801、802；基准电压电路131；恒流电路110；接地端子100；电源端子101；以及输出端子102。

由PMOS晶体管103、104、106、108和NMOS晶体管105、107、109、114和恒流电路110构成误差放大电路。

电容801直接向误差放大电路的内部反馈输出端子102的输出电压Vout。这样构成时，在稳压器的频率特性上，对高频域会追加零点fzcp。因此，能够将零点fzfb设定在低频侧，因此三级放大方式的稳压器也能得到充分的相位富余。另外，通过将零点fzfb设定在低频侧，也能提高PSRR特性。这样构成三级放大方式的稳压器时，输出电容可以使用低ESR的陶瓷电容器，能够得到波动小的输出电压Vout（例如，参照专利文献1图10）。

专利文献1：日本特开2006－127225号公报。

发明内容

然而，现有的稳压器存在这样的课题，即在高温与输出端子102连接的负载为较小的轻负载时，因来自PMOS晶体管111的泄漏电流Ileak而输出电压Vout增大。

本发明鉴于上述课题而完成，提供能够防止在轻负载时因泄漏电流Ileak而输出电压Vout增大的稳压器。

为了解决现有技术的课题，本发明的稳压器采用如下结构。

具备泄漏电流控制电路，其在稳压器的输出端子连接NMOS晶体管，在输出电压因输出晶体管的泄漏电流而上升时，使泄漏电流在NMOS晶体管中流动，从而防止输出电压增大。

本发明的稳压器在输出端子连接晶体管，并在轻负载时因泄漏电流而输出电压上升时使泄漏电流在晶体管中流动，从而能够防止输出电压增大。

附图说明

图1是示出第一实施方式的稳压器的结构的电路图。

图2是示出第一实施方式的稳压器的其他例子的电路图。

图3是示出第一实施方式的稳压器的其他例子的电路图。

图4是示出第二实施方式的稳压器的结构的电路图。

图5是示出第二实施方式的稳压器的其他例子的电路图。

图6是示出第二实施方式的稳压器的其他例子的电路图。

图7是示出现有的稳压器的结构的电路图。

[标号说明]

100 接地端子；101 电源端子；102 输出端子；131、511 基准电压电路；110、301、512、601 恒流电路。

具体实施方式

以下，参照附图，对本发明的实施方式进行说明。

＜第一实施方式＞

图1是第一实施方式的稳压器的电路图。

第一实施方式的稳压器具备：PMOS晶体管103、104、106、108、121、111；NMOS晶体管105、107、109、114、122、123；电阻112、113；基准电压电路131；恒流电路110；接地端子100；电源端子101；以及输出端子102。由PMOS晶体管103、104、106、108和NMOS晶体管105、107、109、114和恒流电路110构成误差放大电路。由PMOS晶体管121和NMOS晶体管123、122构成泄漏电流控制电路。

接着，对第一实施方式的稳压器的连接进行说明。基准电压电路131的正极与NMOS晶体管105的栅极连接，负极与接地端子100连接。NMOS晶体管105的源极与NMOS晶体管107的源极连接，漏极与PMOS晶体管104的栅极及漏极连接。PMOS晶体管104的源极与电源端子101连接。恒流电路110的一个端子与NMOS晶体管105的源极连接，另一个端子与接地端子100连接。PMOS晶体管103的栅极与PMOS晶体管104的栅极及漏极连接，漏极与NMOS晶体管114的栅极及漏极连接，源极与电源端子101连接。NMOS晶体管114的源极与接地端子100连接。NMOS晶体管109的栅极与NMOS晶体管114的栅极及漏极连接，漏极与PMOS晶体管108的漏极连接，源极与接地端子100连接。PMOS晶体管108的栅极与PMOS晶体管106的栅极及漏极连接，源极与电源端子101连接。PMOS晶体管106的源极与电源端子101连接。NMOS晶体管107的栅极与电阻113的一个端子和电阻112的一个端子的连接点连接，漏极与PMOS晶体管106的栅极及漏极连接。电阻113的另一个端子与输出端子102连接，电阻112的另一个端子与接地端子100连接。PMOS晶体管121的栅极与PMOS晶体管108的栅极连接，漏极与NMOS晶体管122的漏极连接，源极与电源端子101连接。NMOS晶体管122的栅极与NMOS晶体管109的栅极连接，源极与接地端子100连接。NMOS晶体管123的栅极与NMOS晶体管122的漏极连接，漏极与输出端子102连接，源极与接地端子100连接。PMOS晶体管111的栅极与PMOS晶体管108的漏极连接，漏极与输出端子102连接，源极与电源端子101连接。

接着，对第一实施方式的稳压器的动作进行说明。当电源电压VDD输入电源端子101时，稳压器从输出端子102输出输出电压Vout。电阻112和113对输出电压Vout进行分压，输出反馈电压Vfb。误差放大电路对基准电压电路131的基准电压Vref和反馈电压Vfb进行比较，以使输出电压Vout成为恒定的方式控制作为输出晶体管动作的PMOS晶体管111的栅极电压。

当输出电压Vout高于既定电压时，反馈电压Vfb变得比基准电压Vref高。因此，误差放大电路的输出信号（PMOS晶体管111的栅极电压）变高，PMOS晶体管111截止，因此输出电压Vout变低。另外，当输出电压Vout低于既定电压时，进行与上述相反的动作，从而输出电压Vout变高。如此，稳压器以使输出电压Vout恒定的方式进行动作。

将在PMOS晶体管121中流动的电流设为I2，将在NMOS晶体管122中流动的电流设为I1，将在NMOS晶体管123中流动的电流设为I3。当以使输出电压Vout恒定的方式动作时，Vref≈Vfb成立且在NMOS晶体管105和NMOS晶体管107中流动的电流变得相等。使NMOS晶体管105和NMOS晶体管107的电流折回而获得的电流I2、I1被设定成为I1＞I2的关系，NMOS晶体管123的栅极成为接地电平。因此，NMOS晶体管123截止而不会流动电流。

在此，考虑在高温下对输出端子102连接较小的负载的轻负载时。将电阻113的电阻值设为RF，将电阻112的电阻值设为RS，将与输出端子102连接的负载（未图示）的电阻值设为RL。在成为高温状态、从PMOS晶体管111产生泄漏电流Ileak时，该泄漏电流Ileak流过电阻112、113及负载从而产生电压。该电压由Ileak×RL×（RF＋RS）/（RL＋RF＋RS）表示。

若反馈电压Vfb高于基准电压Vref，则误差放大电路提高PMOS晶体管111的栅极电压，使输出电流减少。而且当反馈电压Vfb高于基准电压Vref时，误差放大电路使PMOS晶体管111截止。然而，在高温状态下泄漏电流Ileak较大时，Ileak×RL×（RF＋RS）/（RL＋RF＋RS）会比期望的输出电压Vout高。在该状态下，误差放大电路无法控制输出电压Vout，输出电压Vout会变得比期望的电压高。

在此，当PMOS晶体管111的泄漏电流Ileak上升、反馈电压Vfb变得比基准电压Vref高时，流过NMOS晶体管105的电流减少，并且流过NMOS晶体管107的电流增加。因此，在电流I1减少、电流I2增加时，NMOS晶体管123的栅极电压上升，NMOS晶体管123流动电流I3。作为该电流I3，PMOS晶体管111的泄漏电流Ileak被从输出端子102抽出。因此，在电阻112、113及负载中不会流动泄漏电流Ileak，能够抑制输出电压Vout上升。

此外，由于构成输出电压Vout上升时NMOS晶体管123的栅极电压进一步上升的负反馈电路，所以通过在高温、轻负载时的泄漏电流控制电路的动作，输出电压Vout输出比目标值稍高的电压。

另外，虽然以高温时的情形说明了本实施方式，但是如果处于在输出晶体管产生泄漏电流Ileak的状态，就能使泄漏电流控制电路动作，因此在高温时以外也能抑制输出电压Vout上升。

如以上说明的那样，第一实施方式的稳压器通过在输出端子102连接NMOS晶体管123，并且使得在因PMOS晶体管111的泄漏电流Ileak而输出电压Vout上升时NMOS晶体管123中流动泄漏电流Ileak，从而能够防止输出电压Vout增大。

图2是示出第一实施方式的稳压器的其他例子的电路图。与图1的不同点是在NMOS晶体管123的源极追加了恒流电路301这一点。通过这样的结构降下负反馈电路的增益，从而能够防止负反馈电路振荡。因此，能够构成更加稳定的稳压器。

图3是示出第一实施方式的稳压器的其他例子的电路图。这样，即便在NMOS晶体管123的源极追加电阻401，也能得到同样的效果。

＜第二实施方式＞

图4是第二实施方式的稳压器的电路图。与第一实施方式的不同点是在误差放大电路的输入级采用PMOS晶体管这一点。第二实施方式的稳压器具备：PMOS晶体管501、502、505、508、121、111；NMOS晶体管503、504、506、507、122、123；电阻112、113；基准电压电路511；恒流电路512；接地端子100；电源端子101；以及输出端子102。由PMOS晶体管501、502、505、508和NMOS晶体管503、504、506、507和恒流电路512构成误差放大电路。由PMOS晶体管121和NMOS晶体管123、122构成泄漏电流控制电路。

接着，对第二实施方式的稳压器的连接进行说明。基准电压电路511的正极与PMOS晶体管502的栅极连接，负极与接地端子100连接。PMOS晶体管502的源极与PMOS晶体管505的源极连接，漏极与NMOS晶体管504的栅极及漏极连接。NMOS晶体管504的源极与接地端子100连接。恒流电路512的一个端子与PMOS晶体管505的源极连接，另一个端子与电源端子101连接。NMOS晶体管503的栅极与NMOS晶体管504的栅极及漏极连接，漏极与PMOS晶体管501的栅极及漏极连接，源极与接地端子100连接。PMOS晶体管501的源极与电源端子101连接。PMOS晶体管508的栅极与PMOS晶体管501的栅极及漏极连接，漏极与NMOS晶体管507的漏极连接，源极与电源端子101连接。NMOS晶体管507的栅极与NMOS晶体管506的栅极及漏极连接，源极与接地端子100连接。NMOS晶体管506的源极与接地端子100连接。PMOS晶体管505的栅极与电阻113的一个端子和电阻112的一个端子的连接点连接，漏极与NMOS晶体管506的栅极及漏极连接。电阻113的另一个端子与输出端子102连接，电阻112的另一个端子与接地端子100连接。PMOS晶体管121的栅极与PMOS晶体管501的栅极及漏极连接，漏极与NMOS晶体管122的漏极连接，源极与电源端子101连接。NMOS晶体管122的栅极与NMOS晶体管507的栅极连接，源极与接地端子100连接。NMOS晶体管123的栅极与NMOS晶体管122的漏极连接，漏极与输出端子102连接，源极与接地端子100连接。PMOS晶体管111的栅极与PMOS晶体管508的漏极连接，漏极与输出端子102连接，源极与电源端子101连接。

接着，对第二实施方式的稳压器的动作进行说明。当电源电压VDD输入电源端子101时，稳压器从输出端子102输出输出电压Vout。电阻112和113对输出电压Vout进行分压，并输出反馈电压Vfb。误差放大电路对基准电压电路511的基准电压Vref和反馈电压Vfb进行比较，以使输出电压Vout恒定的方式控制作为输出晶体管动作的PMOS晶体管111的栅极电压。

若输出电压Vout高于既定电压，则反馈电压Vfb变得比基准电压Vref高。因此，误差放大电路的输出信号（PMOS晶体管111的栅极电压）变高，PMOS晶体管111截止，因此输出电压Vout变低。另外，若输出电压Vout低于既定电压，则进行与上述相反的动作，从而输出电压Vout变高。如此，稳压器以使输出电压Vout恒定的方式进行动作。

将在PMOS晶体管121中流动的电流设为I2，将在NMOS晶体管122中流动的电流设为I1，将在NMOS晶体管123中流动的电流设为I3。在以使输出电压Vout恒定的方式动作时，Vref≈Vfb成立并且在PMOS晶体管502和PMOS晶体管505中流动的电流变得相等。使PMOS晶体管502和PMOS晶体管505的电流折回而获得的电流I2、I1被设定成为I1＞I2的关系，NMOS晶体管123的栅极成为接地电平。因此，NMOS晶体管123截止而不会流动电流。

在此，考虑在高温下对输出端子102连接较小的负载的轻负载时。将电阻113的电阻值设为RF，将电阻112的电阻值设为RS，将与输出端子102连接的较小的负载（未图示）的电阻值设为RL。当成为高温状态、从PMOS晶体管111产生泄漏电流Ileak时，该泄漏电流Ileak在电阻112、113及负载流动从而产生电压。该电压由Ileak×RL×（RF＋RS）/（RL＋RF＋RS）表示。

若反馈电压Vfb高于基准电压Vref，则误差放大电路提高PMOS晶体管111的栅极电压，输出电流变少。而且当反馈电压Vfb变得比基准电压Vref高时，误差放大电路使PMOS晶体管111截止。然而，在高温状态下泄漏电流Ileak较大时，Ileak×RL×（RF＋RS）/（RL＋RF＋RS）会比期望的输出电压Vout高。在该状态下，误差放大电路无法控制输出电压Vout，输出电压Vout会比期望的电压高。在此，若PMOS晶体管111的泄漏电流Ileak上升、反馈电压Vfb变得比基准电压Vref高，则在NMOS晶体管105中流动的电流减少，在NMOS晶体管107中流动的电流增加。因此，若电流I1减少、电流I2增加，则NMOS晶体管123的栅极电压上升，NMOS晶体管123使电流I3流动。作为该电流I3，PMOS晶体管111的泄漏电流Ileak被从输出端子102抽出。因此，在电阻112、113及负载中不会流动泄漏电流Ileak，能够抑制输出电压Vout上升。

此外，由于构成当输出电压Vout上升时，NMOS晶体管123的栅极电压进一步上升的负反馈电路，所以因高温、轻负载时的泄漏电流控制电路的动作而输出电压Vout会输出比目标值稍高的电压。

另外，虽然以高温时的情形说明了本实施方式，但是如果处于在输出晶体管产生泄漏电流Ileak的状态，就能使泄漏电流控制电路动作，因此在高温时以外也能抑制输出电压Vout上升。

如以上说明的那样，第二实施方式的稳压器通过在输出端子102连接NMOS晶体管123，并且使得在因PMOS晶体管111的泄漏电流Ileak而输出电压Vout上升时NMOS晶体管123中流动泄漏电流Ileak，从而能够防止输出电压Vout增大。

图5是示出第二实施方式的稳压器的其他例子的电路图。与图4的不同点是对NMOS晶体管123的源极追加恒流电路601这一点。通过这样的结构降下负反馈电路的增益，从而能够防止负反馈电路振荡。因此，能够构成更加稳定的稳压器。

图6是示出第二实施方式的稳压器的其他例子的电路图。这样，即便对NMOS晶体管123的源极追加电阻701，也能得到同样的效果。

Claims (6)

1. 一种稳压器，其特征在于，包括：

误差放大电路，放大将输出晶体管所输出的输出电压进行分压后的分压电压与基准电压之差并加以输出，控制所述输出晶体管的栅极；以及

泄漏电流控制电路，所述泄漏电流控制电路的输入端子与所述误差放大电路连接，所述泄漏电流控制电路的输出端子与所述输出晶体管的漏极连接，因在所述输出晶体管产生的泄漏电流而所述输出电压上升时，抽出所述泄漏电流，从而防止所述输出电压的上升。

2. 如权利要求1所述的稳压器，其特征在于，

所述泄漏电流控制电路包括：

第一晶体管，所述第一晶体管的栅极与所述误差放大电路连接，检测所述泄漏电流的增加；

第二晶体管，所述第二晶体管的栅极与所述误差放大电路连接，所述第二晶体管的漏极与所述第一晶体管的漏极连接，检测所述泄漏电流的增加；以及

第三晶体管，所述第三晶体管的栅极与所述第一晶体管的漏极连接，所述第三晶体管的漏极与所述输出晶体管的漏极连接，流动所述泄漏电流。

3. 如权利要求2所述的稳压器，其特征在于，

所述泄漏电流控制电路还包括与所述第三晶体管的源极连接的第一恒流电路。

4. 如权利要求2所述的稳压器，其特征在于，

所述泄漏电流控制电路还包括与所述第三晶体管的源极连接的电阻。

5. 如权利要求2至4的任一项所述的稳压器，其特征在于，

所述误差放大电路包括：

第一NMOS晶体管，所述第一NMOS晶体管的栅极被输入所述基准电压；

第一PMOS晶体管，所述第一PMOS晶体管的栅极及漏极与所述第一NMOS晶体管的漏极连接，所述第一PMOS晶体管的源极与电源端子连接；

第二PMOS晶体管，所述第二PMOS晶体管的栅极与所述第一PMOS晶体管的栅极及漏极连接，所述第二PMOS晶体管的源极与电源端子连接；

第二NMOS晶体管，所述第二NMOS晶体管的栅极及漏极与所述第二PMOS晶体管的漏极连接，所述第二NMOS晶体管的源极与接地端子连接；

第三NMOS晶体管，所述第三NMOS晶体管的栅极与所述第二NMOS晶体管的栅极及漏极和所述第一晶体管的栅极连接，所述第三NMOS晶体管的源极与接地端子连接；

第三PMOS晶体管，所述第三PMOS晶体管的漏极与所述第三NMOS晶体管的漏极和所述输出晶体管的栅极连接，所述第三PMOS晶体管的源极与电源端子连接；

第四PMOS晶体管，所述第四PMOS晶体管的栅极及漏极与所述第三PMOS晶体管的栅极和所述第二晶体管的栅极连接，所述第四PMOS晶体管的源极与电源端子连接；

第四NMOS晶体管，所述第四NMOS晶体管的栅极被输入所述分压电压，所述第四NMOS晶体管的漏极与所述第四PMOS晶体管的栅极及漏极连接；以及

第二恒流电路，所述第二恒流电路与所述第一NMOS晶体管的源极和所述第四NMOS晶体管的源极连接。

6. 如权利要求2至4的任一项所述的稳压器，其特征在于，

所述误差放大电路包括：

第一PMOS晶体管，所述第一PMOS晶体管的栅极被输入所述基准电压；

第一NMOS晶体管，所述第一NMOS晶体管的栅极及漏极与所述第一PMOS晶体管的漏极连接，所述第一NMOS晶体管的源极与接地端子连接；

第二NMOS晶体管，所述第二NMOS晶体管的栅极与所述第一NMOS晶体管的栅极及漏极连接，所述第二NMOS晶体管的源极与接地端子连接；

第二PMOS晶体管，所述第二PMOS晶体管的栅极及漏极与所述第二NMOS晶体管的漏极连接，所述第二PMOS晶体管的源极与电源端子连接；

第三PMOS晶体管，所述第三PMOS晶体管的栅极与所述第二PMOS晶体管的栅极及漏极和所述第二晶体管的栅极连接，所述第三PMOS晶体管的源极与电源端子连接；

第三NMOS晶体管，所述第三NMOS晶体管的漏极与所述第三PMOS晶体管的漏极和所述输出晶体管的栅极连接，所述第三NMOS晶体管的源极与接地端子连接；

第四NMOS晶体管，所述第四NMOS晶体管的栅极及漏极与所述第三NMOS晶体管的栅极和所述第一晶体管的栅极连接，所述第四NMOS晶体管的源极与接地端子连接；

第四PMOS晶体管，所述第四PMOS晶体管的栅极被输入所述分压电压，所述第四PMOS晶体管的漏极与所述第四NMOS晶体管的栅极及漏极连接；以及

第二恒流电路，所述第二恒流电路与所述第一PMOS晶体管的源极和所述第四PMOS晶体管的源极连接。