CN104714585A - 稳压器 - Google Patents

稳压器 Download PDF

Info

Publication number
CN104714585A
CN104714585A CN201410760313.7A CN201410760313A CN104714585A CN 104714585 A CN104714585 A CN 104714585A CN 201410760313 A CN201410760313 A CN 201410760313A CN 104714585 A CN104714585 A CN 104714585A
Authority
CN
China
Prior art keywords
voltage
transistor
output
terminal
pass filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410760313.7A
Other languages
English (en)
Other versions
CN104714585B (zh
Inventor
富冈勉
杉浦正一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Publication of CN104714585A publication Critical patent/CN104714585A/zh
Application granted granted Critical
Publication of CN104714585B publication Critical patent/CN104714585B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/562—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices with a threshold detection shunting the control path of the final control device

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

本发明提供抑制过冲和下冲并输出稳定的电压的稳压器。构成为具备：检测电源电压的变动的高通滤波器；检测输出电压的变动的高通滤波器；根据各个高通滤波器的输出而流动电流的串联连接的晶体管；以及对串联连接的晶体管的漏极电压进行钳位的钳位电路，以通过串联连接的晶体管的漏极电压来控制栅极的晶体管的漏极电压来控制输出晶体管的栅极电压。

Description

稳压器
技术领域
本发明涉及即便电源变动也能稳定输出电压的稳压器。
背景技术
对现有的稳压器进行说明。图9是示出现有的稳压器的电路图。
现有的稳压器具备：误差放大电路103；基准电压电路102；PMOS晶体管901、902；输出晶体管105；电阻106、107、903；变动检测电容器904；钳位电路905；接地端子100；输出端子104；以及电源端子101。
电阻106、107串联设置在输出端子104与接地端子100间，对产生在输出端子104的输出电压Vout进行分压。若设电阻106、107的连接点发生的电压为Vfb，则误差放大电路103以使Vfb接近基准电压电路102的电压Vref的方式控制输出晶体管105的栅极电压，以向输出端子104输出输出电压Vout。当电源端子101的电源电压VDD上升时，电流Ix1从电源端子101流入变动检测电容器904。电流Ix1被由PMOS晶体管901、902和电阻903构成的电流反馈电路放大，生成电流Ix2。电流Ix2供给至输出晶体管105的栅极，对输出晶体管105的栅极电容进行充电。如此，输出晶体管105的栅极源极间电压VGS在作为源极电压的VDD发生变动的情况下也被调节为适当的值，从而能够抑制过冲而进行稳定化（例如，参照专利文献1）。
现有技术文献
专利文献
专利文献1：日本特开2007－157071号公报。
发明内容
发明要解决的课题
然而，现有的稳压器存在着这样的课题，即，检测电源电压的变动并抑制输出电压的过冲后电源电压也依然继续变动的情况下，会过度持续进行输出晶体管的控制，使之发生下冲或新的过冲。另外，存在的课题是在重负载时电源电压迅速发生变动，并且在抑制输出电压的过冲后发生下冲的情况下，会误检测到增大其后输出电压的动作而控制输出晶体管并加以振荡。
本发明鉴于上述课题而完成，提供在抑制输出电压的过冲后，电源电压依然继续发生变动的情况下、或者在重负载时的电源变动中发生过冲和下冲的情况下，也能稳定输出电压的稳压器。
用于解决课题的方案
为了解决现有技术的课题，本发明的稳压器采用如下结构。
一种稳压器，具备：检测电源电压的变动的高通滤波器；检测输出电压的变动的高通滤波器；根据各个高通滤波器的输出使电流流过的串联连接的晶体管；以及对串联连接的晶体管的漏极电压进行钳位的钳位电路，以通过串联连接的晶体管的漏极电压来控制栅极的晶体管的漏极电压来控制输出晶体管的栅极电压。
发明效果
依据本发明的稳压器，能够抑制输出电压的过冲，并且防止其后发生的下冲，迅速稳定输出电压。
附图说明
图1是示出第一实施方式的稳压器的电路图；
图2是示出高通滤波器的一个例子的电路图；
图3是示出高通滤波器的其他例子的电路图；
图4是示出高通滤波器的其他例子的电路图；
图5是示出第一实施方式的稳压器的动作的波形图；
图6是示出第一实施方式的稳压器的动作的波形图；
图7是示出第二实施方式的稳压器的结构的电路图；
图8是示出第三实施方式的稳压器的结构的电路图；
图9是示出现有的稳压器的结构的电路图。
具体实施方式
以下，参照附图，对本发明的实施方式进行说明。
＜第一实施方式＞
图1是第一实施方式的稳压器的电路图。
第一实施方式的稳压器具备：误差放大电路103；基准电压电路102；输出晶体管105；电阻106、107；高通滤波器111、112；NMOS晶体管113、114；PMOS晶体管115；偏压电路121；接地端子100；输出端子104；以及电源端子101。
图2是高通滤波器111、112的电路图。高通滤波器111、112具备电容201、电阻202、恒压电路203、输入端子211和输出端子212。
接着，对第一实施方式的稳压器的连接进行说明。
误差放大电路103的反相输入端子与基准电压电路102的正极连接，同相输入端子与电阻106的一个端子和电阻107的一个端子的连接点连接。基准电压电路102的负极与接地端子100连接，电阻107的另一个端子与接地端子100连接，电阻106的另一个端子与输出端子104连接。输出晶体管105的栅极与误差放大电路103的输出端子连接，源极与电源端子101连接，漏极与输出端子104连接。PMOS晶体管115的漏极与误差放大电路103的输出端子连接，源极与电源端子101连接，栅极经由节点133而与NMOS晶体管113的漏极连接。偏压电路121的一个端子与NMOS晶体管113的漏极连接，另一个端子与电源端子101连接。NMOS晶体管113的源极与NMOS晶体管114的漏极连接，栅极经由节点132而与高通滤波器111的输出端子212连接。NMOS晶体管114的源极与接地端子100连接，栅极经由节点131而与高通滤波器112的输出端子212连接。高通滤波器111的输入端子211与电源端子101连接，高通滤波器112的输入端子211与输出端子104连接。电容201的一个端子与输入端子211连接，另一个端子与输出端子212连接。电阻202的一个端子与输出端子212连接，另一个端子与恒压电路203的正极连接。恒压电路203的负极与接地端子100连接。
接着，对第一实施方式的稳压器的动作进行说明。
当电源端子101上被输入电源电压VDD时，稳压器从输出端子104输出输出电压Vout。电阻106和107对输出电压Vout进行分压，从而输出分压电压Vfb。误差放大电路103对基准电压电路102的基准电压Vref和分压电压Vfb进行比较，以使输出电压Vout恒定的方式控制输出晶体管105的栅极电压。偏压电路121作为钳位电路而动作，将PMOS晶体管115的栅极电压钳位于电源电压VDD，使PMOS晶体管115截止。
当输出电压Vout高于既定电压时，分压电压Vfb就高于基准电压Vref。因此，误差放大电路103的输出信号（输出晶体管105的栅极电压）变高，输出晶体管105截止，因此输出电压Vout变低。另外，当输出电压Vout低于既定电压时，进行与上述相反的动作，从而输出电压Vout变高。这样，稳压器以使输出电压Vout恒定的方式进行动作。
在此，考虑电源电压VDD变动的情况。图5是示出电源电压VDD上升时的各节点的电压的变动的波形。当电源电压VDD上升时高通滤波器111检测电源电压VDD的变动而使节点132的电压上升。随着电源电压VDD的上升，输出电压Vout也上升，高通滤波器112检测输出电压Vout的变动而使节点131的电压上升。由此，在NMOS晶体管113、114中有电流I0流动。偏压电路121使电流I1流动，当节点131、132的电压进一步上升而电流I0大于电流I1时，使节点133的电压下降。而且，使PMOS晶体管115导通并使输出晶体管105的栅极电压上升，从而以使输出晶体管105的动作截止的方式进行控制，并抑制输出电压Vout的过冲。在抑制输出电压Vout的过冲后，电源电压VDD继续上升，但由于高通滤波器112不检测输出电压Vout的变动，所以节点131的电压不上升而使NMOS晶体管114截止。而且，由于不流过电流I0，所以PMOS晶体管115不动作，不会控制输出晶体管105。由此，在输出电压Vout的过冲的控制后，即便电源电压VDD继续上升，也能将输出电压Vout保持在一定电压。
图6是示出对输出端子104加载重负载的状态下电源电压VDD迅速上升时的各节点的电压的变动的波形。当电源电压VDD上升时高通滤波器111检测电源电压VDD的变动而使节点132的电压上升。随着电源电压VDD的上升，输出电压Vout也上升，高通滤波器112检测输出电压Vout的变动而使节点131的电压上升。由此，在NMOS晶体管113、114中有电流I0流动。偏压电路121使电流I1流动，当节点131、132的电压进一步上升而电流I0大于电流I1时，使节点133的电压下降。而且，使PMOS晶体管115导通并使输出晶体管105的栅极电压上升，从而以使输出晶体管105的动作截止的方式进行控制，使输出电压Vout的过冲得到抑制。由于输出端子104上加载了重负载，所以输出晶体管105截止，从而输出电压Vout急剧下降。而且，误差放大电路103控制输出晶体管105，输出电压Vout急剧上升。接受该输出电压Vout的上升而高通滤波器112使节点131的电压上升，但是电源电压VDD不上升，因此高通滤波器111不会使节点132的电压上升而使NMOS晶体管113截止。因此，不会有电流I0流动而PMOS晶体管115不会控制输出晶体管105。由此，重负载时，在输出电压Vout的过冲的控制后，即便因重负载而发生下冲并且误差放大电路103控制成为使输出电压Vout上升，PMOS晶体管115也不会控制输出晶体管，而能够将输出电压Vout保持在一定电压。
此外，高通滤波器的结构是利用图2进行说明，但是并不限于该结构，利用如图3、图4的结构那样的其他构成的高通滤波器也可。采用图3的结构时通过使偏压电路303的电流I2流过NMOS晶体管302，能够对高通滤波器的输出212预先偏置电压。由此，在电源电压VDD、输出电压Vout的变动较小的情况下也能容易增大流过NMOS晶体管113、114的电流，并能加大过冲抑制的效果。
若采用图4的结构，则成为使偏压电路403的电流I3流过NMOS晶体管402的源极跟随器的结构，可通过该源极跟随器的输出电压对高通滤波器的输出212预先偏置电压。由此，在电源电压VDD或输出电压Vout的变动较小的情况下也容易增大流过NMOS晶体管113、114的电流，从而能够增大过冲抑制的效果。
另外，说明为对NMOS晶体管113的源极连接有NMOS晶体管114的漏极，但是并不限于该结构，而更换NMOS晶体管113和114的配置，变更为在NMOS晶体管114的源极连接NMOS晶体管113的漏极也可。
如以上说明的那样，第一实施方式的稳压器在抑制输出电压的过冲后，电源电压继续变动的情况下，也能使输出电压稳定。另外，在重负载时电源电压发生变动并在抑制输出电压的过冲后发生下冲也能使输出电压稳定。
＜第二实施方式＞
图7是第二实施方式的稳压器的电路图。与图1的不同点在于将偏压电路121变更为电阻701这一点。其他与图1相同。
接着，对第二实施方式的稳压器的动作进行说明。使输出电压Vout恒定的动作与第一实施方式相同。在此，考虑电源电压VDD变动的情况。动作的波形与第一实施方式相同，图5示出电源电压VDD上升时的各节点的电压的变动。当电源电压VDD上升时高通滤波器111检测电源电压VDD的变动而使节点132的电压上升。随着电源电压VDD的上升，输出电压Vout也上升，高通滤波器112检测输出电压Vout的变动而使节点131的电压上升。由此，NMOS晶体管113、114中有电流I0流动。当电流I0流过电阻701时使节点133的电压下降。而且，使PMOS晶体管115导通并使输出晶体管105的栅极电压上升，从而以使输出晶体管105的动作截止的方式进行控制，使输出电压Vout的过冲得到抑制。在抑制输出电压Vout的过冲后，电源电压VDD继续上升，但由于高通滤波器112不检测输出电压Vout的变动，所以节点131的电压不上升而使NMOS晶体管114截止。而且，由于没有电流I0流动，所以PMOS晶体管115不动作，不会控制输出晶体管105。由此，在输出电压Vout的过冲的控制后，即便电源电压VDD持续上升，也能将输出电压Vout保持在一定电压。
图6是示出对输出端子104加载重负载的状态下电源电压VDD迅速上升时的各节点的电压的变动的波形。当电源电压VDD上升时，高通滤波器111检测电源电压VDD的变动而使节点132的电压上升。随着电源电压VDD的上升，输出电压Vout也上升，高通滤波器112检测输出电压Vout的变动而使节点131的电压上升。由此，NMOS晶体管113、114中有电流I0流动。当电流I0流过电阻701时使节点133的电压下降。而且，使PMOS晶体管115导通并使输出晶体管105的栅极电压上升，从而以使输出晶体管105的动作截止的方式进行控制，使输出电压Vout的过冲得到抑制。由于对输出端子104加载有重负载，所以输出晶体管105截止，从而输出电压Vout急剧下降。而且，误差放大电路103控制输出晶体管105，从而输出电压Vout急剧上升。接受该输出电压Vout的上升而高通滤波器112使节点131的电压上升，但是由于电源电压VDD不上升，所以高通滤波器111不会使节点132的电压上升而使NMOS晶体管113截止。因此，没有电流I0流动而PMOS晶体管115不会控制输出晶体管105。由此，在重负载时，输出电压Vout的过冲的控制后，因重负载而发生下冲并且误差放大电路103控制为使输出电压Vout上升，PMOS晶体管115也不会控制输出晶体管，而能够将输出电压Vout保持在一定电压。
此外，对于高通滤波器的结构用图2进行了说明，但是并不限于该结构，也可以采用如图3、图4的结构那样的其他构成的高通滤波器。
另外，说明成NMOS晶体管113的源极上连接NMOS晶体管114的漏极，但并不限于该结构，而更换NMOS晶体管113和114的配置，变更为对NMOS晶体管114的源极连接NMOS晶体管113的漏极也可。
如以上说明的那样，第二实施方式的稳压器在抑制输出电压的过冲后，电源电压继续变动的情况下，也能使输出电压稳定。另外，即便在重负载时电源电压发生变动并且控制输出电压的过冲后发生下冲也能使输出电压稳定。
＜第三实施方式＞
图8是第三实施方式的稳压器的电路图。与图1的不同点在于将偏压电路121变更为二极管连接的PMOS晶体管801这一点。其他与图1相同。
接着，对第三实施方式的稳压器的动作进行说明。使输出电压Vout恒定的动作与第一实施方式相同。在此，考虑电源电压VDD变动的情况。动作的波形与第一实施方式相同，图5示出电源电压VDD上升时的各节点的电压的变动。当电源电压VDD上升时高通滤波器111检测电源电压VDD的变动而使节点132的电压上升。随着电源电压VDD的上升，输出电压Vout也上升，高通滤波器112检测输出电压Vout的变动而使节点131的电压上升。由此，NMOS晶体管113、114中有电流I0流动。若电流I0在二极管连接的PMOS晶体管801中流过，则节点133的电压下降。而且，使PMOS晶体管115导通并使输出晶体管105的栅极电压上升，从而以使输出晶体管105的动作截止的方式进行控制，使输出电压Vout的过冲抑制。在抑制输出电压Vout的过冲后，电源电压VDD继续上升，但由于高通滤波器112不检测输出电压Vout的变动，所以节点131的电压不会上升而使NMOS晶体管114截止。而且，由于没有电流I0流动所以PMOS晶体管115不动作，不会控制输出晶体管105。由此，在输出电压Vout的过冲的控制后，即便电源电压VDD持续上升，也能将输出电压Vout保持在一定电压。
图6是示出对输出端子104加载重负载的状态下电源电压VDD迅速上升时的各节点的电压的变动的波形。当电源电压VDD上升时高通滤波器111检测电源电压VDD的变动而使节点132的电压上升。随着电源电压VDD的上升，输出电压Vout也上升，高通滤波器112检测输出电压Vout的变动而使节点131的电压上升。由此，NMOS晶体管113、114中有电流I0流动。若电流I0流过二极管连接的PMOS晶体管801，则节点133的电压下降。而且，使PMOS晶体管115导通并使输出晶体管105的栅极电压上升，从而以使输出晶体管105的动作截止的方式控制，并使输出电压Vout的过冲得到抑制。由于对输出端子104加载有重负载，所以输出晶体管105截止，从而输出电压Vout急剧下降。而且，误差放大电路103控制输出晶体管105，从而输出电压Vout急剧上升。接受到该输出电压Vout的上升而高通滤波器112使节点131的电压上升，但由于电源电压VDD不上升，所以高通滤波器111不会使节点132的电压上升，而使NMOS晶体管113截止。因此，没有电流I0流过而PMOS晶体管115不会控制输出晶体管105。由此，在重负载时，输出电压Vout的过冲的控制后，即便因重负载而发生下冲并且误差放大电路103控制成为使输出电压Vout上升，PMOS晶体管115也不会控制输出晶体管，而能够将输出电压Vout保持在一定电压。
此外，对于高通滤波器的结构，利用图2进行了说明，但并不限于该结构，也可以采用如图3、图4的结构那样的其他构成的高通滤波器。
另外，说明成NMOS晶体管113的源极上连接有NMOS晶体管114的漏极，但并不限于该结构，而更换NMOS晶体管113和114的配置，变更为对NMOS晶体管114的源极连接NMOS晶体管113的漏极也可。
如以上说明的那样，第三实施方式的稳压器在抑制输出电压的过冲后，电源电压持续变动的情况下，也能使输出电压稳定。另外，在重负载时电源电压发生变动并抑制输出电压的过冲后发生下冲，也能使输出电压稳定。
[标号说明]
100　接地端子
101　电源端子
102　基准电压电路
103　误差放大电路
104　输出端子
105　输出晶体管
111、112　高通滤波器
121、303、403　偏压电路
905　钳位电路。

Claims (7)

1. 一种稳压器，将从电源端子输入的电源电压稳定化并输出，其特征在于，具备：
误差放大电路，对将输出晶体管输出的输出电压分压后的分压电压与基准电压之差进行放大并输出，控制所述输出晶体管的栅极；
第一高通滤波器，检测所述电源电压的变动；
第二高通滤波器，检测所述输出电压的变动；
第一晶体管，根据所述第一或第二高通滤波器的输出电压而流动电流；
第二晶体管，根据所述第二或第一高通滤波器的输出电压而流动电流，与所述第一晶体管串联连接；
钳位电路，对所述第一晶体管的漏极电压进行钳位；以及
第三晶体管，其栅极与所述第一晶体管的漏极连接，漏极与所述输出晶体管的栅极连接，通过所述第一晶体管的漏极电压来控制所述输出晶体管的动作。
2. 如权利要求1所述的稳压器，其特征在于，
所述钳位电路具备第一偏压电路，该第一偏压电路的一个端子与所述电源端子连接，另一个端子与所述第三晶体管的栅极和所述第一晶体管的漏极连接。
3. 如权利要求1所述的稳压器，其特征在于，
所述钳位电路具备第一电阻，该第一电阻的一个端子与所述电源端子连接，另一个端子与所述第三晶体管的栅极和所述第一晶体管的漏极连接。
4. 如权利要求1所述的稳压器，其特征在于，
所述钳位电路具备第四晶体管，该第四晶体管的栅极和漏极与所述第三晶体管的栅极和所述第一晶体管的漏极连接。
5. 如权利要求1至4的任一项所述的稳压器，其特征在于，
所述高通滤波器具备：
电容，其一个端子与所述高通滤波器的输入端子连接，另一个端子与所述高通滤波器的输出端子连接；
第二电阻，其一个端子与所述高通滤波器的输出端子连接；以及
第一恒压电路，与所述第二电阻的另一个端子连接。
6. 如权利要求5所述的稳压器，其特征在于，
所述第一恒压电路具备：
第五晶体管，其栅极和漏极相连接；以及
第二偏压电路，与所述第五晶体管的栅极和漏极连接。
7. 如权利要求5所述的稳压器，其特征在于，
所述第一恒压电路具备：
源极跟随器电路；以及
第二恒压电路，与所述源极跟随器电路的输入连接。
CN201410760313.7A 2013-12-13 2014-12-12 稳压器 Active CN104714585B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-258394 2013-12-13
JP2013258394A JP6244194B2 (ja) 2013-12-13 2013-12-13 ボルテージレギュレータ

Publications (2)

Publication Number Publication Date
CN104714585A true CN104714585A (zh) 2015-06-17
CN104714585B CN104714585B (zh) 2017-07-25

Family

ID=53368341

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410760313.7A Active CN104714585B (zh) 2013-12-13 2014-12-12 稳压器

Country Status (5)

Country Link
US (1) US9367074B2 (zh)
JP (1) JP6244194B2 (zh)
KR (1) KR102174295B1 (zh)
CN (1) CN104714585B (zh)
TW (1) TWI643050B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110297515A (zh) * 2018-03-22 2019-10-01 艾普凌科有限公司 电压调节器
CN111817554A (zh) * 2019-04-12 2020-10-23 罗姆股份有限公司 电源电路、电源装置以及车辆

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9704581B2 (en) * 2014-12-27 2017-07-11 Intel Corporation Voltage ramping detection
US9541934B2 (en) * 2015-06-15 2017-01-10 Richtek Technology Corporation Linear regulator circuit
CN105183064B (zh) * 2015-10-09 2017-03-22 上海华虹宏力半导体制造有限公司 Ldo电路
US10025334B1 (en) * 2016-12-29 2018-07-17 Nuvoton Technology Corporation Reduction of output undershoot in low-current voltage regulators
KR102347178B1 (ko) * 2017-07-19 2022-01-04 삼성전자주식회사 기준 전압 회로를 포함하는 단말 장치
US10340790B1 (en) * 2018-09-18 2019-07-02 CoolStar Technology, Inc. Integrated voltage correction using active bandpass clamp
US10386877B1 (en) * 2018-10-14 2019-08-20 Nuvoton Technology Corporation LDO regulator with output-drop recovery

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4744945B2 (ja) * 2004-07-27 2011-08-10 ローム株式会社 レギュレータ回路
CN1740937A (zh) * 2004-07-27 2006-03-01 罗姆股份有限公司 带有电压变动检测功能的调节器电路
JP4833652B2 (ja) * 2005-12-08 2011-12-07 ローム株式会社 レギュレータ回路およびそれを搭載した自動車
US7675273B2 (en) * 2007-09-28 2010-03-09 Qualcomm Incorporated Wideband low dropout voltage regulator
JP5078866B2 (ja) * 2008-12-24 2012-11-21 セイコーインスツル株式会社 ボルテージレギュレータ
JP5331508B2 (ja) * 2009-02-20 2013-10-30 セイコーインスツル株式会社 ボルテージレギュレータ
JP2011186618A (ja) * 2010-03-05 2011-09-22 Renesas Electronics Corp 定電圧出力回路
JP5527070B2 (ja) * 2010-07-13 2014-06-18 株式会社リコー 定電圧回路およびそれを用いた電子機器
CN102841624B (zh) * 2011-06-24 2015-09-16 联咏科技股份有限公司 快速反应电流源
TWI441007B (zh) * 2011-07-05 2014-06-11 Holtek Semiconductor Inc 無需外掛穩壓電容之低壓降穩壓器及其穩壓方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110297515A (zh) * 2018-03-22 2019-10-01 艾普凌科有限公司 电压调节器
CN111817554A (zh) * 2019-04-12 2020-10-23 罗姆股份有限公司 电源电路、电源装置以及车辆
CN111817554B (zh) * 2019-04-12 2024-05-14 罗姆股份有限公司 电源电路、电源装置以及车辆

Also Published As

Publication number Publication date
KR102174295B1 (ko) 2020-11-04
TW201539168A (zh) 2015-10-16
KR20150069542A (ko) 2015-06-23
US20150168971A1 (en) 2015-06-18
JP2015114984A (ja) 2015-06-22
CN104714585B (zh) 2017-07-25
TWI643050B (zh) 2018-12-01
US9367074B2 (en) 2016-06-14
JP6244194B2 (ja) 2017-12-06

Similar Documents

Publication Publication Date Title
CN104714585A (zh) 稳压器
CN103677058B (zh) 电压调节器
CN104750150B (zh) 稳压器及电子设备
CN104603710A (zh) 稳压器
CN104808732B (zh) 稳压器
CN103294098B (zh) 电压调节器
CN104714586A (zh) 稳压器
CN101799697A (zh) 稳压器
CN101807853B (zh) 稳压器
CN105393184A (zh) 稳压器
CN104699153B (zh) 低压差线性稳压器
CN102622033A (zh) 电压调节器
CN105308529A (zh) 稳压器
CN104950970A (zh) 稳压器
CN104423408A (zh) 稳压器
CN105656300A (zh) Dc－dc转换器
CN104679087A (zh) 车载低压差线性稳压器电路及其低压补偿电路
CN105005349A (zh) 过电流保护电路、半导体装置以及稳压器
CN104571243A (zh) 电压调节器
CN110275566A (zh) 电压调节器
CN104793676A (zh) 稳压器及半导体装置
CN105717971A (zh) 电压调节器
CN103389763A (zh) 一种低压差线性稳压器及其电源抑制比提高方法
CN105843313B (zh) 电压调节器
CN101604174A (zh) 稳压器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20160307

Address after: Chiba County, Japan

Applicant after: DynaFine Semiconductor Co.,Ltd.

Address before: Chiba, Chiba, Japan

Applicant before: Seiko Instruments Inc.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Chiba County, Japan

Patentee after: ABLIC Inc.

Address before: Chiba County, Japan

Patentee before: DynaFine Semiconductor Co.,Ltd.

CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: Nagano

Patentee after: ABLIC Inc.

Address before: Chiba County, Japan

Patentee before: ABLIC Inc.