CN102622033A - 电压调节器 - Google Patents
电压调节器 Download PDFInfo
- Publication number
- CN102622033A CN102622033A CN2012100310441A CN201210031044A CN102622033A CN 102622033 A CN102622033 A CN 102622033A CN 2012100310441 A CN2012100310441 A CN 2012100310441A CN 201210031044 A CN201210031044 A CN 201210031044A CN 102622033 A CN102622033 A CN 102622033A
- Authority
- CN
- China
- Prior art keywords
- voltage
- output
- resistance
- current
- imbalance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
- G05F1/573—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overcurrent detector
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
本发明提供这样的电压调节器：即使输出电流变大，也能够不增加消耗电流地给予过电流保护。由设在输出晶体管的漏极并读出输出电流的读出电阻、比较读出电阻的两端的电压的失调比较器以及栅极与失调比较器的输出连接的第一晶体管构成过电流保护电路。由于消除了电流流动的检测用的晶体管和读出电阻的路径，因而即使在输出电流多时，检测用的电流也不增加。
Description
技术领域
本发明涉及电压调节器的过电流保护电路。
背景技术
对现有的电压调节器进行说明。图5是示出现有的电压调节器的电路图。
现有的电压调节器由基准电压电路101、差动放大电路102、PMOS晶体管104、过电流保护电路550、电阻105、106、接地端子100、输出端子121以及电源端子150构成。过电流保护电路550由NMOS晶体管505、506、510、PMOS晶体管501、502、503、504、恒流电路507以及电阻508、509构成。在PMOS晶体管503的源极附加的电压511表示PMOS晶体管503和504的差动对的失调电压(offset voltage)。
差动放大电路102，其反相输入端子与基准电压电路101的一个端子连接，同相输入端子与电阻105和106的连接点连接，输出端子与PMOS晶体管104的栅极、PMOS晶体管502的栅极以及PMOS晶体管501的漏极连接。基准电压电路101的另一个端子与接地端子100连接。PMOS晶体管104，其源极与电源端子150连接，漏极与输出端子121连接。PMOS晶体管501，其栅极与NMOS晶体管510的漏极和电阻509的连接点连接，源极与电源端子150连接。电阻509的另一个端子与电源端子150连接。PMOS晶体管502，其漏极与PMOS晶体管504的栅极和电阻508的连接点连接，源极与电源端子150连接。电阻508的另一个端子与接地端子100连接。PMOS晶体管503，其栅极与电阻105和106的连接点连接，漏极与NMOS晶体管505的漏极连接，源极与恒流电路507连接。PMOS晶体管504，其漏极与NMOS晶体管506的漏极和栅极以及NMOS晶体管505的栅极连接，源极与恒流电路507连接。NMOS晶体管505的源极与接地端子100连接，NMOS晶体管506的源极与接地端子100连接。NMOS晶体管510，其栅极与PMOS晶体管503的漏极连接，源极与接地端子100连接(例如，参照专利文献1)。
如上所述的过电流保护电路550具有如以下那样进行动作来保护电路免受过电流的功能。
在输出端子121的输出电流增加的情况下，与输出电流成比例的检测电流流至PMOS晶体管502。该检测电流流至电阻508，由此，PMOS晶体管504的栅极电压上升。在此，如果过电流流至输出端子121，与该过电流成比例的检测电流导致PMOS晶体管504的栅极电压超过将PMOS晶体管503的栅极电压和失调电压511相加而得到的电压，则晶体管510导通。所以，PMOS晶体管501的栅极-源极间电压下降，漏极电流流动，由此，使PMOS晶体管104的栅极-源极间电压上升。这样通过反馈起作用，能抑制输出电流的增加。
专利文献1：日本特开2006-309569号公报
发明内容
然而，在现有的技术中，存在这样的课题：由于在输出电流变大时，流至电阻508的电流增加，因而消耗电流增加。
本发明是鉴于上述课题而完成的，提供这样的电压调节器：即使输出电流变大，消耗电流也不增加。
本发明的电压调节器，具备：误差放大电路，放大并输出将输出晶体管所输出的电压分压而得到的分压电压与基准电压的差，控制所述输出晶体管的栅极；以及过电流保护电路，监视所述输出晶体管的输出电流，保护电路免受过电流，所述电压调节器的特征在于，所述过电流保护电路，具备：读出电阻，设在所述输出晶体管的漏极，读出所述输出电流；失调比较器(offset comparator)，在输入端子具备失调电压，比较所述读出电阻的两端的电压；以及第一晶体管，其栅极与所述失调比较器的输出端子连接，漏极与所述输出晶体管的栅极连接。
具备本发明的过电流保护电路的电压调节器利用与输出晶体管的漏极连接的电阻的电压来检测电流，由此，能够不使消耗电流增加地给予过电流保护。
附图说明
图1是示出第一实施方式的电压调节器的电路图。
图2是示出第二实施方式的电压调节器的电路图。
图3是示出第三实施方式的电压调节器的电路图。
图4是示出第四实施方式的电压调节器的电路图。
图5是示出现有的电压调节器的电路图。
附图标记说明
100接地端子；101基准电压电路；102差动放大电路；110失调比较器；121输出端子；150电源端子；221封装件电源端子；222封装件接地端子；223封装件输出端子；550过电流保护电路。
具体实施方式
参照附图，对用于实施本发明的方式进行说明。
[实施例1]
图1是第一实施方式的电压调节器的电路图。
第一实施方式的电压调节器具备基准电压电路101、差动放大电路102、失调比较器110、PMOS晶体管103、104、电阻111、105、106、接地端子100、输出端子121以及电源端子150。
差动放大电路102，其反相输入端子与基准电压电路101的一个端子连接，同相输入端子与电阻105和106的连接点连接，输出端子与PMOS晶体管104的栅极和PMOS晶体管103的漏极连接。基准电压电路101的另一个端子与接地端子100连接。PMOS晶体管103，其栅极与失调比较器110的输出连接，源极与电源端子150连接。PMOS晶体管104，其漏极与电阻111的一个端子连接，源极与电源端子150连接。电阻111的另一个端子与输出端子121连接。失调比较器110，其电阻111的一个端子与反相输入端子连接，电阻111的另一个端子与同相输入端子连接。电阻105和电阻106串联连接在输出端子121与接地端子100之间连接。
接着，对第一实施方式的电压调节器的动作进行说明。
电阻105和106将作为输出端子121的电压的输出电压Vout分压而输出分压电压Vfb。差动放大电路102比较基准电压电路101的输出电压Vref和分压电压Vfb，以输出电压Vout成为固定的方式控制作为输出晶体管而进行动作的PMOS晶体管104的栅极电压。如果输出电压Vout比既定电压更高，则分压电压Vfb变得比基准电压Vref更高。于是，差动放大电路102的输出信号(PMOS晶体管104的栅极电压)变高，PMOS晶体管104截止，输出电压Vout变低。这样，以输出电压Vout成为固定的方式进行控制。另外，如果输出电压Vout比既定电压更低，则进行与上述相反的动作，输出电压Vout变高。这样，以输出电压Vout成为固定的方式进行控制。
如果输出端子121和接地端子100短路，则输出电流Iout增加。如果成为输出电流Iout超过最大输出电流Im的过电流状态，则电阻111上产生的电压变高，失调比较器110输出低(Lo)。于是，PMOS晶体管103导通，PMOS晶体管104的栅极源极间电压变低，由此，PMOS晶体管104截止。因而，输出电流Iout不会比最大输出电流Im更多地流动，输出电压Vout变低。通过调节电阻111使得短路时电阻111上产生的电压与失调比较器110的失调电压相同，来决定最大输出电流Im。
在通常的状态下，由于失调比较器110的失调电压导致同相输入端子的电压设定为比反相输入端子的电压更高，因而从失调比较器110的输出输出高(Hi)，PMOS晶体管103成为截止。
这里关于失调比较器110的失调电压，已知改变输入晶体管的元件大小等许多方式，采用任一个方式都可以。另外，电阻111也可以使用布线电阻。
通过以上，能够通过利用电阻111来检测输出电流而给予过电流保护。而且，能够没有伴随输出电流增加而消耗电流增加地给予过电流保护。
[实施例2]
图2是第二实施方式的电压调节器的电路图。
与图1的不同之处是使用搭接电阻(bonding resistance)201、202代替电阻111并使电压调节器232在封装件231上进行动作这点。
作为连接，电源端子150与封装件电源端子221连接，接地端子100与封装件接地端子222连接。PMOS晶体管104的漏极与输出端子211连接，失调比较器110的同相输入端子与输出端子212连接。搭接电阻201，其一个端子与输出端子211连接，另一个端子与封装件输出端子223连接。搭接电阻202，其一个端子与输出端子212连接，另一个端子与封装件输出端子223连接。其他连接与图1的实施例相同。
接着，对第二实施方式的电压调节器的动作进行说明。
电阻105和106将作为封装件输出端子223的电压的输出电压Vout分压，输出分压电压Vfb。差动放大电路102比较基准电压电路101的输出电压Vref和分压电压Vfb，以输出电压Vout成为固定的方式控制作为输出晶体管而进行动作的PMOS晶体管104的栅极电压。如果输出电压Vout比既定电压更高，则分压电压Vfb变得比基准电压Vref更高。于是，差动放大电路102的输出信号(PMOS晶体管104的栅极电压)变高，PMOS晶体管104截止，输出电压Vout变低。这样，以输出电压Vout成为固定的方式进行控制。另外，如果输出电压Vout比既定电压更低，则进行与上述相反的动作，输出电压Vout变高。这样，以输出电压Vout成为固定的方式进行控制。
如果封装件输出端子223和封装件接地端子222短路，则输出电流Iout增加。如果成为输出电流Iout超过最大输出电流Im的过电流状态，则搭接电阻201上产生的电压变高，失调比较器110输出低。于是，PMOS晶体管103导通，PMOS晶体管104的栅极源极间电压变低，由此，PMOS晶体管104截止。因而，输出电流Iout不比最大输出电流Im更多地流动，输出电压Vout变低。此外，搭接电阻202，由于流动的电流微小且是远小于电阻105、106的电阻值，因而几乎不产生电压，因此不考虑。通过调节搭接电阻201等使得短路时搭接电阻201上产生的电压与失调比较器110的失调电压相同，来决定最大输出电流Im。
在通常的状态下，由于失调比较器110的失调电压导致同相输入端子的电压设定为比反相输入端子的电压更高，因而从失调比较器110的输出输出高，PMOS晶体管103成为截止。
这里关于失调比较器110的失调电压，已知改变输入晶体管的元件大小等许多方式，采用任一个方式都可以。
通过以上，能够通过利用搭接电阻201来检测输出电流而给予过电流保护。而且，能够没有伴随输出电流增加而消耗电流增加地给予过电流保护。
[实施例3]
图3是第三实施方式的电压调节器的电路图。
与图1的不同之处是能够利用分压电压Vfb来调节失调比较器110的失调量这点。
接着，对第三实施方式的电压调节器的动作进行说明。
电阻105和106将作为输出端子121的电压的输出电压Vout分压，输出分压电压Vfb。差动放大电路102比较基准电压电路101的输出电压Vref和分压电压Vfb，以输出电压Vout成为固定的方式控制作为输出晶体管而进行动作的PMOS晶体管104的栅极电压。如果输出电压Vout比既定电压更高，则分压电压Vfb变得比基准电压Vref更高。于是，差动放大电路102的输出信号(PMOS晶体管104的栅极电压)变高，PMOS晶体管104截止，输出电压Vout变低。这样，以输出电压Vout成为固定的方式进行控制。另外，如果输出电压Vout比既定电压更低，则进行与上述相反的动作，输出电压Vout变高。这样，以输出电压Vout成为固定的方式进行控制。
如果输出端子121和接地端子100短路，则输出电流Iout增加。如果成为输出电流Iout超过最大输出电流Im的过电流状态，则电阻111上产生的电压变高，失调比较器110输出低。于是，PMOS晶体管103导通，PMOS晶体管104的栅极源极间电压变低，由此，PMOS晶体管104截止。因而，输出电流Iout不会比最大输出电流Im更多地流动，输出电压Vout变低。通过调节电阻111使得短路时电阻111上产生的电压与失调比较器110的失调电压301相同，来决定最大输出电流Im。
在通常的状态下，由于失调比较器110的失调电压301导致同相输入端子的电压设定为比反相输入端子的电压更高，因而从失调比较器110的输出输出高，PMOS晶体管103成为截止。
失调比较器110的失调电压301利用分压电压Vfb来改变输入晶体管的元件大小等而调整失调量。这样，能够针对每个输出电压而进一步调整最大输出电流Im的电流值。
在此，电阻111也可以使用布线电阻。
此外，虽未图示，也可以利用输出端子121的电压来调整失调比较器110的失调电压301。
通过以上，能够通过利用电阻111来检测输出电流而给予过电流保护。而且，能够没有伴随输出电流增加而消耗电流增加地给予过电流保护。而且，能够通过调节失调比较器110的失调量来调整最大输出电流Im的电流值。
[实施例4]
图4是第四实施方式的电压调节器的电路图。
与图2的不同之处是能够利用分压电压Vfb来调节失调比较器110的失调量这点。
接着，对第四实施方式的电压调节器的动作进行说明。
电阻105和106将作为封装件输出端子223的电压的输出电压Vout分压而输出分压电压Vfb。差动放大电路102比较基准电压电路101的输出电压Vref和分压电压Vfb，以输出电压Vout成为固定的方式控制作为输出晶体管而进行动作的PMOS晶体管104的栅极电压。如果输出电压Vout比既定电压更高，则分压电压Vfb变得比基准电压Vref更高。于是，差动放大电路102的输出信号(PMOS晶体管104的栅极电压)变高，PMOS晶体管104截止，输出电压Vout变低。这样，以输出电压Vout成为固定的方式进行控制。另外，如果输出电压Vout比既定电压更低，则进行与上述相反的动作，输出电压Vout变高。这样，以输出电压Vout成为固定的方式进行控制。
如果封装件输出端子223和封装件接地端子222短路，则输出电流Iout增加。如果成为输出电流Iout超过最大输出电流Im的过电流状态，则搭接电阻201上产生的电压变高，失调比较器110输出低。于是，PMOS晶体管103导通，PMOS晶体管104的栅极源极间电压变低，由此，PMOS晶体管104截止。因而，输出电流Iout不会比最大输出电流Im更多地流动，输出电压Vout变低。此外，搭接电阻202，由于流动的电流微小且是远小于电阻105、106的电阻值，因而几乎不产生电压，因此不考虑。通过调节搭接电阻201等使得短路时搭接电阻201上产生的电压与失调比较器110的失调电压401相同，来决定最大输出电流Im。
在通常的状态下，由于失调比较器110的失调电压401导致同相输入端子的电压设定为比反相输入端子的电压更高，因而从失调比较器110的输出输出高，PMOS晶体管103成为截止。
失调比较器110的失调电压401利用分压电压Vfb来改变输入晶体管的元件大小等而调整失调量。这样，能够针对每个输出电压而进一步调整最大输出电流Im的电流值。
此外，虽未图示，也可以利用封装件输出端子223的电压来调整失调比较器110的失调电压401。
通过以上，能够通过利用搭接电阻201来检测输出电流而给予过电流保护。而且，能够没有伴随输出电流增加而消耗电流增加地给予过电流保护。而且，能够通过调节失调比较器110的失调量来调整最大输出电流Im的电流值。
Claims (3)
1.一种电压调节器，具备：
误差放大电路，放大并输出将输出晶体管所输出的电压分压而得到的分压电压与基准电压的差，控制所述输出晶体管的栅极；以及
过电流保护电路，监视所述输出晶体管的输出电流，保护电路免受过电流，
所述电压调节器的特征在于，所述过电流保护电路，具备：
读出电阻，设在所述输出晶体管的漏极，读出所述输出电流；
失调比较器，在输入端子具备失调电压，比较所述读出电阻的两端的电压；以及
第一晶体管，其栅极与所述失调比较器的输出端子连接，漏极与所述输出晶体管的栅极连接。
2.如权利要求1所述的电压调节器，其特征在于，
所述读出电阻使用布线电阻或搭接电阻。
3.如权利要求1所述的电压调节器，其特征在于，
所述失调比较器具备通过所述分压电压的大小来调整失调量的调整电路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011-017050 | 2011-01-28 | ||
| JP2011017050A JP2012159870A (ja) | 2011-01-28 | 2011-01-28 | ボルテージレギュレータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102622033A true CN102622033A (zh) | 2012-08-01 |
Family
ID=46561994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2012100310441A Pending CN102622033A (zh) | 2011-01-28 | 2012-01-20 | 电压调节器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20120194947A1 (zh) |
| JP (1) | JP2012159870A (zh) |
| KR (1) | KR20120087840A (zh) |
| CN (1) | CN102622033A (zh) |
| TW (1) | TW201244314A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107924210A (zh) * | 2015-09-25 | 2018-04-17 | 德克萨斯仪器股份有限公司 | 容错电压调节器 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2921018B1 (en) | 2012-11-13 | 2020-09-02 | Nokia Technologies Oy | Secondary cell activation delay indication |
| JP6180815B2 (ja) * | 2013-06-21 | 2017-08-16 | エスアイアイ・セミコンダクタ株式会社 | ボルテージレギュレータ |
| JP6170354B2 (ja) * | 2013-06-25 | 2017-07-26 | エスアイアイ・セミコンダクタ株式会社 | ボルテージレギュレータ |
| JP2015220856A (ja) * | 2014-05-16 | 2015-12-07 | セイコーインスツル株式会社 | 電池残量予測装置及びバッテリパック |
| KR101659901B1 (ko) * | 2014-06-30 | 2016-09-26 | 주식회사 에이디텍 | 과전류 보호회로를 구비한 전원 레귤레이터 |
| CN104391534B (zh) * | 2014-11-20 | 2015-12-23 | 无锡中感微电子股份有限公司 | 高精度的低压差电压调节器 |
| US10229027B2 (en) * | 2016-04-15 | 2019-03-12 | Dell Products L.P. | Voltage regulator power reporting offset system |
| JP2018073288A (ja) * | 2016-11-02 | 2018-05-10 | エイブリック株式会社 | ボルテージレギュレータ |
| JP7223953B2 (ja) * | 2019-06-28 | 2023-02-17 | パナソニックＩｐマネジメント株式会社 | 電源装置および過電流保護装置 |
| US11281244B2 (en) * | 2019-07-17 | 2022-03-22 | Semiconductor Components Industries, Llc | Output current limiter for a linear regulator |
| CN113491070A (zh) | 2019-09-11 | 2021-10-08 | 富士电机株式会社 | 电流生成电路、驱动电路和电流调整方法 |
| WO2023276491A1 (ja) * | 2021-06-29 | 2023-01-05 | ローム株式会社 | 過電流保護回路、半導体装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5917312A (en) * | 1998-06-16 | 1999-06-29 | Lucent Technologies Inc. | System and method for voltage positioning a regulator and regulator employing the same |
| US20050078024A1 (en) * | 2003-10-09 | 2005-04-14 | Honeywell International Inc. | Digital current limiter |
| US7015680B2 (en) * | 2004-06-10 | 2006-03-21 | Micrel, Incorporated | Current-limiting circuitry |
| JP4616067B2 (ja) * | 2005-04-28 | 2011-01-19 | 株式会社リコー | 定電圧電源回路 |
-
2011
- 2011-01-28 JP JP2011017050A patent/JP2012159870A/ja active Pending
-
2012
- 2012-01-04 TW TW101100304A patent/TW201244314A/zh unknown
- 2012-01-20 CN CN2012100310441A patent/CN102622033A/zh active Pending
- 2012-01-23 US US13/355,746 patent/US20120194947A1/en not_active Abandoned
- 2012-01-26 KR KR1020120007832A patent/KR20120087840A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107924210A (zh) * | 2015-09-25 | 2018-04-17 | 德克萨斯仪器股份有限公司 | 容错电压调节器 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20120087840A (ko) | 2012-08-07 |
| JP2012159870A (ja) | 2012-08-23 |
| TW201244314A (en) | 2012-11-01 |
| US20120194947A1 (en) | 2012-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102622033A (zh) | 电压调节器 | |
| CN101295928B (zh) | 稳压器 | |
| CN106575865B (zh) | 电压调节器及提供电压调节器中的短路保护的方法 | |
| CN104571242B (zh) | 电压调节器 | |
| EP2701030B1 (en) | Low dropout voltage regulator with a floating voltage reference | |
| CN104423408B (zh) | 稳压器 | |
| CN105393184B (zh) | 稳压器 | |
| EP2857923B1 (en) | An apparatus and method for a voltage regulator with improved output voltage regulated loop biasing | |
| EP2894537B1 (en) | Voltage regulator | |
| CN101813957A (zh) | 电压调节器 | |
| US8742819B2 (en) | Current limiting circuitry and method for pass elements and output stages | |
| KR20110035942A (ko) | 전압 조정기 | |
| CN101567628A (zh) | 稳压器 | |
| US9372489B2 (en) | Voltage regulator having a temperature sensitive leakage current sink circuit | |
| JP5279544B2 (ja) | ボルテージレギュレータ | |
| CN104750150A (zh) | 稳压器及电子设备 | |
| CN102707753A (zh) | 电压调节器 | |
| CN102778914B (zh) | 电压调节器 | |
| CN102629147A (zh) | 电压调节器 | |
| CN104914913A (zh) | 过热保护电路及稳压器 | |
| CN105308529A (zh) | 稳压器 | |
| CN105005349B (zh) | 过电流保护电路、半导体装置以及稳压器 | |
| CN104035473A (zh) | 恒压电路 | |
| CN104950970A (zh) | 稳压器 | |
| CN104714585A (zh) | 稳压器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20120801 |