CN104391534B - 高精度的低压差电压调节器 - Google Patents

Abstract

本发明提供一种高精度的低压差电压调节器，其包括输出管、分压电路和依次串联于输入电压和地之间的电流源和可调电阻串、误差放大器和失调校准电路。可调电阻串包括多个依次串联的修调电阻和与各个修调电阻并联的多个修调开关。误差放大器的第一输入端与电流源和可调电阻串的中间节点相连，其第二输入端接收分压电路得到的反馈电压，其输出端与输出管的控制端相连。失调校准电路的第一输入端接收参考电压，其第二输入端接收反馈电压，其输出端与各个修调开关的控制端相连。失调校准电路输出校准数据给各个修调开关的控制端，以使得反馈电压锁定于基于参考电压的锁定范围内。这样，可以弥补受环境温度、环境湿度、封装的情况带来的影响。

Description

高精度的低压差电压调节器

【技术领域】

本发明涉及电源转换技术领域，特别涉及一种高精度的低压差电压调节器。

【背景技术】

图1示出了现有的一种低压差电压调节器，其包括基准电压产生电路、误差放大器EA、输出管MP1、电阻R1、电阻R2和输出电容Co。所述基准电压产生电路为带隙(Bandgap)基准电压电路，可以通过对基准电压产生电路修调，来实现对输出电压VO的修调准确。修调时一般在一定环境(例如常温、封装前、一定湿度下)下进行，但由于其中的误差放大器EA存在输入失调电压Vos(即其正负端电压存在一定差异)，而此输入失调电压随着温度变化、湿度变化、封装前后都会产生变化，因此对图1中的低压差电压调节器的输出电压的精度产生影响，使其偏离目标值。

因此需要一种改进方案以克服现有中存在的问题。

【发明内容】

本发明的目的在于提供一种高精度的低压差电压调节器，其受环境温度、环境湿度、封装的影响很小。

为了解决上述问题，本发明提供一种低压差电压调节器，其包括：输出管，用于将输入电压转换成输出电压；分压电路，采样所述输出电压得到反馈电压；依次串联于输入电压和地之间的电流源和可调电阻串，所述可调电阻串包括多个依次串联的修调电阻和与各个修调电阻并联的多个修调开关；误差放大器，其第一输入端与电流源和可调电阻串的中间节点相连，其第二输入端与接收所述反馈电压，其输出端与输出管的控制端相连；基准电压产生电路，其提供参考电压；失调校准电路，其第一输入端接收所述参考电压，其第二输入端接收所述反馈电压，其输出端与各个修调开关的控制端相连，所述失调校准电路输出校准数据给各个修调开关的控制端以控制各个修调开关的导通或关闭，通过控制各个修调开关的导通或关闭使得所述反馈电压锁定于基于所述参考电压的锁定范围内。

进一步的，在所述反馈电压大于所述锁定范围的最高电压时，所述失调校准电路调整其输出的校准数据，以使得更多修调开关被断开，更多修调电阻被真正的串联到电阻串中，在所述反馈电压小于所述锁定范围的最低电压时，所述失调校准电路调整其输出的校准数据，以使得更多修调开关被导通，更少修调电阻被真正的串联到电阻串中，在所述反馈电压大于等于所述锁定范围的最低电压且小于等于所述锁定范围的最高电压时，所述失调校准电路保持其输出的校准数据不变，以保持被导通和断开的修调开关保持不变。

进一步的，所述锁定范围为[VR-Ve，VR]，VR表示参考电压，Ve表示预定阈值电压。

进一步的，所述失调校准电路包括运算放大器、储能电容C11、控制逻辑电路、第一锁存电路、第二锁存电路和输出逻辑电路，所述储能电容C11串联在所述运算放大器的第二输入端和地之间，在控制逻辑电路的控制下所述失调校准电路根据如下逻辑工作：在第一时段，将所述失调校准电路的第一输入端连接至所述运算放大器的第一输入端，将所述运算放大器的输出端连接至其第二输入端，所述运算放大器将其第二输入端的电压调整的与其第一输入端相同，在第二时段，将所述失调校准电路的第二输入端连接至所述运算放大器的第一输入端，将所述运算放大器的输出端与其第二输入端断开，所述运算放大器比较第一输入端的电压和第二输入端的电压，并输出比较信号，在此时段中，第一锁存电路锁存所述运算放大器的输出信号，并输出给所述输出逻辑电路；在第三时段，将所述失调校准电路的第一输入端连接至所述运算放大器的第一输入端，将所述运算放大器的输出端连接至其第二输入端，所述运算放大器将其第二输入端的电压调整的与其第一输入端相同，在第四时段，将所述失调校准电路的第二输入端经过一个电压为预定阈值电压的电压源连接至所述运算放大器的第一输入端，将所述运算放大器的输出端与其第二输入端断开，所述运算放大器比较第一输入端的电压和第二输入端的电压，并输出比较信号，在此时段中，第二锁存电路锁存所述运算放大器的输出信号，并输出给所述输出逻辑电路；所述输出逻辑电路基于第一锁存电路和第二锁存电路的输出信号输出所述校准数据。

与现有技术相比，本发明通过设置失调校准电路，这样可以根据受环境温度、环境湿度、封装的情况来不断进行修调，从而弥补了受环境温度、环境湿度、封装的情况带来的影响。

【附图说明】

为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中：

图1为现有的一种典型的低压差电压调节器的电路示意图；

图2为本发明中的低压差电压调节器在一个实施例中的电路示意图；

图3为图2中的失调校准电路在一个实施例中的电路示意图；和

图4为图3中的失调校准电路中的各个时钟控制信号的时序图。

【具体实施方式】

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。除非特别说明，本文中的连接、相连、相接的表示电性连接的词均表示直接或间接电性相连。

图2为本发明中的低压差电压调节器200在一个实施例中的电路示意图。如图2所示，所述低压差电压调节器200包括输出管MP5、输出电容C1、分压电路210、误差放大器240、失调校准电路220、基准电压产生电路230、依次串联输入电压VIN和地之间的电流源I1和可调电阻串250。

所述输出管MP5用于将输入电压VIN转换成输出电压VO。所述输出管MP5为PMOS晶体管，PMOS晶体管的源级接所述输入电压VIN，PMOS晶体管的漏极输出所述输出电压VO，PMOS晶体管的栅极为其控制端。所述输出电容C1串联在输出电压VO和地之间。所述分压电路210包括串联在所述输出管MP5的漏极和地之间的第一分压电阻Rf1和第二分压电阻Rf2，第一分压电阻Rf1和第二分压电阻Rf2的中间节点提供反馈电压FB。

基准电压产生电路230其提供参考电压VR。

所述可调电阻串250包括多个依次串联的修调电阻R0-Rn-1和与各个修调电阻并联的多个修调开关S1-Sn-1，n为自然数。所述电阻串250中有一个修调电阻Rr未并联所述修调开关，每个所述修调开关S1-Sn-1都与所述电阻串250中的一个修调电阻并联。在一个修改开关导通时，与该修改开关并联的修调电阻将会被从所述电阻串250中去除，在一个修改开关断开时，与该修改开关并联的修调电阻才会被真正的加入所述电阻串250中。电流源I1输出的电流经过电阻串250形成电压信号VA。通过控制各个修改开关的导通和关断，可以改变所述电压信号VA的值。

所述误差放大器240的第一输入端与电流源I1和可调电阻串250的中间节点相连，其第二输入端与接收所述反馈电压FB，其输出端与输出管MP5的控制端相连。

所述失调校准电路220的第一输入端VN接收所述参考电压VR，其第二输入端VP接收所述反馈电压FB，其输出端与各个修调开关的控制端相连。所述失调校准电路220输出校准数据D0-Dn-1给各个修调开关的控制端以控制各个修调开关的导通或关闭，通过控制各个修调开关的导通或关闭使得所述反馈电压FB锁定于基于所述参考电压VR的锁定范围内。

在所述反馈电压FB大于所述锁定范围的最高电压时，所述失调校准电路220调整其输出的校准数据，以使得更多修调开关被断开，更多修调电阻被真正的串联到电阻串250中，以调高所述电压信号VA。在所述反馈电压FB小于所述锁定范围的最低电压时，所述失调校准电路220调整其输出的校准数据，以使得更多修调开关被导通，更少修调电阻被真正的串联到电阻串250中，以调高所述电压信号VA。在所述反馈电压FB大于等于所述锁定范围的最低电压且小于等于所述锁定范围的最高电压时，所述失调校准电路220保持其输出的校准数据不变，以保持被导通和断开的修调开关保持不变。

这样，基准电压产生电路230产生准确的参考电压VR，失调校准电路220通过对电阻串(由Rr、R0～Rn-1)编程来将低压差电压调节器的反馈电压FB校准至基于参考电压的锁定范围内。在一个实施例中，所述锁定范围为[VR-Ve，VR]，VR表示参考电压，Ve表示预定阈值电压，当Ve很小时，反馈电压FB近似等于参考电压VR，而此时VA电压应该满足VA＝VR-Vos。其中VA为节点VA的电压值，VR为节点VR的电压，Vos为误差放大器EA的输入偏差电压。这样，图2可以不断消除误差放大器EA的输入偏差的影响，当误差放大器EA的输入偏差随着环境温度、湿度、封装等因素变化而变化时，失调校准电路220会重新校准而消除误差放大器EA输入失调的影响，使反馈电压FB仍然近似等于准确的参考电压VR。而在进行修调时，只需将参考电压VR修调准确即可。

图3为图2中的失调校准电路在一个实施例中的电路示意图。图4为图3中的失调校准电路中的各个时钟控制信号的时序图。如图3所示，所述失调校准电路包括控制逻辑电路221、运算放大器222、储能电容C11、第一锁存电路223、第二锁存电路224和输出逻辑电路225。所述储能电容C11串联在所述运算放大器222的第二输入端和地之间。

在控制逻辑电路221的控制下所述失调校准电路220根据如下逻辑工作：

在第一时段T1，将所述失调校准电路220的第一输入端VN连接至所述运算放大器OP5的第一输入端，将所述运算放大器OP5的输出端连接至其第二输入端，此时，所述运算放大器工作在运放模式，其将其第二输入端的电压调整的与其第一输入端相同，即给所述储能电容C11充电以使得储能电容C11上的电压与参考电压VR相等。

在第二时段T2，将所述失调校准电路220的第二输入端VP连接至所述运算放大器OP5的第一输入端，将所述运算放大器OP5的输出端与其第二输入端断开，此时，所述运算放大器工作在比较模式，其比较第一输入端的电压(反馈电压FB)和第二输入端的电压(参考电压VR)，并输出比较信号。在此时段中，第一锁存电路223锁存所述运算放大器OP5的输出信号，并输出给所述输出逻辑电路225。

在第三时段T3，将所述失调校准电路220的第一输入端VN连接至所述运算放大器OP5的第一输入端，将所述运算放大器OP5的输出端连接至其第二输入端，此时所述运算放大器工作在运放模式，其将其第二输入端的电压调整的与其第一输入端相同，即给所述储能电容C11充电以使得储能电容C11上的电压与参考电压VR相等。

在第四时段T4，将所述失调校准电路220的第二输入端VP经过一个电压为预定阈值电压Ve的电压源连接至所述运算放大器OP5的第一输入端，将所述运算放大器OP5的输出端与其第二输入端断开，此时所述运算放大器工作在比较模式，所述运算放大器比较第一输入端的电压(反馈电压FB+阈值电压Ve)和第二输入端的电压(参考电压VR)，并输出比较信号。在此时段中，第二锁存电路锁存224所述运算放大器OP5的输出信号，并输出给所述输出逻辑电路。

所述输出逻辑电路225基于第一锁存电路223和第二锁存电路224的输出信号输出所述校准数据。

在一个更为具体的实施例中，如图3所示，所述控制逻辑电路221包括第一控制开关S11、第二控制开关S12、第三控制开关S13、第四控制开关S21、第五控制开关S22、第六控制开关S23、电压源Ve。所述失调校准电路220还包括串联于所述运算放大器220的输出端和第一锁存电路223的输入端以及第二锁存电路224的输入端的两个反相器INV13，INV14。第一锁存电路和第二锁存电路均为下降沿触发的D触发器，分别为ffdf1，ffdf2，该D触发器的d端作为输入端，q端作为输出端。

第一控制开关S11和第四控制开关S21并联于所述失调校准电路的第一输入端VN和所述运算放大器222的第一输入端之间。第三控制开关S13和第六控制开关S23并联于所述失调校准电路220的输出端和所述运算放大器222的第二输入端之间，第二控制开关S12连接于所述失调校准电路的第二输入端VP和所述运算放大器222的第一输入端之间。所述电压源Ve和第五控制开关S22串联于所述失调校准电路的第二输入端VP和所述运算放大器222的第一输入端之间。

在第一时段T1时，第一控制开关S11和第三控制开关S13导通，其余控制开关断开。在第二时段T2时，第二控制开关S12导通，其余控制开关断开。在第二时段T2的过程中，给第一锁存电路一个下降沿的触发时钟信号CK5。在第三时段T3时，第四控制开关S21和第六控制开关S23导通，其余控制开关断开。在第四时段时，第五控制开关S22导通，其余控制开关断开。在第四时段T4的过程中，给第二锁存电路一个下降沿的触发时钟信号CK6。

如图4所示，第一时段T1、第二时段T2、第三时段T3和第四时段T4之间间隔一段时间，使得所述控制开关都断开。图4描述了图3中各种时钟信号的一种实施方式。CK1、CK2、CK3、CK4为不交叠时钟，CK1控制S11和S13，CK2控制S12，CK3控制S21和S23，CK4控制S22，各个控制开关都是高电平导通，低电平断开。即没有同时为高电平的情况。CK5的下降沿比CK2的下降沿稍提前一些时间，以便D触发器ffdf1以CK5下降沿采样比较结果时不会出错，比较器会多工作一段时间。同理，CK6的下降沿比CK4的下降沿稍提前一些时间，以便D触发器ffdf2以CK6下降沿采样比较结果时不会出错，运算放大器OP5会多工作一段时间。

所述输出逻辑电路225在所述反馈电压FB大于所述参考电压VR时，所述增大其输出的校准数据，在所述反馈电压FB小于所述参考电压VR与所述预定阈值电压Ve的差时，减小其输出的校准数据，在所述反馈电压FB大于等于所述参考电压VR与所述预定阈值电压Ve的差且小于等于所述参考电压VR时，保持其输出的校准数据不变。

下面再次结合图4和图3所示介绍一下所述失调校准电路220的具体工作示例。

当VP电压(等于反馈电压VB)大于VN电压(等于参考电压VR)时，CK1为高电平时，控制开关S11、S13导通，OP5工作在运算放大器模式，VN电压信号被存储在储能电容C11上；当CK2为高电平时，控制开关S12导通，VP被连接至运算放大器OP5的正端(第一输入端)，OP5工作在比较器模式，反相器INV14的输出为高电平(由于VP电压高于VN)，当CK5的下降沿来临时，VH被置位为高电平，导致数据二进制校准数据Dn-1～D0增加1。

当VP电压小于VN-Ve电压时，CK3为高电平时，控制开关S21、S23导通，OP5工作在运算放大器模式，VN电压信号被存储在储能电容C11上；当CK4为高电平时，控制开关S22导通，VP+Ve被连接至运算放大器OP5的正端，OP5工作在比较器模式，反相器INV14的输出为低电平(由于VP+Ve电压低于VN)，当CK6的下降沿来临时，VL(第二锁存电路224的输出信号)被置位为低电平，导致数据二进制校准数据Dn-1～D0减小1。

当VP电压大于VN-Ve电压且小于VN时，CK1为高电平时，开关S11、S13导通，OP5工作在运算放大器模式，VN电压信号被存储在电容C11上；当CK2为高电平时，开关S12导通，VP被连接至运算放大器OP5的正端(其为第一输入端，负端为运算放大器OP5的第二输入端)，OP5工作在比较器模式，反相器INV14的输出为低电平(由于VP电压低于VN)，当CK5的下降沿来临时，VH(第一锁存电路223的输出信号)被置位为低电平；CK3为高电平时，控制开关S21、S23导通，OP5工作在运算放大器模式，VN电压信号被存储在电容C11上；当CK4为高电平时，开关S22导通，VP+Ve被连接至运算放大器OP5的正端，OP5工作在比较器模式，反相器INV14的输出为高电平(由于VP+Ve电压高于VN)，当CK6的下降沿来临时，VL被置位为高电平；当VH为低电平且VL为高电平时，输出逻辑电路225维持Dn-1～D0的数据不变。

在本发明中，“连接”、“相连”、“连”、“接”等表示电性连接的词语，如无特别说明，则表示直接或间接的电性连接。

需要指出的是，熟悉该领域的技术人员对本发明的具体实施方式所做的任何改动均不脱离本发明的权利要求书的范围。相应地，本发明的权利要求的范围也并不仅仅局限于前述具体实施方式。

Claims (9)

1.一种低压差电压调节器，其特征在于，其包括：

输出管，用于将输入电压转换成输出电压；

分压电路，采样所述输出电压得到反馈电压；

依次串联于输入电压和地之间的电流源和可调电阻串，所述可调电阻串包括多个依次串联的修调电阻和与各个修调电阻并联的多个修调开关；

误差放大器，其第一输入端与电流源和可调电阻串的中间节点相连，其第二输入端接收所述反馈电压，其输出端与输出管的控制端相连；

基准电压产生电路，其提供参考电压；

失调校准电路，其第一输入端接收所述参考电压，其第二输入端接收所述反馈电压，其输出端与各个修调开关的控制端相连，所述失调校准电路输出校准数据给各个修调开关的控制端以控制各个修调开关的导通或关闭，通过控制各个修调开关的导通或关闭使得所述反馈电压锁定于基于所述参考电压的锁定范围内。

2.根据权利要求1所述的低压差电压调节器，其特征在于，

在所述反馈电压大于所述锁定范围的最高电压时，所述失调校准电路调整其输出的校准数据，以使得更多修调开关被断开，更多修调电阻被真正的串联到电阻串中，

在所述反馈电压小于所述锁定范围的最低电压时，所述失调校准电路调整其输出的校准数据，以使得更多修调开关被导通，更少修调电阻被真正的串联到电阻串中，

在所述反馈电压大于等于所述锁定范围的最低电压且小于等于所述锁定范围的最高电压时，所述失调校准电路保持其输出的校准数据不变，以保持被导通和断开的修调开关保持不变。

3.根据权利要求1所述的低压差电压调节器，其特征在于，所述锁定范围为[VR-Ve，VR]，VR表示参考电压，Ve表示预定阈值电压。

4.根据权利要求1所述的低压差电压调节器，其特征在于，所述电阻串中有一个修调电阻未并联所述修调开关，每个所述修调开关都与所述电阻串中的一个修调电阻并联。

5.根据权利要求1所述的低压差电压调节器，其特征在于，其还包括输出电容，所述输出电容串联在输出电压和地之间，

所述输出管为PMOS晶体管，PMOS晶体管的源级接所述输入电压，PMOS晶体管的漏极输出所述输出电压，

所述分压电路包括串联在所述输出管的漏极和地之间的第一分压电阻和第二分压电阻，第一分压电阻和第二分压电阻的中间节点提供所述反馈电压。

6.根据权利要求1-5任一所述的低压差电压调节器，其特征在于，所述失调校准电路包括运算放大器、储能电容C11、控制逻辑电路、第一锁存电路、第二锁存电路和输出逻辑电路，所述储能电容C11串联在所述运算放大器的第二输入端和地之间，

在控制逻辑电路的控制下所述失调校准电路根据如下逻辑工作：

在第一时段，将所述失调校准电路的第一输入端连接至所述运算放大器的第一输入端，将所述运算放大器的输出端连接至其第二输入端，所述运算放大器将其第二输入端的电压调整的与其第一输入端相同，

在第二时段，将所述失调校准电路的第二输入端连接至所述运算放大器的第一输入端，将所述运算放大器的输出端与其第二输入端断开，所述运算放大器比较第一输入端的电压和第二输入端的电压，并输出比较信号，在此时段中，第一锁存电路锁存所述运算放大器的输出信号，并输出给所述输出逻辑电路；

在第三时段，将所述失调校准电路的第一输入端连接至所述运算放大器的第一输入端，将所述运算放大器的输出端连接至其第二输入端，所述运算放大器将其第二输入端的电压调整的与其第一输入端相同，

在第四时段，将所述失调校准电路的第二输入端经过一个电压为预定阈值电压的电压源连接至所述运算放大器的第一输入端，将所述运算放大器的输出端与其第二输入端断开，所述运算放大器比较第一输入端的电压和第二输入端的电压，并输出比较信号，在此时段中，第二锁存电路锁存所述运算放大器的输出信号，并输出给所述输出逻辑电路；

所述输出逻辑电路基于第一锁存电路和第二锁存电路的输出信号输出所述校准数据。

7.根据权利要求6所述的低压差电压调节器，其特征在于，所述控制逻辑电路包括第一控制开关S11、第二控制开关S12、第三控制开关S13、第四控制开关S21、第五控制开关S22、第六控制开关S23，

第一控制开关S11和第四控制开关S21并联于所述失调校准电路的第一输入端和所述运算放大器的第一输入端之间，

第三控制开关S13和第六控制开关S23并联于所述运算放大器的输出端和所述运算放大器的第二输入端之间，

第二控制开关S12连接于所述失调校准电路的第二输入端和所述运算放大器的第一输入端之间，

所述电压源Ve和第五控制开关S22串联于所述失调校准电路的第二输入端和所述运算放大器的第一输入端之间，

在第一时段时，第一控制开关S11和第三控制开关S13导通，其余控制开关断开，

在第二时段时，第二控制开关S12导通，其余控制开关断开，

在第三时段时，第四控制开关S21和第六控制开关S23导通，其余控制开关断开，

在第四时段时，第五控制开关S22导通，其余控制开关断开。

8.根据权利要求7所述的低压差电压调节器，其特征在于，

所述失调校准电路包括串联于所述运算放大器的输出端和第一锁存电路的输入端以及第二锁存电路的输入端的两个反相器，

第一锁存电路和第二锁存电路均为下降沿触发的D触发器，该D触发器的d端作为输入端，q端作为输出端，

在第二时段的过程中，给第一锁存电路一个下降沿的触发时钟信号，

在第四时段的过程中，给第二锁存电路一个下降沿的触发时钟信号。

9.根据权利要求7所述的低压差电压调节器，其特征在于，所述输出逻辑电路

在所述反馈电压大于所述参考电压时，增大其输出的校准数据，

在所述反馈电压小于所述参考电压与所述预定阈值电压的差时，减小其输出的校准数据，

在所述反馈电压大于等于所述参考电压与所述预定阈值电压的差且小于等于所述参考电压时，保持其输出的校准数据不变。